JPH04267534A - 半導体装置および半導体装置用リードフレーム - Google Patents
半導体装置および半導体装置用リードフレームInfo
- Publication number
- JPH04267534A JPH04267534A JP3050772A JP5077291A JPH04267534A JP H04267534 A JPH04267534 A JP H04267534A JP 3050772 A JP3050772 A JP 3050772A JP 5077291 A JP5077291 A JP 5077291A JP H04267534 A JPH04267534 A JP H04267534A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- lead frame
- inner leads
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 30
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
リードフレームに利用され、特に、半導体チップがリー
ドフレームの裏面に位置するリードオンチップ(Lea
d On Chip) 構造(以下、LOC構造という
。)の樹脂封止型の半導体装置およびそのリードフレー
ムに関する。
リードフレームに利用され、特に、半導体チップがリー
ドフレームの裏面に位置するリードオンチップ(Lea
d On Chip) 構造(以下、LOC構造という
。)の樹脂封止型の半導体装置およびそのリードフレー
ムに関する。
【0002】
【従来の技術】LOC構造の半導体装置は、図3に示す
ように、半導体チップ1を両面に接着面を有するテープ
3によって、LOC用のリードフレーム2に貼り付けて
搭載して、その後、金属リード線4でリードフレーム2
のインナーリード5a 、5b 、…と半導体チップ1
の配線用パッド6a 、6b 、6c 、…とを電気的
に接続している。インナーリード5a と配線用パッド
6a とを接続する金属リード線4が他のインナーリー
ド5b をまたぐことはなく、また、このLOC構造の
半導体装置に使用するLOC用のリードフレーム2では
、インナーリード5a 、5b 、…は金属素材表面む
き出しの状態である。
ように、半導体チップ1を両面に接着面を有するテープ
3によって、LOC用のリードフレーム2に貼り付けて
搭載して、その後、金属リード線4でリードフレーム2
のインナーリード5a 、5b 、…と半導体チップ1
の配線用パッド6a 、6b 、6c 、…とを電気的
に接続している。インナーリード5a と配線用パッド
6a とを接続する金属リード線4が他のインナーリー
ド5b をまたぐことはなく、また、このLOC構造の
半導体装置に使用するLOC用のリードフレーム2では
、インナーリード5a 、5b 、…は金属素材表面む
き出しの状態である。
【0003】
【発明が解決しようとする課題】以上説明したように、
従来のLOC用のリードフレームでは、半導体チップ上
の配線用パッドとインナーリードとを接続する金属リー
ド線が他のインナーリードをまたぐような配線がなかっ
たため、図3に示すように、半導体チップ1の配線用パ
ッド6a と6b 間に充分な間隔が得られない場合に
は、配線用パッド6a とインナーリード5a とを金
属リード線4で接続できず、別に配線用パッド6c を
設けて配線用パッド6c とインナーリード5a とを
接続することを余儀無くされ、半導体チップ1上の配線
用パッド6a 、6b 、…の位置を決めるにあたって
細心の注意が必要で設計が困難になる欠点があった。
従来のLOC用のリードフレームでは、半導体チップ上
の配線用パッドとインナーリードとを接続する金属リー
ド線が他のインナーリードをまたぐような配線がなかっ
たため、図3に示すように、半導体チップ1の配線用パ
ッド6a と6b 間に充分な間隔が得られない場合に
は、配線用パッド6a とインナーリード5a とを金
属リード線4で接続できず、別に配線用パッド6c を
設けて配線用パッド6c とインナーリード5a とを
接続することを余儀無くされ、半導体チップ1上の配線
用パッド6a 、6b 、…の位置を決めるにあたって
細心の注意が必要で設計が困難になる欠点があった。
【0004】本発明の目的は、前記の欠点を除去するこ
とにより、金属リード線による配線用パッドとインナー
リードとの接続が自由に行うことができ、配線用パッド
の位置設計を合理的かつ簡単に行うことができる樹脂封
止型の半導体装置とそれに用いるリードフレームとを提
供することにある。
とにより、金属リード線による配線用パッドとインナー
リードとの接続が自由に行うことができ、配線用パッド
の位置設計を合理的かつ簡単に行うことができる樹脂封
止型の半導体装置とそれに用いるリードフレームとを提
供することにある。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
両面に接着面を有するテープと、このテープの一面に接
着された半導体チップと、前記テープの他面に接着され
た複数のインナーリードを有するリードフレームと、前
記半導体チップ上の配線用パッドと前記インナーリード
とを接続した複数の金属リード線とを含む半導体装置に
おいて、前記金属リード線は、当該金属リード線が接続
されたインナーリードとは別のインナーリードをまたい
で前記配線用パッドに接続された金属リード線を含むこ
とを特徴とする。
両面に接着面を有するテープと、このテープの一面に接
着された半導体チップと、前記テープの他面に接着され
た複数のインナーリードを有するリードフレームと、前
記半導体チップ上の配線用パッドと前記インナーリード
とを接続した複数の金属リード線とを含む半導体装置に
おいて、前記金属リード線は、当該金属リード線が接続
されたインナーリードとは別のインナーリードをまたい
で前記配線用パッドに接続された金属リード線を含むこ
とを特徴とする。
【0006】また、本発明の半導体装置用リードフレー
ムは、両面に接着面を有するテープの他面に接着され、
そのインナーリードがこのテープの一面に接着された半
導体チップ上の配線用パッドと金属リード線で接続され
る構成の半導体装置用リードフレームにおいて、前記イ
ンナーリードはその一部分が絶縁性材料で被覆された絶
縁被覆部を有することを特徴とする。
ムは、両面に接着面を有するテープの他面に接着され、
そのインナーリードがこのテープの一面に接着された半
導体チップ上の配線用パッドと金属リード線で接続され
る構成の半導体装置用リードフレームにおいて、前記イ
ンナーリードはその一部分が絶縁性材料で被覆された絶
縁被覆部を有することを特徴とする。
【0007】
【作用】本発明の半導体装置では、半導体チップ上の配
線パッドとリードフレームのインナーリードとを接続す
る金属リード線は、必要に応じて他インナーリードをま
たいで接続される。
線パッドとリードフレームのインナーリードとを接続す
る金属リード線は、必要に応じて他インナーリードをま
たいで接続される。
【0008】従って、半導体チップ上の配線用パッドの
位置設計を合理的にかつ簡単に行うことが可能となる。
位置設計を合理的にかつ簡単に行うことが可能となる。
【0009】なお、この場合他インナーリードをまたぐ
金属リード線がたれてインナーリードと接触をする恐れ
もあり、金属リード線の接続状態および樹脂封止条件の
管理を十分に行うことはもちろんである。
金属リード線がたれてインナーリードと接触をする恐れ
もあり、金属リード線の接続状態および樹脂封止条件の
管理を十分に行うことはもちろんである。
【0010】そこで、リードフレームのインナーリード
の所定の一部分に絶縁性材料で被覆した絶縁被覆部を設
け、その上を金属リード線を通すようにすることにより
、前記の管理を著しく簡単にすることができる。
の所定の一部分に絶縁性材料で被覆した絶縁被覆部を設
け、その上を金属リード線を通すようにすることにより
、前記の管理を著しく簡単にすることができる。
【0011】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0012】図1は本発明の半導体装置の第一実施例を
要部を示す模式的斜視図で、封じ以前の状態を示す。本
第一実施例は、両面に接着面を有するテープ3と、この
テープ3の一面に接着された半導体チップ1と、テープ
3の他面に接着された複数のインナーリード5a 、5
b 、…を有するリードフレーム2と、半導体チップ1
上の配線用パッド6、6a 、6b 、…とインナーリ
ード5a 、5b 、…とを接続した複数の金属リード
線4とを含む半導体装置において、
要部を示す模式的斜視図で、封じ以前の状態を示す。本
第一実施例は、両面に接着面を有するテープ3と、この
テープ3の一面に接着された半導体チップ1と、テープ
3の他面に接着された複数のインナーリード5a 、5
b 、…を有するリードフレーム2と、半導体チップ1
上の配線用パッド6、6a 、6b 、…とインナーリ
ード5a 、5b 、…とを接続した複数の金属リード
線4とを含む半導体装置において、
【0013】本発明の特徴とするところの、金属リード
線4は、当該金属リード線が接続されたインナーリード
5a とは別のインナーリード5b をまたいで配線用
パッド6a に接続された金属リード線4a を含んで
いる。
線4は、当該金属リード線が接続されたインナーリード
5a とは別のインナーリード5b をまたいで配線用
パッド6a に接続された金属リード線4a を含んで
いる。
【0014】以上説明したように、本第一実施例による
と、半導体チップ上の配線用パッドとインナーリードと
を他のインナーリードをまたいで接続するような金属リ
ード線を有する構造にしたので、配線用パッドの位置を
あまり気にすることなく、金属リード線による配線が行
えるようになる。
と、半導体チップ上の配線用パッドとインナーリードと
を他のインナーリードをまたいで接続するような金属リ
ード線を有する構造にしたので、配線用パッドの位置を
あまり気にすることなく、金属リード線による配線が行
えるようになる。
【0015】図2は本発明の半導体装置の第二実施例の
要部を示す模式的斜視図で、封じ以前の状態を示す。本
第二実施例は、図1の第一実施例において、リードフレ
ームとして、一部分に例えばレジンのような絶縁性材料
を被覆した絶縁被覆部7を設けたインナーリードを有す
る本発明のリードフレーム2a を用いたものである。
要部を示す模式的斜視図で、封じ以前の状態を示す。本
第二実施例は、図1の第一実施例において、リードフレ
ームとして、一部分に例えばレジンのような絶縁性材料
を被覆した絶縁被覆部7を設けたインナーリードを有す
る本発明のリードフレーム2a を用いたものである。
【0016】本第二実施例によると、リードフレームは
インナーリードの一部に絶縁被覆部を有しているので、
配線用パッドとインナーリードとを他のインナーリード
をまたいで接続する場合に、接続時の金属リード線のた
るみあるいはその後の樹脂封止において金属リード線曲
がり等を生じた場合にでも、金属リード線が他のインナ
ーリードと電気的に接触しショート不良を生じることが
ない。
インナーリードの一部に絶縁被覆部を有しているので、
配線用パッドとインナーリードとを他のインナーリード
をまたいで接続する場合に、接続時の金属リード線のた
るみあるいはその後の樹脂封止において金属リード線曲
がり等を生じた場合にでも、金属リード線が他のインナ
ーリードと電気的に接触しショート不良を生じることが
ない。
【0017】
【発明の効果】以上説明したように、本発明は、LOC
構造のリードフレームのインナーリードと半導体チップ
上の配線用パッドとを接続する金属リード線が、他イン
ナーリードをまたいで接続できる構造にし、さらにリー
ドフレームとしてインナーリードの一部分に絶縁被覆部
を持たせたので、半導体チップ上の配線用パッドの位置
設計が合理的かつ簡単に行える効果がある。
構造のリードフレームのインナーリードと半導体チップ
上の配線用パッドとを接続する金属リード線が、他イン
ナーリードをまたいで接続できる構造にし、さらにリー
ドフレームとしてインナーリードの一部分に絶縁被覆部
を持たせたので、半導体チップ上の配線用パッドの位置
設計が合理的かつ簡単に行える効果がある。
【図1】 本発明の半導体装置の第一実施例の要部を
示す模式的斜視図。
示す模式的斜視図。
【図2】 本発明の半導体装置の第二実施例ならびに
本発明の半導体装置用リードフレームの一実施例の要部
を示す模式的斜視図。
本発明の半導体装置用リードフレームの一実施例の要部
を示す模式的斜視図。
【図3】 従来例の要部を示す模式的斜視図。
1 半導体チップ
2、2a リードフレーム
3 テープ
4、4a 金属リード線
5a 、5b インナーリード
6、6a 、6b 、6c 配線用パッド7
絶縁被覆部
絶縁被覆部
Claims (2)
- 【請求項1】 両面に接着面を有するテープと、この
テープの一面に接着された半導体チップと、前記テープ
の他面に接着された複数のインナーリードを有するリー
ドフレームと、前記半導体チップ上の配線用パッドと前
記インナーリードとを接続した複数の金属リード線とを
含む半導体装置において、前記金属リード線は、当該金
属リード線が接続されたインナーリードとは別のインナ
ーリードをまたいで前記配線用パッドに接続された金属
リード線を含むことを特徴とする半導体装置。 - 【請求項2】 両面に接着面を有するテープの他面に
接着され、そのインナーリードがこのテープの一面に接
着された半導体チップ上の配線用パッドと金属リード線
で接続される構成の半導体装置用リードフレームにおい
て、前記インナーリードはその一部分が絶縁性材料で被
覆された絶縁被覆部を有することを特徴とする半導体装
置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3050772A JPH04267534A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置および半導体装置用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3050772A JPH04267534A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置および半導体装置用リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04267534A true JPH04267534A (ja) | 1992-09-24 |
Family
ID=12868126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3050772A Pending JPH04267534A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置および半導体装置用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04267534A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996020550A1 (en) * | 1994-12-23 | 1996-07-04 | National Semiconductor Corporation | Lead frame for handling crossing bonding wires |
-
1991
- 1991-02-22 JP JP3050772A patent/JPH04267534A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996020550A1 (en) * | 1994-12-23 | 1996-07-04 | National Semiconductor Corporation | Lead frame for handling crossing bonding wires |
US5585667A (en) * | 1994-12-23 | 1996-12-17 | National Semiconductor Corporation | Lead frame for handling crossing bonding wires |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0843356B1 (en) | Lead-on-chip semiconductor device | |
KR920010853A (ko) | 수지봉지형 반도체장치 | |
KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
JPH04267534A (ja) | 半導体装置および半導体装置用リードフレーム | |
JPS622628A (ja) | 半導体装置 | |
JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
KR100752884B1 (ko) | 칩·온·칩 구조의 반도체장치 | |
JPS62134944A (ja) | 半導体装置 | |
JP2732731B2 (ja) | リードフレーム及びそれを用いた半導体装置とその製造方法 | |
JPH10214933A (ja) | 半導体装置とその製造方法 | |
JPS62296541A (ja) | 樹脂封止型半導体装置 | |
JPH09326463A (ja) | 樹脂封止型半導体装置 | |
JPS6141246Y2 (ja) | ||
JP2587722Y2 (ja) | 半導体装置 | |
KR940008332B1 (ko) | 효율적인 서포트링구조를 가지는 반도체 패키지장치 | |
KR0134759B1 (ko) | 반도체 장치 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JP2581278B2 (ja) | 半導体装置 | |
JPH0888310A (ja) | 樹脂封止半導体装置 | |
JPH0142346Y2 (ja) | ||
JPS63288029A (ja) | 樹脂封止型半導体装置 | |
JPS6352430A (ja) | 半導体装置 | |
JPH04278548A (ja) | 樹脂封止型半導体装置 | |
JPH02112242A (ja) | 半導体装置 | |
KR20000059297A (ko) | 반도체 칩 패키지 |