KR940008332B1 - 효율적인 서포트링구조를 가지는 반도체 패키지장치 - Google Patents

효율적인 서포트링구조를 가지는 반도체 패키지장치 Download PDF

Info

Publication number
KR940008332B1
KR940008332B1 KR1019910012836A KR910012836A KR940008332B1 KR 940008332 B1 KR940008332 B1 KR 940008332B1 KR 1019910012836 A KR1019910012836 A KR 1019910012836A KR 910012836 A KR910012836 A KR 910012836A KR 940008332 B1 KR940008332 B1 KR 940008332B1
Authority
KR
South Korea
Prior art keywords
support ring
semiconductor package
chip
ring structure
coating
Prior art date
Application number
KR1019910012836A
Other languages
English (en)
Other versions
KR930003334A (ko
Inventor
윤진현
김선환
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910012836A priority Critical patent/KR940008332B1/ko
Publication of KR930003334A publication Critical patent/KR930003334A/ko
Application granted granted Critical
Publication of KR940008332B1 publication Critical patent/KR940008332B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

내용 없음.

Description

효율적인 서포트링구조를 가지는 반도체 패키지장치
제1도는 종래의 반도체패키지장치의 구조를 보여주는 평면도.
제1도의 (a)는 종래의 도포상태를 보여주는 단면도.
제1도의 (b)는 종래의 방법에 따른 칩상의 도포불량위치를 보여주는 평면도.
제2도는 본 발명에 따른 반도체패키지장치의 구조를 보여주는 평면도.
제3도의 (a)는 제2도에서 테이프의 모서리부분의 구조를 보여주는 확대도.
제3도의 (b)는 본 발명에 따른 도포상태를 보여주는 단면도.
본 발명은 반도체의 패키지(package : 또는 어셈블리(assembly)라고도 함)공정중에서 인캡슐레이션(encapsulation)공정에 관한 것으로, 특히 칩(chip)표면의 코팅액의 도포상태를 균일하게 하도록 보다 효율적인 서포트링구조를 가지는 반도체패키지장치에 관한 것이다.
반도체제조공정 중 패키지공정에 있어서, 본딩와이어(bonding-wire)가 완료된 후, 본딩와이어가 연결된 칩의 표면을 보호하기 위하여 수지물질등으로 표면을 코팅(coating)하는 과정이 있다. 이를 인캡슐레이션공정이라고 한다. 이 과정에서는 에폭시레진(epoxy resin) 등의 수지로 칩 표면을 도포하게 되는데, 도포되는 두께가 칩의 전 표면에 걸쳐 균일하게 되어야 한다.
제1도는 종래의 일반적인 서포트링구조를 보여준다. 도시된 바와 같이, 칩(1)상에 본딩 패드(3)가 형성되어 있으며, 본딩 패드(3)와 테이프(5)는 테이프리이드(4)에 의하여 연결되어 있다. 이들은 서포트링(2)으로 지지되어 있다. 여기서 서포트링(2) 및 테이프(5)는 폴리이미드 및 폴리에스터로 된 절연성 테이프이다.
그러나 제1도와 같은 서포트링구조를 가지면 다음과 같은 문제가 발생한다.
즉, 제1도의 (a)를 참조하면, 상기 제1도와 같은 구조상에서 코팅액(10)을 도포하게 되면 칩(1)의 모서리부분에서 코팅액(10)의 두께가 얇아지는 현상이 나타난다. 이는 유체의 표면장력에 의한 결과임을 쉽게 이해할 수 있다. 그래서 제1도의 (b)를 참조하면, 칩(1)의 모서리부분(6)에서 도포상태가 취약해지는 문제가 발생되고, 이로부터 코팅불량 문제를 초래한다. 이를 상세히 살피면, 제1도와 같은 서포트링구조를 가지게 되면, 코팅이 칩(1)의 중심부위에 액체상태로 이루어지기 때문에, 이 중심부위에서는 코팅이 두껍게 되고, 제1도(b)의 측면부(7)에서는 얇게 되며, 각진 모서리부분(6)에서는 코팅이 되지 않게 된다. 따라서 모서리부분(6)에 코팅되도록 하기 위하여는 코팅액을 증가시키게 되는데, 이렇게 할 경우 측면부(7)에서 테이프(5)위로 코팅이 흘러 넘치는 불량을 초래하게 된다.
따라서 본 발명은 탭 인캡슐레이션공정시 코팅액이 칩표면으로부터 흘러 내리지 않고 균일하게 도포될 수 있도록 하는 서포트링구조를 가지는 반도체패키지장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은, 서포트링과 도전금속을 구비한 테이프를 칩과 결합하여 봉합하는 반도체패키지장치에 있어서, 상기 서포트링의 적어도 하나 이상의 모서리부분에 상기 칩의 모서리부분으로 향한 돌출부가 형성되는 서포트링구조를 가지는 반도체패키지장치임을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 서포트링구조를 가지는 반도체패키지를 보여준다. 도시된 바와 같이, 본 발명에 따른 구조에서는 서포트링(2)만이 상기 제1도의 것과 다른 형태를 갖고 있음을 알 수 있다. 즉, 제3도의 (a)를 참조하면, 서포트링(2)의 모서리부분(21)이 종래처럼 하나의 직각면으로 되지 않고 계탄형태로 되어 있다. 이러한 구조는 모서리부분(21)에서 유체에 대한 표면장력을 증강시키기 위한 것이다. 제3의 (b)를 참조하면, 칩(1)에 코팅액(11)을 도포하면 제1도(b)와 같은 칩(1)의 모서리부분(6)이 칩의 중앙부위에 도포된 코팅액(11)의 두께만큼 균일하게 도포된다. 상기 서포트링(2)의 모서리부분은 접속후 칩(1)과의 거리가 0.1∼0.5mm로 되는 것이 적당하다. 한편 코팅액의 두께는 칩(1)의 크기에 따라 또는 테이프(5)의 크기에 따라 변하게 되는데, 제1도의 서포트링구조를 가지는 반도체패키지에서는 "칩(1)의 중심부>측면부(7)>모서리부(6)"와 같은 순서로 그 두께가 얇아지게 되는데 비해, 본 발명에서는 "칩(1)의 중심부>측면부(7)=모서리부(6)"와 같은 순서로 그 두께가 결정되는 잇점이 발생한다.
상기 본 발명의 실시예에서는 상기 칩(1)과 접하는 서포트링의 모서리부분(21)을 계단형태로 설계하였으나, 모서리 부분에서 충분한 표면장력을 만들 수 있는 형태, 즉 소정의 굴곡을 가지도록 하면 본 발명의 목적을 달성하는데 지장이 없을 것이다.
상술한 바와 같이, 본 발명은 칩상의 코팅액이 균일하게 도포될 수 있도록 함으로써, 본딩공정의 신뢰성을 향상시키는 효과가 있다.

Claims (6)

  1. 서포트링과 도전금속을 구비한 테이프를 칩과 결합하여 봉합하는 반도체패키지장치에 있어서, 상기 서포트링의 적어도 하나 이상의 모서리부분에 상기 칩의 모서리부분으로 향하는 돌출부가 형성된 것을 특징으로 하는 서포트링구조를 가지는 반도체패키지장치.
  2. 제1항에 있어서, 상기 테이프와 칩과의 결합이 탭공정에 의하여 이루어지는 서포트링구조를 가지는 반도체패키지장치.
  3. 제1항에 있어서, 상기 봉합하는 공정이 코팅에 의하여 이루어진 서포트링구조를 가지는 반도체패키지장치.
  4. 제1항에 있어서, 상기 돌출부가 2개 이상으로 이루어진 서포트링구조를 가지는 반도체패키지장치.
  5. 제1항에 있어서, 상기 칩과 서포트링의 이격거리가 0.1 내지 0.5mm 사이인 것을 특징으로 하는 서포트링구조를 가지는 반도체패키지장치.
  6. 제1항에 있어서, 상기 돌출부가 상기 서포트링의 각각의 모서리부에 있는 서포트링구조를 가지는 반도체패키지장치.
KR1019910012836A 1991-07-25 1991-07-25 효율적인 서포트링구조를 가지는 반도체 패키지장치 KR940008332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910012836A KR940008332B1 (ko) 1991-07-25 1991-07-25 효율적인 서포트링구조를 가지는 반도체 패키지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012836A KR940008332B1 (ko) 1991-07-25 1991-07-25 효율적인 서포트링구조를 가지는 반도체 패키지장치

Publications (2)

Publication Number Publication Date
KR930003334A KR930003334A (ko) 1993-02-24
KR940008332B1 true KR940008332B1 (ko) 1994-09-12

Family

ID=19317811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012836A KR940008332B1 (ko) 1991-07-25 1991-07-25 효율적인 서포트링구조를 가지는 반도체 패키지장치

Country Status (1)

Country Link
KR (1) KR940008332B1 (ko)

Also Published As

Publication number Publication date
KR930003334A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
KR970025350A (ko) 반도체 장치
KR960005039B1 (ko) 수지밀봉형 반도체장치
US5250842A (en) Semiconductor devices using tab tape
KR940008332B1 (ko) 효율적인 서포트링구조를 가지는 반도체 패키지장치
JPS61147555A (ja) 半導体装置
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
US6037652A (en) Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
JPH0437050A (ja) 樹脂封止型半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JP3218816B2 (ja) 半導体装置
KR100190283B1 (ko) 반도체 패키지 구조
KR940008317B1 (ko) 반도체 칩 접속방법
KR930011182A (ko) 반도체 장치 및 그 제조방법
JPS6224650A (ja) 半導体装置
KR19990006940A (ko) 반도체 장치의 향상된 리드 칩 접착 구조와 그에 사용되는 리드프레임
KR940002773Y1 (ko) 다이접착에 적합한 리드프레임 구조
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
JPH08306744A (ja) 電子部品
JPH04278548A (ja) 樹脂封止型半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH05102207A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee