JPH04259202A - チップ部品 - Google Patents
チップ部品Info
- Publication number
- JPH04259202A JPH04259202A JP3104050A JP10405091A JPH04259202A JP H04259202 A JPH04259202 A JP H04259202A JP 3104050 A JP3104050 A JP 3104050A JP 10405091 A JP10405091 A JP 10405091A JP H04259202 A JPH04259202 A JP H04259202A
- Authority
- JP
- Japan
- Prior art keywords
- board
- coated
- terminal
- film
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical group [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 238000009713 electroplating Methods 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜化電子部品の製造
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】従来チップ部品の外部端子形成は、セラ
ミック基板等の電気的絶縁基板の両面或は片面に真空着
膜法により着膜した下地膜を、ホトエッチング法により
図１の如くパタン形成を行い、図２或は図３に示す如く
構造にした後、基板を図４の如く短冊状に分割し、更に
図５或は図６の如く該短冊状基板の長方片に沿った３面
に電気的媒体をスパッタ等により着膜し、電解めっきを
施して、図７或は図８に示す如く構造を持つ外部端子を
形成していた。
ミック基板等の電気的絶縁基板の両面或は片面に真空着
膜法により着膜した下地膜を、ホトエッチング法により
図１の如くパタン形成を行い、図２或は図３に示す如く
構造にした後、基板を図４の如く短冊状に分割し、更に
図５或は図６の如く該短冊状基板の長方片に沿った３面
に電気的媒体をスパッタ等により着膜し、電解めっきを
施して、図７或は図８に示す如く構造を持つ外部端子を
形成していた。
【０００３】
【発明が解決しようとする課題】従来、外部端子を形成
するには電気的媒体として下地膜が必要であり、材料の
制約及び工程の複雑さがチップ部品製造の障害となって
いた。
するには電気的媒体として下地膜が必要であり、材料の
制約及び工程の複雑さがチップ部品製造の障害となって
いた。
【０００４】
【課題を解決するための手段】本発明は、コの字型はん
だ被覆端子を外部端子とし、導電性物質により機能性膜
との接合を図ることにより、電解めっきの媒体が不要で
ある。
だ被覆端子を外部端子とし、導電性物質により機能性膜
との接合を図ることにより、電解めっきの媒体が不要で
ある。
【０００５】
【実施例１】この実施例に於ては、電気的絶縁基板とし
て５０ｍｍ×６０ｍｍ、厚みが０．４ｍｍのセラミック
基板を用いた。該基板表面にスパツタ法によりニッケル
クロム系の抵抗膜及び一次電極膜を着膜した後、該被膜
をホト・エッチング法で図１及び図３の如くパタンを形
成した。次いで、該パタン形成済み基板に２５０〜４０
０℃で１時間以上の熱処理を施した後、レーザ光で抵抗
値調整を行なった。次いで図４の如く基板を短冊状にダ
イサーで分割した。次いで、はんだペーストを塗布した
コの字型はんだ被覆端子を図９の如く嵌め込んだ後、リ
フローにより一次電極膜とコの字型はんだ被覆端子との
接合を行なった。次いで短冊状の基板を図１０の如くダ
イサーで分割し完成した。
て５０ｍｍ×６０ｍｍ、厚みが０．４ｍｍのセラミック
基板を用いた。該基板表面にスパツタ法によりニッケル
クロム系の抵抗膜及び一次電極膜を着膜した後、該被膜
をホト・エッチング法で図１及び図３の如くパタンを形
成した。次いで、該パタン形成済み基板に２５０〜４０
０℃で１時間以上の熱処理を施した後、レーザ光で抵抗
値調整を行なった。次いで図４の如く基板を短冊状にダ
イサーで分割した。次いで、はんだペーストを塗布した
コの字型はんだ被覆端子を図９の如く嵌め込んだ後、リ
フローにより一次電極膜とコの字型はんだ被覆端子との
接合を行なった。次いで短冊状の基板を図１０の如くダ
イサーで分割し完成した。
【０００６】
【実施例２】この実施例では、「実施例１」のコの字型
はんだ被覆端子に介す導電物質が、はんだペーストであ
ったのに対し硬化性接着剤を塗布した端子を嵌め込んだ
後、接着剤を硬化することにより抵抗膜とコの字型はん
だ被覆端子との接合を行ないチップ部品を完成した。
はんだ被覆端子に介す導電物質が、はんだペーストであ
ったのに対し硬化性接着剤を塗布した端子を嵌め込んだ
後、接着剤を硬化することにより抵抗膜とコの字型はん
だ被覆端子との接合を行ないチップ部品を完成した。
【発明の効果】本発明の製造法によりチップ部品の製造
が容易、かつ安価で実施可能となる。
が容易、かつ安価で実施可能となる。
【図１】従来及び本発明共通の機能性膜パタンを示した
上面図である。
上面図である。
【図２】従来の機能性膜パタンを示した側面図（Ａ−Ａ
′）である。
′）である。
【図３】従来及び本発明共通の機能性膜パタンを示した
側面図（Ａ−Ａ′）である。
側面図（Ａ−Ａ′）である。
【図４】従来及び本発明共通の短冊状に分割（Ａ−Ａ′
，Ｂ−Ｂ′）した基板を示した上面図である。
，Ｂ−Ｂ′）した基板を示した上面図である。
【図５】「図２」のパタンに電気的媒体を形成した、従
来の構造を示した断面図（Ａ−Ｂ）である。
来の構造を示した断面図（Ａ−Ｂ）である。
【図６】「図３」のパタンに電気的媒体を形成した、従
来の構造を示した断面図（Ａ−Ｂ）である。
来の構造を示した断面図（Ａ−Ｂ）である。
【図７】「図２」のパタンによる従来の外部端子を示す
断面図（Ａ−Ｂ）である。
断面図（Ａ−Ｂ）である。
【図８】「図３」のパタンによる従来の外部端子を示す
断面図（Ａ−Ｂ）である。
断面図（Ａ−Ｂ）である。
【図９】本発明の外部端子を示した断面図（Ａ−Ｂ）で
ある。
ある。
【図１０】本発明の製造法で製造したチップ部品を示す
立体図である
立体図である
１ セラミック基板
２ ニッケルクロム系抵抗膜
３ 一次電極膜
４ 電解めっき媒体用被膜
５ 外部端子
６ 導電性物質
７ コの字型はんだ被覆端子
Claims (2)
- 【請求項１】電気的絶縁基板上に機能性膜を形成した後
、該基板を短冊状に分割し、短冊状の長方片に沿った両
側に導電性物質を介し、コの字型はんだ被覆端子を嵌め
込み外部端子とし、更にダイサーでチップに分割するこ
とを特徴とするチップ部品の製造方法。 - 【請求項２】「請求項１」の製造方法により製造したチ
ップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104050A JPH04259202A (ja) | 1991-02-13 | 1991-02-13 | チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104050A JPH04259202A (ja) | 1991-02-13 | 1991-02-13 | チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04259202A true JPH04259202A (ja) | 1992-09-14 |
Family
ID=14370387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3104050A Pending JPH04259202A (ja) | 1991-02-13 | 1991-02-13 | チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04259202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795878A3 (en) * | 1996-03-13 | 1998-05-27 | Kamaya Electric Co., Ltd. | Chip resistor |
-
1991
- 1991-02-13 JP JP3104050A patent/JPH04259202A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795878A3 (en) * | 1996-03-13 | 1998-05-27 | Kamaya Electric Co., Ltd. | Chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| ATE37120T1 (de) | Verfahren zur herstellung miniaturisierter elektronischer leistungsanordnungen. | |
| JPH08138902A (ja) | チップ抵抗器およびその製造方法 | |
| JPH04164310A (ja) | チップ型固体電解コンデンサの製造方法 | |
| JPH04259202A (ja) | チップ部品 | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JPH07226301A (ja) | 抵抗器 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3304130B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2718232B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPS6240549Y2 (ja) | ||
| JP2555585Y2 (ja) | 誘電体同軸共振器用端子 | |
| JP3092455B2 (ja) | 電子部品のメッキ下地電極形成方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JPH10294207A (ja) | 複合素子及びその製造方法 | |
| JPH0740497A (ja) | 膜構造 | |
| JPH1012421A (ja) | 多連型チップ電子部品及びその製造方法 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPS59126399A (ja) | セラミツク電気部品の電極製造法 | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JPS63244912A (ja) | 圧電振動子の製造方法 | |
| JPH02260599A (ja) | 多層基板の製造法 | |
| JPH0533521B2 (ja) |