JPH04258898A - 混成集積回路とその製造方法 - Google Patents
混成集積回路とその製造方法Info
- Publication number
- JPH04258898A JPH04258898A JP3019599A JP1959991A JPH04258898A JP H04258898 A JPH04258898 A JP H04258898A JP 3019599 A JP3019599 A JP 3019599A JP 1959991 A JP1959991 A JP 1959991A JP H04258898 A JPH04258898 A JP H04258898A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- data
- rom
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000002950 deficient Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路とその製造
方法に関し、特にＲＯＭ中のプログラム情報等を保護す
る混成集積回路に関するものである。
方法に関し、特にＲＯＭ中のプログラム情報等を保護す
る混成集積回路に関するものである。
【０００２】
【従来の技術】従来のＣＰＵとＲＯＭ，ＲＡＭ及びマイ
クロプロセッサの周辺回路を含む混成集積回路ではＲＯ
Ｍの機能を検査するために、ＣＰＵと被テストＲＯＭを
接続するデータバスやアドレスバスを混成集積回路の入
出力端子として引き出すことが必要である。
クロプロセッサの周辺回路を含む混成集積回路ではＲＯ
Ｍの機能を検査するために、ＣＰＵと被テストＲＯＭを
接続するデータバスやアドレスバスを混成集積回路の入
出力端子として引き出すことが必要である。
【０００３】図３は従来のＣＰＵを含む混成集積回路の
一例のブロック図である。テストされるアドレスＲＯＭ
データ５の内容を直接検査するために、混成集積回路１
ｂはＲＯＭデータ５のアドレスバス１，データバス６を
介して外部にデータを読出すデータバス端子７およびＲ
ＯＭ読出制御端子８を有している。
一例のブロック図である。テストされるアドレスＲＯＭ
データ５の内容を直接検査するために、混成集積回路１
ｂはＲＯＭデータ５のアドレスバス１，データバス６を
介して外部にデータを読出すデータバス端子７およびＲ
ＯＭ読出制御端子８を有している。
【０００４】
【発明が解決しようとする課題】被テストＲＯＭの内容
が検査できるということは、容易にＲＯＭの内容が読み
出せるということを意味する。一方、ＲＯＭにはある機
能を実現するために必要なプログラムが書き込んであり
、機密保持のためには、外部から容易に内容が読み出せ
る構成は好ましくない。
が検査できるということは、容易にＲＯＭの内容が読み
出せるということを意味する。一方、ＲＯＭにはある機
能を実現するために必要なプログラムが書き込んであり
、機密保持のためには、外部から容易に内容が読み出せ
る構成は好ましくない。
【０００５】通常、機密保持が必要な場合には被テスト
ＲＯＭを制御する信号線、例えばアドレスバス，データ
バス等を外部端子として出さないという方法が取られて
いる。この場合被テストＲＯＭ単独での検査は不可能な
ので実使用条件にそってマイクロプロセッサを含んだ混
成集積回路全体を検査し、良否の判定を行なっている。
ＲＯＭを制御する信号線、例えばアドレスバス，データ
バス等を外部端子として出さないという方法が取られて
いる。この場合被テストＲＯＭ単独での検査は不可能な
ので実使用条件にそってマイクロプロセッサを含んだ混
成集積回路全体を検査し、良否の判定を行なっている。
【０００６】このような検査では当然充分な検査を行な
うことはできず、また不良が発生した場合に発生場所を
特定するのが困難であった。
うことはできず、また不良が発生した場合に発生場所を
特定するのが困難であった。
【０００７】
【課題を解決するための手段】本発明の混成集積回路は
、内部にＣＰＵと接続される被テストＲＯＭと、データ
バスを介して前記被テストＲＯＭのデータを外部に読出
すデータバス端子とを有する混成集積回路において、前
記データバスにデータ読出機能を遮断する温度ヒューズ
または温度ヒューズを有するバッファを挿入して構成さ
れている。
、内部にＣＰＵと接続される被テストＲＯＭと、データ
バスを介して前記被テストＲＯＭのデータを外部に読出
すデータバス端子とを有する混成集積回路において、前
記データバスにデータ読出機能を遮断する温度ヒューズ
または温度ヒューズを有するバッファを挿入して構成さ
れている。
【０００８】また、本発明の混成集積回路の製造方法は
、内部にＣＰＵと接続される被テストＲＯＭと、データ
バスを介して前記被テストＲＯＭのデータを外部に読出
すデータバス端子とを有する混成集積回路において、前
記データバスにデータ読出機能を遮断する温度ヒューズ
または温度ヒューズを有するバッファを挿入し混成集積
回路の前記被テストＲＯＭのデータを前記データバス端
子から読出して良品を選別した後、前記混成集積回路を
加熱して前記温度ヒューズを溶断して構成されている。
、内部にＣＰＵと接続される被テストＲＯＭと、データ
バスを介して前記被テストＲＯＭのデータを外部に読出
すデータバス端子とを有する混成集積回路において、前
記データバスにデータ読出機能を遮断する温度ヒューズ
または温度ヒューズを有するバッファを挿入し混成集積
回路の前記被テストＲＯＭのデータを前記データバス端
子から読出して良品を選別した後、前記混成集積回路を
加熱して前記温度ヒューズを溶断して構成されている。
【０００９】
【実施例】次に本発明を図面を参照して説明する。
【００１０】図１は本発明の第１の実施例のブロック図
であり、図３に示した従来の混成集積回路１ｂのアドレ
スＲＯＭデータ５とデータバス端子７の間を接続するデ
ータバス６にそれぞれ温度ヒューズ２が直列に挿入され
ている。温度ヒューズ２の切断温度は温度ヒューズ２を
搭載した後の工程での最大処理温度以上に選択されてい
る。
であり、図３に示した従来の混成集積回路１ｂのアドレ
スＲＯＭデータ５とデータバス端子７の間を接続するデ
ータバス６にそれぞれ温度ヒューズ２が直列に挿入され
ている。温度ヒューズ２の切断温度は温度ヒューズ２を
搭載した後の工程での最大処理温度以上に選択されてい
る。
【００１１】製造工程でＲＯＭのアドレス５内容をデー
タバス端子７で読み出し検査を行ない、良品を選別しそ
の後恒温槽等に入れ外気温を温度ヒューズ２の切断温度
まで上昇させると温度ヒューズ２が溶けてデータバス６
とデータバス端子７との回路は切断されるので、それ以
後はデータバス端子７から内容のＲＯＭのデータ５内容
を読み出すことができない。
タバス端子７で読み出し検査を行ない、良品を選別しそ
の後恒温槽等に入れ外気温を温度ヒューズ２の切断温度
まで上昇させると温度ヒューズ２が溶けてデータバス６
とデータバス端子７との回路は切断されるので、それ以
後はデータバス端子７から内容のＲＯＭのデータ５内容
を読み出すことができない。
【００１２】図２は本発明の第２の実施例のブロック図
である。本実施例は、バスバッファ９を介してデータバ
ス端子が取り出されている場合に適用された例である。
である。本実施例は、バスバッファ９を介してデータバ
ス端子が取り出されている場合に適用された例である。
【００１３】バッファコントロール端子１０をロウにし
てデータバス端子７からＲＯＭデータ５の内容を読み出
し検査する。その後、温度ヒューズを切断することによ
り、バスバッファ９のコントロール端子１０は常に＋５
Ｖにプルアップされるので、以後バスバッファ９からは
データが読めなくなる。本実施例では、温度ヒューズを
各バスライン毎に設置する必要はない。
てデータバス端子７からＲＯＭデータ５の内容を読み出
し検査する。その後、温度ヒューズを切断することによ
り、バスバッファ９のコントロール端子１０は常に＋５
Ｖにプルアップされるので、以後バスバッファ９からは
データが読めなくなる。本実施例では、温度ヒューズを
各バスライン毎に設置する必要はない。
【００１４】
【発明の効果】以上説明したように本発明による混成集
積回路とその製造方法では、製造工程で被テストＲＯＭ
を直接検査できるので充分な不良検出が行なえる。その
後温度を上昇させ温度ヒューズを切断することにより、
データバスを入出力端子から切り離し外部からのＲＯＭ
の内容の読み取りを防止できるという効果がある。
積回路とその製造方法では、製造工程で被テストＲＯＭ
を直接検査できるので充分な不良検出が行なえる。その
後温度を上昇させ温度ヒューズを切断することにより、
データバスを入出力端子から切り離し外部からのＲＯＭ
の内容の読み取りを防止できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】従来の混成集積回路の一例のブロック図である
。
。
１，１ａ 混成集積回路
２，２ａ 温度ヒューズ
３ ＣＰＵ
４ アドレスＲＡＭデータ
５ アドレスＲＯＭデータ
６ データバス
７ データバス端子
８ ＲＯＭ読出制御端子
９ バスバッファ
Claims (2)
- 【請求項１】 内部にＣＰＵと接続される被テストＲ
ＯＭと、データバスを介して前記被テストＲＯＭのデー
タを外部に読出すデータバス端子とを有する混成集積回
路において、前記データバスにデータ読出機能を遮断す
る温度ヒューズまたは温度ヒューズを有するバッファを
挿入したことを特徴とする混成集積回路。 - 【請求項２】 内部にＣＰＵと接続される被テストＲ
ＯＭと、データバスを介して前記被テストＲＯＭのデー
タを外部に読出すデータバス端子とを有する混成集積回
路において、前記データバスにデータ読出機能を遮断す
る温度ヒューズまたは温度ヒューズを有するバッファを
挿入し混成集積回路の前記被テストＲＯＭのデータを前
記データバス端子から読出して良品を選別した後、前記
混成集積回路を加熱して前記温度ヒューズを溶断するこ
とを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019599A JPH04258898A (ja) | 1991-02-13 | 1991-02-13 | 混成集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019599A JPH04258898A (ja) | 1991-02-13 | 1991-02-13 | 混成集積回路とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258898A true JPH04258898A (ja) | 1992-09-14 |
Family
ID=12003690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019599A Pending JPH04258898A (ja) | 1991-02-13 | 1991-02-13 | 混成集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014522180A (ja) * | 2011-08-03 | 2014-08-28 | アイシーティーケー カンパニー リミテッド | 識別キー漏れを防止するｉｃチップ及びこの認証方法 |
| JP2014523223A (ja) * | 2011-08-09 | 2014-09-08 | クアルコム，インコーポレイテッド | 取外し可能モジュールをアクセス端末に結び付ける装置および方法 |
-
1991
- 1991-02-13 JP JP3019599A patent/JPH04258898A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014522180A (ja) * | 2011-08-03 | 2014-08-28 | アイシーティーケー カンパニー リミテッド | 識別キー漏れを防止するｉｃチップ及びこの認証方法 |
| CN104025122A (zh) * | 2011-08-03 | 2014-09-03 | Ictk有限公司 | 防止识别密钥泄露的ic芯片及其认证方法 |
| JP2016048951A (ja) * | 2011-08-03 | 2016-04-07 | アイシーティーケー カンパニー リミテッド | 識別キー漏れを防止するｉｃチップ及びこの認証方法 |
| US9996836B2 (en) | 2011-08-03 | 2018-06-12 | Ictk Co., Ltd. | IC chip for preventing identification key leak and authorization method thereof |
| JP2014523223A (ja) * | 2011-08-09 | 2014-09-08 | クアルコム，インコーポレイテッド | 取外し可能モジュールをアクセス端末に結び付ける装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001135796A (ja) | 半導体集積回路チップ | |
| EP0089891A2 (en) | Identification of repaired integrated circuits | |
| US6275058B1 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
| JPH07122099A (ja) | 半導体メモリ | |
| KR19980018587A (ko) | 반도체 장치 및 퓨즈 검사 방법 | |
| JPH04258898A (ja) | 混成集積回路とその製造方法 | |
| US20070152732A1 (en) | Method and apparatus to detect electrical overstress of a device | |
| JP2001013224A (ja) | 半導体装置及びそのテスト方法 | |
| JP2959542B2 (ja) | 半導体装置 | |
| EP0481487A2 (en) | Stand-by control circuit | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| US6683467B1 (en) | Method and apparatus for providing rotational burn-in stress testing | |
| JPH0628291B2 (ja) | 冗長回路付半導体装置 | |
| JPS60136999A (ja) | メモリ集積回路装置 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPS59198828A (ja) | 再閉路装置 | |
| KR200223609Y1 (ko) | 리페어/언-리페어 확인 장치 | |
| JPH0422887A (ja) | 半導体メモリー回路の検査方法 | |
| JP4421058B2 (ja) | 液晶表示装置、その検査装置、およびその検査方法 | |
| JPH08125024A (ja) | オンチップｒａｍ試験システム | |
| JPH05241900A (ja) | コンピュータのプログラム動作確認方式 | |
| JPS62289992A (ja) | メモリ回路 | |
| JPS61122701A (ja) | 断線保護方法 | |
| JPH0611533A (ja) | 複数の電子回路接続のフェールセーフ回路 | |
| JPS598343A (ja) | 半導体装置の試験方式 |