JPS598343A - 半導体装置の試験方式 - Google Patents
半導体装置の試験方式Info
- Publication number
- JPS598343A JPS598343A JP57117517A JP11751782A JPS598343A JP S598343 A JPS598343 A JP S598343A JP 57117517 A JP57117517 A JP 57117517A JP 11751782 A JP11751782 A JP 11751782A JP S598343 A JPS598343 A JP S598343A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- crt
- micro
- operated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の試験方式に関し、特にマイクロコ
ンピータと走査型電子顕微鏡とを用いた試験方式に関す
る。
ンピータと走査型電子顕微鏡とを用いた試験方式に関す
る。
半導体装置、例えばマイクロコンピュータ等の集積回路
チップが良品であるか否かを試験する場合、通常試験時
間を短縮するため、ある一つの機能を試験するのに考え
られるデータの組み合せ全てを用いて試験するのではな
く、代表的なデータで行なうのが普通である。このため
、実際の試験では集積回路の全回路を動作させた状態で
試験しているとは限らず、たとえばある一部の回路が不
良であってもその部分を試験するようなプログラムにな
っていなけれはその不良は見つからないことになる。こ
の場合、実際は不良品であるにもかかわらず良品と判定
されることになる。即ち、試験プログラムが全てのデー
タの組み合せで全ての機能を試験するようにガつていな
けれは、このような危険性は多かれ少なかれ存在する。
チップが良品であるか否かを試験する場合、通常試験時
間を短縮するため、ある一つの機能を試験するのに考え
られるデータの組み合せ全てを用いて試験するのではな
く、代表的なデータで行なうのが普通である。このため
、実際の試験では集積回路の全回路を動作させた状態で
試験しているとは限らず、たとえばある一部の回路が不
良であってもその部分を試験するようなプログラムにな
っていなけれはその不良は見つからないことになる。こ
の場合、実際は不良品であるにもかかわらず良品と判定
されることになる。即ち、試験プログラムが全てのデー
タの組み合せで全ての機能を試験するようにガつていな
けれは、このような危険性は多かれ少なかれ存在する。
万一このような状況になった場合、その不良部分を試験
できるような試験プログラムに改良しなけれはならない
が、従来はこの不良部分を見つけるのが非常に困難であ
シ、膨大な工数が必要であった。例え嘴この不良部分を
発見する方法は、良品と不良品の信号出力の違いから内
部ロジックの不良箇所を類推するといったような非常に
非能率的なものであシ、最悪の場合不良箇所がどうして
も発見できず製作のやシ直しを行なわなければならない
こともあった。
できるような試験プログラムに改良しなけれはならない
が、従来はこの不良部分を見つけるのが非常に困難であ
シ、膨大な工数が必要であった。例え嘴この不良部分を
発見する方法は、良品と不良品の信号出力の違いから内
部ロジックの不良箇所を類推するといったような非常に
非能率的なものであシ、最悪の場合不良箇所がどうして
も発見できず製作のやシ直しを行なわなければならない
こともあった。
本発明の目的は良品と不良品とを簡単に識別することが
でき、かつ不良箇所を容易に認識できる試験方式を提供
することにある。
でき、かつ不良箇所を容易に認識できる試験方式を提供
することにある。
本発明は走査型電子顕微鏡（ＳＥＭ）とマイクロコンピ
ュータとＣＲＴとを用い、とくにマイクロコンピュータ
に回路（配線）パターンの記憶用ＣＲＴ描画用データの
作成用および描画データの転送用機能を設け、ＣＲＴ画
面上に描画される回路パターンを色の変化によって識別
するようにしたことを特徴とする。
ュータとＣＲＴとを用い、とくにマイクロコンピュータ
に回路（配線）パターンの記憶用ＣＲＴ描画用データの
作成用および描画データの転送用機能を設け、ＣＲＴ画
面上に描画される回路パターンを色の変化によって識別
するようにしたことを特徴とする。
本発明によれは、走査型電子顕微鏡を用いＣＲＴ上に被
試験集積回路の配線パターンを描き、試験プログラムに
よ多動作する回路を予めメモリ内に記憶しておいて、良
品と不良品の動作回路の違いつまシネ良箇所’１ＣＲＴ
上に短時間のうちに色の違いによって明確に表現するこ
とン５’できる。
試験集積回路の配線パターンを描き、試験プログラムに
よ多動作する回路を予めメモリ内に記憶しておいて、良
品と不良品の動作回路の違いつまシネ良箇所’１ＣＲＴ
上に短時間のうちに色の違いによって明確に表現するこ
とン５’できる。
以下、図面を用いて本発明の一実施例について詳細に説
明する。
明する。
第１図は本発明の一実施例のブロック図であって、１は
被試験集積回路、２は走査型電子顕微鏡、３はマイクロ
コンピュータシステム、４はＣＲ，Ｔ、、５は集積回路
試験装置である。プラスチックなどで封入されている集
積回路をプラスチックを溶かしてチップ表面が見えるよ
うにしたもの１を非動作状態にて走査型顕微鏡２で表面
パターンを走査し、マイクロコンピュータシステム３で
そのチップパターン（例えば配線パターン）を記憶し、
ＣＲ，Ｔ４上に表示する。この後、試験プログラム実行
装置５は被試験集積回路１に対して各種の試験パターン
を与え、被試験集積回路１は与えられた試験パターンに
対応して内部の回路が動作する。
被試験集積回路、２は走査型電子顕微鏡、３はマイクロ
コンピュータシステム、４はＣＲ，Ｔ、、５は集積回路
試験装置である。プラスチックなどで封入されている集
積回路をプラスチックを溶かしてチップ表面が見えるよ
うにしたもの１を非動作状態にて走査型顕微鏡２で表面
パターンを走査し、マイクロコンピュータシステム３で
そのチップパターン（例えば配線パターン）を記憶し、
ＣＲ，Ｔ４上に表示する。この後、試験プログラム実行
装置５は被試験集積回路１に対して各種の試験パターン
を与え、被試験集積回路１は与えられた試験パターンに
対応して内部の回路が動作する。
１つの試験パターンが与えられる毎に走査型電子顕微鏡
２が動作しチップ表面の情報をマイクロコンピュータシ
ステム３へ入力する。動作している回路とそうでない回
路は走査型顕微鏡２では濃淡の違いとなって表われるた
め、この情報をマイクロコンピュータシステム３で処理
し、動作している部分の情報をメモリに蓄わえる。この
情報を以前表示したパターン色とは違う色でＣＲＴ ４
上に重ねて表示する。
２が動作しチップ表面の情報をマイクロコンピュータシ
ステム３へ入力する。動作している回路とそうでない回
路は走査型顕微鏡２では濃淡の違いとなって表われるた
め、この情報をマイクロコンピュータシステム３で処理
し、動作している部分の情報をメモリに蓄わえる。この
情報を以前表示したパターン色とは違う色でＣＲＴ ４
上に重ねて表示する。
以上の処理を必要な試験パターンにわたって行なえば、
その試験プログラムにおいて動作する回路パターンの全
てがわかる。言いかえれば良品においても試験していな
い回路がどこか明確になる。
その試験プログラムにおいて動作する回路パターンの全
てがわかる。言いかえれば良品においても試験していな
い回路がどこか明確になる。
また、１チツプマイクロコンピユータを被試験物とした
場合はそれ自体のＲＯＭによ多動作させ、良品と不良品
の情報を比較することによりとの部分が不良であるか簡
単に解がる。
場合はそれ自体のＲＯＭによ多動作させ、良品と不良品
の情報を比較することによりとの部分が不良であるか簡
単に解がる。
以上説明したように試験プログラムにより動作していな
い回路が明確になるため試験プログラムの改良の際従来
では動作させていなかった回路を動作するようにする試
験パターンの組み合わせをＣＲＴ画面を見ながら簡単に
案出することができ、不良検出率を著しく上げることが
できる利点がある。また、不良集積回路においては、不
良箇所の明確化あるいは、そこが従来の試験プログラム
以外での不良であれば非常に能率的に試験プログラムの
改良が行なえ検査時間を大幅に改善できる利点がある。
い回路が明確になるため試験プログラムの改良の際従来
では動作させていなかった回路を動作するようにする試
験パターンの組み合わせをＣＲＴ画面を見ながら簡単に
案出することができ、不良検出率を著しく上げることが
できる利点がある。また、不良集積回路においては、不
良箇所の明確化あるいは、そこが従来の試験プログラム
以外での不良であれば非常に能率的に試験プログラムの
改良が行なえ検査時間を大幅に改善できる利点がある。
第１図は本発明の一実施例のブロック図である。
Claims (1)
- 走査型電子顕微鏡によって検出された回路パターンをマ
イクロコンピュータで制御してＣＲＴ上に描き、その後
試験データに基いて処理を実行することによって動作し
ているもしくはしていない部分の回路パターンを前記マ
イクロコンピュータによって抽出し、抽出されたパター
ンと前記ＣＲＴ上の回路パターンとを比較することによ
って回路の動作状況を試験する事を特徴とする半導体装
置の試験方式〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117517A JPS598343A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117517A JPS598343A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598343A true JPS598343A (ja) | 1984-01-17 |
Family
ID=14713722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117517A Pending JPS598343A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202530A (ja) * | 1984-03-27 | 1985-10-14 | Diafoil Co Ltd | 高密度磁気記録体用強力化複合フイルム |
| JPS60212326A (ja) * | 1984-04-09 | 1985-10-24 | Toray Ind Inc | 延伸フイルム又は延伸シ−トの再延伸方法 |
-
1982
- 1982-07-06 JP JP57117517A patent/JPS598343A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202530A (ja) * | 1984-03-27 | 1985-10-14 | Diafoil Co Ltd | 高密度磁気記録体用強力化複合フイルム |
| JPS60212326A (ja) * | 1984-04-09 | 1985-10-24 | Toray Ind Inc | 延伸フイルム又は延伸シ−トの再延伸方法 |
| JPH0510214B2 (ja) * | 1984-04-09 | 1993-02-09 | Toray Industries |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030202703A1 (en) | Apparatus and computer-readable medium for assisting image classification | |
| US6724929B1 (en) | Wafer inspecting apparatus | |
| TW201445347A (zh) | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 | |
| US5115475A (en) | Automatic semiconductor package inspection method | |
| JP4190748B2 (ja) | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 | |
| JPS598343A (ja) | 半導体装置の試験方式 | |
| JP2002093875A (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
| JPH0536765A (ja) | プローバ | |
| JP2001016622A (ja) | 撮像素子のデバッグ装置と試験方法 | |
| JPH0516740B2 (ja) | ||
| JPH0515219B2 (ja) | ||
| JPH06201603A (ja) | 電子部品の欠品検査における検査データの作成方法および電子部品の欠品検査方法 | |
| JP4620970B2 (ja) | 半導体製品の品質管理方法およびその品質管理システム | |
| JPH09293763A (ja) | 半導体基板表面の自動外観検査装置 | |
| JP2000294612A (ja) | チップレイアウト生成方法およびその装置 | |
| JPH01277781A (ja) | 集積回路試験装置 | |
| JPH04365045A (ja) | レチクルパターン検査装置 | |
| JP3575551B2 (ja) | 残渣の検査方法 | |
| JP2989621B2 (ja) | 工作機械における診断用表示装置 | |
| JPS6029876A (ja) | キ−ボ−ド検査装置 | |
| JPH01226079A (ja) | 画像処理方法，その装置，及びその画像処理装置を有する画像処理システム | |
| JPH01255969A (ja) | 論理回路の表示装置及び表示方法 | |
| JPH05315427A (ja) | 半導体製造装置 | |
| JPH0547882A (ja) | Ｌｓｉパタン診断システム | |
| JPS63251862A (ja) | 基板実装部品認識装置の標準デ−タの作成方法 |