JPH04243457A - コンピュータ入出力装置における論理チャネル経路機構およびその論理チャネル経路の確立方法 - Google Patents
コンピュータ入出力装置における論理チャネル経路機構およびその論理チャネル経路の確立方法Info
- Publication number
- JPH04243457A JPH04243457A JP3151055A JP15105591A JPH04243457A JP H04243457 A JPH04243457 A JP H04243457A JP 3151055 A JP3151055 A JP 3151055A JP 15105591 A JP15105591 A JP 15105591A JP H04243457 A JPH04243457 A JP H04243457A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- channel
- route
- established
- logical route
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000006854 communication Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 24
- 230000003068 static effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001527902 Aratus Species 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ入出力（
Ｉ／０）システムにおけるチャネルから制御装置への経
路を確立する機構、より詳しくは、１以上のチャネルと
１以上の制御装置との間に切替機構が存在する経路と制
御装置との間の論理チャネル経路の確立機構に関する。
Ｉ／０）システムにおけるチャネルから制御装置への経
路を確立する機構、より詳しくは、１以上のチャネルと
１以上の制御装置との間に切替機構が存在する経路と制
御装置との間の論理チャネル経路の確立機構に関する。
【０００２】
〔１９９０年５月１日Ｍｏｒｉｋａｗａらが取得した米
国特許第４，９２２，４１０号“Ｉｎｐｕｔ／Ｏｕｔｐ
ｕｔ Ｓｙｓｔｅｍ Ｃａｐａｂｌｅ ｏｆＡｌ
ｌｏｔｔｉｎｇ Ａｄｄｒｅｓｓｅｓ ｔｏ ａ
Ｐｌｕｒａｌｉｔｙ ｏｆ Ｉｎｐｕｔ／Ｏｕ
ｔｐｕｔ Ｄｅｖｉｃｅｓ”は、入出力装置に接続さ
れた多数の入出力制御装置の使用によりチャネルを通じ
て中央処理装置と入出力装置との間のデータ転送を制御
するたの入出力処理装置を開示している。記憶装置は、
その入出力制御装置に接続されたチャネルの識別番号と
関連させて、入出力制御装置のアドレスを表す情報を記
憶する。〕
国特許第４，９２２，４１０号“Ｉｎｐｕｔ／Ｏｕｔｐ
ｕｔ Ｓｙｓｔｅｍ Ｃａｐａｂｌｅ ｏｆＡｌ
ｌｏｔｔｉｎｇ Ａｄｄｒｅｓｓｅｓ ｔｏ ａ
Ｐｌｕｒａｌｉｔｙ ｏｆ Ｉｎｐｕｔ／Ｏｕ
ｔｐｕｔ Ｄｅｖｉｃｅｓ”は、入出力装置に接続さ
れた多数の入出力制御装置の使用によりチャネルを通じ
て中央処理装置と入出力装置との間のデータ転送を制御
するたの入出力処理装置を開示している。記憶装置は、
その入出力制御装置に接続されたチャネルの識別番号と
関連させて、入出力制御装置のアドレスを表す情報を記
憶する。〕
【０００３】
【課題を解決するための手段】従来技術の機器構成では
、制御装置および入出力装置は、個別の通信経路で２以
上のチャネルを通じてアクセスすることができる。本発
明は、１以上の制御装置への１以上のチャネルによる同
一の物理経路の共用を可能にする。初期化手順は、チャ
ネル経路の識別を確立し、その際に、チャネルと制御装
置との間の切替機構が多地点接続形態を付与する入出力
システムにおいてそのチャネルへ戻る物理経路を識別す
るために、そのチャネルに機器構成された各制御装置へ
の各共用チャネルを識別する。従って、本発明の目的は
、論理チャネル経路機構がチャネルと１以上の制御装置
との間で論理チャネル経路（論理経路とも称する）を確
立する、チャネル、動的チャネル切替機構および多数の
制御装置を有するコンピュータ入出力システムにおける
論理経路機構を付与することである。
、制御装置および入出力装置は、個別の通信経路で２以
上のチャネルを通じてアクセスすることができる。本発
明は、１以上の制御装置への１以上のチャネルによる同
一の物理経路の共用を可能にする。初期化手順は、チャ
ネル経路の識別を確立し、その際に、チャネルと制御装
置との間の切替機構が多地点接続形態を付与する入出力
システムにおいてそのチャネルへ戻る物理経路を識別す
るために、そのチャネルに機器構成された各制御装置へ
の各共用チャネルを識別する。従って、本発明の目的は
、論理チャネル経路機構がチャネルと１以上の制御装置
との間で論理チャネル経路（論理経路とも称する）を確
立する、チャネル、動的チャネル切替機構および多数の
制御装置を有するコンピュータ入出力システムにおける
論理経路機構を付与することである。
【０００４】本発明の第２の目的は、動的チャネル切替
機構を介して制御装置に接続することができるチャネル
と制御装置との間に確立されたすべての論理経路の識別
を格納するための記憶テーブルを入出力システムの各制
御装置に付与することである。
機構を介して制御装置に接続することができるチャネル
と制御装置との間に確立されたすべての論理経路の識別
を格納するための記憶テーブルを入出力システムの各制
御装置に付与することである。
【０００５】本発明の第３の目的は、動的チャネル切替
機構を介して制御装置に接続することができるチャネル
と制御装置との間に確立されたすべての論理経路の識別
を格納するための記憶テーブルを入出力システムの各チ
ャネルに付与することである。
機構を介して制御装置に接続することができるチャネル
と制御装置との間に確立されたすべての論理経路の識別
を格納するための記憶テーブルを入出力システムの各チ
ャネルに付与することである。
【０００６】本発明の第４の目的は、動的チャネル切替
機構を介してチャネルから制御装置への論理経路を確立
するための初期化手順を付与することである。
機構を介してチャネルから制御装置への論理経路を確立
するための初期化手順を付与することである。
【０００７】本発明の第５の目的は、入出力動作の結果
として生成されるアリジエンスが、それらが生成された
論理チャネル経路に関連づけられることができるアリジ
エンステーブルを付与することである。
として生成されるアリジエンスが、それらが生成された
論理チャネル経路に関連づけられることができるアリジ
エンステーブルを付与することである。
【０００８】本発明の第６の目的は、論理経路がチャネ
ルとの間で確立または除去され、システムリセットを実
行しており、影響を受けた論理経路に関連するそれらの
アリジエンスだけがリセットされた場合には必ず、シス
テムリセットを実行することである。
ルとの間で確立または除去され、システムリセットを実
行しており、影響を受けた論理経路に関連するそれらの
アリジエンスだけがリセットされた場合には必ず、シス
テムリセットを実行することである。
【０００９】本発明の前述その他の目的、特徴および利
益は、図面によって例示された本発明の好ましい実施例
による以下の詳細な説明によって明らかとなろう。
益は、図面によって例示された本発明の好ましい実施例
による以下の詳細な説明によって明らかとなろう。
【００１０】
【実施例】図１は、データ処理システムのチャネルサブ
システムと制御装置との間に動的接続を作るためのデー
タ処理システムの入出力システムのブロック図である。 入出力システムは、各ポートＰが多数のリンク１２〜１
８の一端に接続されている多数のポートＰを有する動的
チャネル切替機構１０を含む。リンクの一つである１８
は、動的チャネル切替機構制御装置２０に接続されてお
り、その他のリンクのそれぞれ１２〜１７も、２２で指
示されたチャネルＡもしくは２４で指示されたチャネル
Ｂなどのチャネル、または、制御装置２６〜２９のいず
れか一つに接続されている。各制御装置２６〜２９は、
それぞれ、多数の周辺装置Ｄ３０〜３３を制御する。
システムと制御装置との間に動的接続を作るためのデー
タ処理システムの入出力システムのブロック図である。 入出力システムは、各ポートＰが多数のリンク１２〜１
８の一端に接続されている多数のポートＰを有する動的
チャネル切替機構１０を含む。リンクの一つである１８
は、動的チャネル切替機構制御装置２０に接続されてお
り、その他のリンクのそれぞれ１２〜１７も、２２で指
示されたチャネルＡもしくは２４で指示されたチャネル
Ｂなどのチャネル、または、制御装置２６〜２９のいず
れか一つに接続されている。各制御装置２６〜２９は、
それぞれ、多数の周辺装置Ｄ３０〜３３を制御する。
【００１１】各チャネル２２および２４は、例えばＥＳ
Ａ／３７０チャネルサブシステムなどのチャネルサブシ
ステムの単一のインタフェースである。チャネル２２お
よび２４は、多数の周辺装置Ｄ ３０〜３３の入出力
装置とデータ処理システムの主記憶装置（図示せず）と
の間で情報の転送を指示し、（定義される）チャネル経
路による異なる入出力装置の接続のための共通制御機構
を付与する。チャネル２２および２４は、データが後述
するように、フレーム単位で送受信されるチャネルであ
る。
Ａ／３７０チャネルサブシステムなどのチャネルサブシ
ステムの単一のインタフェースである。チャネル２２お
よび２４は、多数の周辺装置Ｄ ３０〜３３の入出力
装置とデータ処理システムの主記憶装置（図示せず）と
の間で情報の転送を指示し、（定義される）チャネル経
路による異なる入出力装置の接続のための共通制御機構
を付与する。チャネル２２および２４は、データが後述
するように、フレーム単位で送受信されるチャネルであ
る。
【００１２】各リンク１２〜１７は、制御装置とチャネ
ル、チャネルと動的チャネル切替機構（例えばリンク１
２および１３）、制御装置と動的チャネル切替機構（例
えばリンク１４〜１７）、または、ある場合には動的チ
ャネル切替機構と別の動的チャネル切替機構とを物理的
に相互接続できる二地点間の導体の対である。あるリン
クの２の導体は、一方の導体が情報の送信用、他方の導
体が情報の受信用となる同時双方向通信路を付与する。 リンクがチャネルまたは制御装置に接続される場合、そ
のチャネルまたは制御装置の入出力インタフェースに接
続されると言うことができる。リンクが動的チャネル切
替機構に接続される場合、その動的チャネル切替機構の
ポートＰに接続されると言うことができる。動的チャネ
ル切替機構が動的チャネル切替機構の２のポート間を接
続する場合、一方のポートに接続されたリンクは他方の
ポートに接続されたリンクに物理的に接続されたとみな
され、１連続リンクの等価は接続期間の間生じる。
ル、チャネルと動的チャネル切替機構（例えばリンク１
２および１３）、制御装置と動的チャネル切替機構（例
えばリンク１４〜１７）、または、ある場合には動的チ
ャネル切替機構と別の動的チャネル切替機構とを物理的
に相互接続できる二地点間の導体の対である。あるリン
クの２の導体は、一方の導体が情報の送信用、他方の導
体が情報の受信用となる同時双方向通信路を付与する。 リンクがチャネルまたは制御装置に接続される場合、そ
のチャネルまたは制御装置の入出力インタフェースに接
続されると言うことができる。リンクが動的チャネル切
替機構に接続される場合、その動的チャネル切替機構の
ポートＰに接続されると言うことができる。動的チャネ
ル切替機構が動的チャネル切替機構の２のポート間を接
続する場合、一方のポートに接続されたリンクは他方の
ポートに接続されたリンクに物理的に接続されたとみな
され、１連続リンクの等価は接続期間の間生じる。
【００１３】動的チャネル切替機構１０は、これに接続
されるいずれかの２のリンクを物理的に相互接続する能
力を付与する。動的チャネル切替機構１０のリンク接続
点は、動的チャネル切替機構ポートＰである。単一の接
続では２の動的チャネル切替機構ポートＰだけが相互接
続され得るが、多数の物理的接続が同一の動的チャネル
切替機構内に同時に存在し得る。〔動的チャネル切替機
構１０は、米国特許第４，６０５，９２８号、同第４，
６３０，０４５号および同第４，６３５，２５０号の開
示に従って構成することができよう。〕好ましい実施例
においては、動的チャネル切替機構１０は、〔前述の米
国特許第４，６３５，２５０号に説明されたような、〕
両面切替機構、すなわち両面交点切替機構である。動的
チャネル切替機構１０によって確立された２の動的チャ
ネル切替機構ポートＰの相互接続は、他のいずれの動的
チャネル切替機構ポートの組の現在の相互接続に影響を
与えることはないし、また、それらの接続を除去する動
的チャネル切替機構の能力に影響することもない。
されるいずれかの２のリンクを物理的に相互接続する能
力を付与する。動的チャネル切替機構１０のリンク接続
点は、動的チャネル切替機構ポートＰである。単一の接
続では２の動的チャネル切替機構ポートＰだけが相互接
続され得るが、多数の物理的接続が同一の動的チャネル
切替機構内に同時に存在し得る。〔動的チャネル切替機
構１０は、米国特許第４，６０５，９２８号、同第４，
６３０，０４５号および同第４，６３５，２５０号の開
示に従って構成することができよう。〕好ましい実施例
においては、動的チャネル切替機構１０は、〔前述の米
国特許第４，６３５，２５０号に説明されたような、〕
両面切替機構、すなわち両面交点切替機構である。動的
チャネル切替機構１０によって確立された２の動的チャ
ネル切替機構ポートＰの相互接続は、他のいずれの動的
チャネル切替機構ポートの組の現在の相互接続に影響を
与えることはないし、また、それらの接続を除去する動
的チャネル切替機構の能力に影響することもない。
【００１４】接続が確立されると、２の動的チャネル切
替機構ポートおよびそれぞれの二地点間リンクは、〔前
述の特許に説明された通り、〕この２のリンクが接続期
間中、１連続リンクとして扱われ役目を果たすように、
動的チャネル切替機構１０内の切替機構マトリクスによ
って相互接続される。２の接続された切替機構ポートＰ
のいずれか一方によってフレームが受信されると、その
フレームは通常、他方のポートのリンクでの送信のため
に一方のポートから他方のポートへ渡される。
替機構ポートおよびそれぞれの二地点間リンクは、〔前
述の特許に説明された通り、〕この２のリンクが接続期
間中、１連続リンクとして扱われ役目を果たすように、
動的チャネル切替機構１０内の切替機構マトリクスによ
って相互接続される。２の接続された切替機構ポートＰ
のいずれか一方によってフレームが受信されると、その
フレームは通常、他方のポートのリンクでの送信のため
に一方のポートから他方のポートへ渡される。
【００１５】動的チャネル切替機構１０は、動的または
静的の、２通りの方法のいずれかで２のポート間の接続
を形成できる。この接続は、それぞれに従って、動的接
続または静的接続と呼ばれる。
静的の、２通りの方法のいずれかで２のポート間の接続
を形成できる。この接続は、それぞれに従って、動的接
続または静的接続と呼ばれる。
【００１６】動的チャネル切替機構１０は、そのリンク
によって伝送されるシリアルフレームの一定のフレーム
区切りによって付与された情報にもとづき、また、〔１
９８９年１０月３０日出願の係属特許出願番号第０７／
４２９，２６７号“Ｓｗｉｔｃｈ ａｎｄ Ｉｔｓ
Ｐｒｏｔｏｃｏｌ ｆｏｒ Ｍａｋｉｎｇ
Ｄｙｎａｍｉｃ Ｃｏｎｅｃｔｉｏｎｓ”に開示され
たように、〕それらのポートＰのそれぞれに存在する条
件にもとづいて、２のポートＰ間の動的接続を確立また
は除去することができる。
によって伝送されるシリアルフレームの一定のフレーム
区切りによって付与された情報にもとづき、また、〔１
９８９年１０月３０日出願の係属特許出願番号第０７／
４２９，２６７号“Ｓｗｉｔｃｈ ａｎｄ Ｉｔｓ
Ｐｒｏｔｏｃｏｌ ｆｏｒ Ｍａｋｉｎｇ
Ｄｙｎａｍｉｃ Ｃｏｎｅｃｔｉｏｎｓ”に開示され
たように、〕それらのポートＰのそれぞれに存在する条
件にもとづいて、２のポートＰ間の動的接続を確立また
は除去することができる。
【００１７】動的チャネル切替機構は、動的チャネル切
替機構制御装置２０の局所または遠隔機能によって受信
されたコマンドの結果として２のポートＰ間の静的接続
を確立または除去することができる。ポートＰで受信さ
れたフレーム区切りまたは他のシーケンスは、静的接続
にいっさい影響しない。
替機構制御装置２０の局所または遠隔機能によって受信
されたコマンドの結果として２のポートＰ間の静的接続
を確立または除去することができる。ポートＰで受信さ
れたフレーム区切りまたは他のシーケンスは、静的接続
にいっさい影響しない。
【００１８】２のポートＰ間に静的接続が存在する場合
、それらのポートは静的状態にある。この静的状態は、
そのリンクまたは静的に接続されたポートから受信され
たいずれの情報によっても影響されない。（説明すべき
）シーケンスが２の静的接続ポートの一方によって受信
された場合、その受信されたシーケンスは通常、その接
続ポートのリンクによって再送信される。フレームは、
静的接続ポートによって同時に送受信することができる
。
、それらのポートは静的状態にある。この静的状態は、
そのリンクまたは静的に接続されたポートから受信され
たいずれの情報によっても影響されない。（説明すべき
）シーケンスが２の静的接続ポートの一方によって受信
された場合、その受信されたシーケンスは通常、その接
続ポートのリンクによって再送信される。フレームは、
静的接続ポートによって同時に送受信することができる
。
【００１９】前述の通り、情報は、直列入出力インタフ
ェース上でフレーム単位で転送される。フレームは、既
定の形式に従って送受信される情報の単位である。この
形式は、情報単位の開始と終了を決定し、これらの境界
内の情報の場所を規定している。図２は、固定長リンク
ヘッダフィールド４０、可変長情報フィールド４２およ
び固定長リンクトレーラフィールド４４から成る基本的
なフレーム形式３８を示す。
ェース上でフレーム単位で転送される。フレームは、既
定の形式に従って送受信される情報の単位である。この
形式は、情報単位の開始と終了を決定し、これらの境界
内の情報の場所を規定している。図２は、固定長リンク
ヘッダフィールド４０、可変長情報フィールド４２およ
び固定長リンクトレーラフィールド４４から成る基本的
なフレーム形式３８を示す。
【００２０】この切替機構による通信は、動的チャネル
切替機構１０によって接続を行い、さらに、他の制御機
能を付与するリンクレベルプロトコルによって支配され
る。各チャネルおよび各制御装置は、リンクレベル機能
を包含しており、これはリンクプロトコルの実施態様で
ある。動的チャネル切替機構１０を通じて接続が作られ
た後、入出力動作を実行し、入出力装置を制御するため
に装置フレームが交換することができる。これらの入出
力動作および制御は、例えば、「ＩＢＭ システム／
３７０拡張アーキテクチャの操作マニュアルの原理」（
刊行物番号ＳＡ２２−７０８５−１）の装置コマンドお
よび接続手順で説明されている。
切替機構１０によって接続を行い、さらに、他の制御機
能を付与するリンクレベルプロトコルによって支配され
る。各チャネルおよび各制御装置は、リンクレベル機能
を包含しており、これはリンクプロトコルの実施態様で
ある。動的チャネル切替機構１０を通じて接続が作られ
た後、入出力動作を実行し、入出力装置を制御するため
に装置フレームが交換することができる。これらの入出
力動作および制御は、例えば、「ＩＢＭ システム／
３７０拡張アーキテクチャの操作マニュアルの原理」（
刊行物番号ＳＡ２２−７０８５−１）の装置コマンドお
よび接続手順で説明されている。
【００２１】各リンクレベル機能は、リンクアドレスと
呼ばれる一意のアドレスを割当てられる。リンクレベル
機能へのリンクアドレスの割当ては、リンクレベル機能
が初期化を実行した時に行われ、これは、本発明の譲受
人によって所有されている“Ａｃｑｕｒｉｎｇ Ａｄ
ｄｒｅｓｓ ｉｎ ａｎ Ｉｎｐｕｔ／Ｏｕｔｐ
ｕｔＳｙｓｔｅｍ”と題する係属特許出願に開示されて
いる。動的チャネル切替機構を介して送信されるすべて
のフレームは、そのフレームの出所および宛先を識別す
るリンクレベルアドレス指定を伴う。詳しく言えば、こ
のアドレス指定情報は、送信側リンクレベル機能のアド
レス（出所リンクアドレス）および受信側リンクレベル
機能のアドレス（宛先リンクアドレス）から成る。動的
チャネル切替機構は、フレームを受信するポートからそ
のフレームを指定の宛先へ送信するための正しいポート
への接続を行うためにこのアドレス指定情報を使用する
。
呼ばれる一意のアドレスを割当てられる。リンクレベル
機能へのリンクアドレスの割当ては、リンクレベル機能
が初期化を実行した時に行われ、これは、本発明の譲受
人によって所有されている“Ａｃｑｕｒｉｎｇ Ａｄ
ｄｒｅｓｓ ｉｎ ａｎ Ｉｎｐｕｔ／Ｏｕｔｐ
ｕｔＳｙｓｔｅｍ”と題する係属特許出願に開示されて
いる。動的チャネル切替機構を介して送信されるすべて
のフレームは、そのフレームの出所および宛先を識別す
るリンクレベルアドレス指定を伴う。詳しく言えば、こ
のアドレス指定情報は、送信側リンクレベル機能のアド
レス（出所リンクアドレス）および受信側リンクレベル
機能のアドレス（宛先リンクアドレス）から成る。動的
チャネル切替機構は、フレームを受信するポートからそ
のフレームを指定の宛先へ送信するための正しいポート
への接続を行うためにこのアドレス指定情報を使用する
。
【００２２】図３はリンクヘッダ４０を、図４はリンク
トレーラ４４を示す。すべてのフレームは、リンクヘッ
ダ４０にあるフレーム開始（ＳＯＦ）区切り４６および
、リンクトレーラ４４にあるフレーム終了（ＥＯＦ）区
切り４８によって区切られる。フレーム区切り４６およ
び４８は、等価なデータコードを持たない特殊な伝送文
字の組合せから成る。好ましい実施例では、使用される
この伝送コードは、本発明の譲受人によって所有されて
いる、Ｆｒａｎａｓｚｅｋ他によって１９８４年１２月
４日に取得された米国特許第４，４８６，７３９号“Ｂ
ｙｔｅ Ｏｒｉｅｎｔｅｄ ＤＣ Ｂａｌａｎｃ
ｅｄ （０．４） ８Ｂ／１０Ｂ Ｐａｒｔｉｔ
ｉｏｎｅｄ Ｂｌｏｃｋ Ｔｒａｎｓｍｉｓｓｉｏ
ｎ Ｃｏｄｅ”に開示されているコードである。フレ
ーム区切り４６および４８間に含まれた情報は、〔前記
のＦｒａｎａｓｚｅｋ他の特許で説明されたように、〕
等価な８ビットコードを有するデータ文字から成る。
トレーラ４４を示す。すべてのフレームは、リンクヘッ
ダ４０にあるフレーム開始（ＳＯＦ）区切り４６および
、リンクトレーラ４４にあるフレーム終了（ＥＯＦ）区
切り４８によって区切られる。フレーム区切り４６およ
び４８は、等価なデータコードを持たない特殊な伝送文
字の組合せから成る。好ましい実施例では、使用される
この伝送コードは、本発明の譲受人によって所有されて
いる、Ｆｒａｎａｓｚｅｋ他によって１９８４年１２月
４日に取得された米国特許第４，４８６，７３９号“Ｂ
ｙｔｅ Ｏｒｉｅｎｔｅｄ ＤＣ Ｂａｌａｎｃ
ｅｄ （０．４） ８Ｂ／１０Ｂ Ｐａｒｔｉｔ
ｉｏｎｅｄ Ｂｌｏｃｋ Ｔｒａｎｓｍｉｓｓｉｏ
ｎ Ｃｏｄｅ”に開示されているコードである。フレ
ーム区切り４６および４８間に含まれた情報は、〔前記
のＦｒａｎａｓｚｅｋ他の特許で説明されたように、〕
等価な８ビットコードを有するデータ文字から成る。
【００２３】フレーム開始区切り４６の他に、図３のリ
ンクヘッダ４０は、宛先アドレスフィールド５０、出所
アドレスフィールド５２およびリンク制御フィールド５
４を含む。
ンクヘッダ４０は、宛先アドレスフィールド５０、出所
アドレスフィールド５２およびリンク制御フィールド５
４を含む。
【００２４】前述の通り、フレーム開始区切り４６は、
エラーのないフレームの内容には生じることができない
伝送文字の特殊な文字列である。フレーム開始区切りに
は、動的接続の確立を開始させるために接続開始制御と
して使用される接続フレーム開始（ＣＳＯＦ）区切りと
、動的接続の確立に関してまったく動作を行わない受動
フレーム開始（ＰＳＯＦ）区切りの２種類がある。
エラーのないフレームの内容には生じることができない
伝送文字の特殊な文字列である。フレーム開始区切りに
は、動的接続の確立を開始させるために接続開始制御と
して使用される接続フレーム開始（ＣＳＯＦ）区切りと
、動的接続の確立に関してまったく動作を行わない受動
フレーム開始（ＰＳＯＦ）区切りの２種類がある。
【００２５】宛先アドレスフィールド５０は、フレーム
内容の最初のフィールドであり、フレーム開始区切り４
６の直後に続く。宛先アドレスフィールド５０は、その
フレームの宛先であるチャネルまたは制御装置のリンク
レベル機能を識別し、そのフレームを目的の受信者であ
るリンクレベル機能へ経路指定するために使用される。 宛先リンクアドレス５０は、いずれの物理的接続が作ら
れるべきか、および、そのフレームが動的チャネル切替
機構１０を介して経路指定される宛先を判定するために
使用される。接続がまったく存在せず、すなわち、ポー
トＰが非活動状態にあり、かつ、ビジー条件またはポー
ト拒絶条件がいっさい存在しなければ、その接続は行わ
れ、フレームは宛先ポートに経路指定される。
内容の最初のフィールドであり、フレーム開始区切り４
６の直後に続く。宛先アドレスフィールド５０は、その
フレームの宛先であるチャネルまたは制御装置のリンク
レベル機能を識別し、そのフレームを目的の受信者であ
るリンクレベル機能へ経路指定するために使用される。 宛先リンクアドレス５０は、いずれの物理的接続が作ら
れるべきか、および、そのフレームが動的チャネル切替
機構１０を介して経路指定される宛先を判定するために
使用される。接続がまったく存在せず、すなわち、ポー
トＰが非活動状態にあり、かつ、ビジー条件またはポー
ト拒絶条件がいっさい存在しなければ、その接続は行わ
れ、フレームは宛先ポートに経路指定される。
【００２６】出所アドレスフィールド５２は宛先アドレ
スフィールド５０の直後に続き、送信側リンクレベル機
能を識別する。
スフィールド５０の直後に続き、送信側リンクレベル機
能を識別する。
【００２７】リンクレベル機能は、それが送信するあら
ゆるフレームの出所アドレスフィールド５２にその割当
てられたリンクアドレスを挿入することにより、フレー
ムの出所としてその識別を付与する。フレームが有効な
出所アドレス５２とともに受信されると、その出所アド
レス５２は、ほとんどの場合、同一のリンクレベル機能
について、以降の応答フレームまたは将来の要求フレー
ムの宛先アドレスとして使用される。
ゆるフレームの出所アドレスフィールド５２にその割当
てられたリンクアドレスを挿入することにより、フレー
ムの出所としてその識別を付与する。フレームが有効な
出所アドレス５２とともに受信されると、その出所アド
レス５２は、ほとんどの場合、同一のリンクレベル機能
について、以降の応答フレームまたは将来の要求フレー
ムの宛先アドレスとして使用される。
【００２８】リンク制御フィールド５４は、フレームの
型および形式を指示する。本発明の好ましい実施例では
、リンク制御フィールドの内容は、現在のフレームが、
論理経路確立（ＥＬＰ）フレーム、論理経路確立済（Ｌ
ＰＥ）フレーム、論理経路除去（ＲＬＰ）フレーム、論
理経路除去済（ＬＰＲ）フレーム、または、他の要求フ
レームであるかを指示する。リンクヘッダ４０の最後の
フィールドであるリンク制御フィールド５４は、出所ア
ドレスフィールド５２の直後に続く。
型および形式を指示する。本発明の好ましい実施例では
、リンク制御フィールドの内容は、現在のフレームが、
論理経路確立（ＥＬＰ）フレーム、論理経路確立済（Ｌ
ＰＥ）フレーム、論理経路除去（ＲＬＰ）フレーム、論
理経路除去済（ＬＰＲ）フレーム、または、他の要求フ
レームであるかを指示する。リンクヘッダ４０の最後の
フィールドであるリンク制御フィールド５４は、出所ア
ドレスフィールド５２の直後に続く。
【００２９】情報フィールド４２はリンクヘッダ４０に
続く最初のフィールドである。情報フィールドの大きさ
は、特定のフレームによって実行される機能によって異
なる。例えば、理由コードは、応答フレームの情報フィ
ールド４２で伝送される。
続く最初のフィールドである。情報フィールドの大きさ
は、特定のフレームによって実行される機能によって異
なる。例えば、理由コードは、応答フレームの情報フィ
ールド４２で伝送される。
【００３０】図４のリンクトレーラ４４は、フレーム終
了区切り４８の直前に巡回冗長検査（ＣＲＣ）フィール
ド５６を含む。巡回冗長検査フィールド５６は、フレー
ムのビットの完全性に影響を与えるほとんどのフレーム
エラーを検出するために受信側リンクレベル機能によっ
て使用される冗長検査コードを含んでいる。アドレスフ
ィールド５０および５２、リンク制御フィールド５４な
らびに情報フィールド４２は、巡回冗長検査フィールド
５６を生成するために使用され、従って、巡回冗長検査
フィールド５６によって保護される。
了区切り４８の直前に巡回冗長検査（ＣＲＣ）フィール
ド５６を含む。巡回冗長検査フィールド５６は、フレー
ムのビットの完全性に影響を与えるほとんどのフレーム
エラーを検出するために受信側リンクレベル機能によっ
て使用される冗長検査コードを含んでいる。アドレスフ
ィールド５０および５２、リンク制御フィールド５４な
らびに情報フィールド４２は、巡回冗長検査フィールド
５６を生成するために使用され、従って、巡回冗長検査
フィールド５６によって保護される。
【００３１】フレーム終了区切り４８は、フレームの最
後の伝送文字列である。やはり、エラーのないフレーム
の内容に生じることができない特殊な伝送文字列である
。フレーム受信中にフレーム終了区切り４８があると、
そのフレームの終了を指示し、フレーム終了区切り４８
の直前のこの２の伝送文字をフレームの内容の最後の巡
回冗長検査フィールド５６として識別する。フレーム終
了区切り４８はまた、いずれかの適用可能なフレーム長
検査のためにそのフレームのエクステントを指示する。
後の伝送文字列である。やはり、エラーのないフレーム
の内容に生じることができない特殊な伝送文字列である
。フレーム受信中にフレーム終了区切り４８があると、
そのフレームの終了を指示し、フレーム終了区切り４８
の直前のこの２の伝送文字をフレームの内容の最後の巡
回冗長検査フィールド５６として識別する。フレーム終
了区切り４８はまた、いずれかの適用可能なフレーム長
検査のためにそのフレームのエクステントを指示する。
【００３２】フレーム終了区切り４８には、動的接続の
除去を開始させるために使用される切断フレーム終了（
ＤＥＯＦ）区切りと、動的接続の確立に関してまったく
動作を行わない受動フレーム終了（ＰＥＯＦ）区切りの
２種類がある。
除去を開始させるために使用される切断フレーム終了（
ＤＥＯＦ）区切りと、動的接続の確立に関してまったく
動作を行わない受動フレーム終了（ＰＥＯＦ）区切りの
２種類がある。
【００３３】フレームが伝送されていない場合、リンク
には遊び文字が送信される。これらの遊び文字は、デー
タ値を持たない特殊文字であり、リンクの同期を維持す
るために使用される。特殊遊び文字列はまた、オフライ
ン状態および誤動作状態の指示などの特殊制御機能の限
定された通信を行うために伝送される。〔これらの特殊
遊び文字列は、本発明の譲受人によって所有されている
、米国特許係属出願番号第０７／４２９，２６８号“Ｔ
ｒａｎｓｍｉｔｔｉｎｇ ＣｏｍｍａｎｄｓＯｖｅｒ
ａ Ｓｅｒｉａｌ Ｌｉｎｋ”の開示に従って
生成できる。〕制御装置２２〜２９ならびにチャネル２
２および２４のリンクレベル機能のそれぞれは、フレー
ムを受信するための装置およびフレームを生成するため
の装置を含む。〔フレームを受信するための装置は、米
国特許係属出願番号第０７／４２９，２６７号“Ａｐｐ
ａｒａｔｕｓ ｆｏｒ Ｄｅｃｏｄｉｎｇ Ｆｒ
ａｍｅｓ Ｆｒｏｍ ａ Ｄａｔａ Ｌｉｎｋ
”の説明に従って、フレームを生成するための装置は、
米国特許係属出願番号第０７／４２８，７９８号“Ａｐ
ｐａｒａｔｕｓ ｆｏｒ Ｃｏｎｓｔｒｕｃｔｉｎ
ｇ Ｄａｔａ Ｆｒａｍｅｓ ｆｏｒＴｒａｎｓ
ｍｉｓｓｉｏｎ Ｏｖｅｒ ａ Ｄａｔａ Ｌ
ｉｎｋ”の説明に従って実施することができ、両者とも
本発明の譲受人によって所有されている。〕図５は、図
１に示したものと同様のコンピュータシステムの入出力
システムの一部のブロック図である。 図５のシステムは、動的チャネル切替機構１０に接続さ
れた３のチャネル、チャネルＡ ２２、チャネルＢ
２４（図１と同様）およびチャネルＣ ２３を有し
ている。動的チャネル切替機構１０にはまた、制御装置
２６〜２８（図１と同様）が接続されている。チャネル
２２，２３および２４はそれぞれ、後述のように、個々
の制御装置への確立済の論理経路を指示する内部インジ
ケータテーブル６２，６３および６４を含んでいる。制
御装置２６，２７および２８も同様に、それぞれ、チャ
ネル２２，２３および２４が確立した論理経路を指示す
る内部インジケータテーブル６２，６３および６４を含
んでいる。チャネルの内部インジケータテーブル６２，
６３および６４ならびに制御装置の内部インジケータテ
ーブル６６，６７および６８のインジケータの設定は、
論理経路の確立として知られている。チャネル２２と制
御装置２６、チャネル２４と制御装置２７、チャネル２
４と制御装置２８、および、チャネル２３と制御装置２
８との間のチャネル経路は点線で示されている。動的チ
ャネル切替機構１０から制御装置２８への物理経路はそ
の後チャネル２３および２４によって共用される。この
例では、動的チャネル切替機構１０から制御装置２６お
よび２７への物理経路は共用されないが、本発明の適用
範囲は、図示の制御装置に、図示されたチャネルの一部
または全部への論理経路を確立させることを可能にする
と理解されよう。前述のように、各チャネルおよび制御
装置は一意のリンクアドレスを割当てられる。図示の確
立済の論理経路は、適切な内部インジケータテーブルに
これらの一意のアドレスを含む。例えば、チャネル２２
は一意のアドレス１を付与することができ、制御装置２
６はアドレス４を付与することができる。従って、論理
経路１〜４は内部インジケータテーブル６２および６６
に示されている。チャネル２４は、一意のアドレス２を
付与することができ、制御装置２７および２９は、それ
ぞれ、アドレス５および６を付与することができる。内
部インジケータテーブル６４は、確立済の論理経路２〜
５および２〜６を示している。内部インジケータテーブ
ル６７も論理経路２〜５が確立されたことを示し、内部
インジケータテーブル６８も論理経路２〜６が確立され
たことを示している。最後に、チャネル２３は一意のア
ドレス３を持つことができ、制御装置２８はアドレス６
を有することができる。このようにして、内部インジケ
ータテーブル６３は論理経路３〜６が確立されたことを
示し、内部インジケータテーブル６８も論理経路３〜６
が確立されたことを示す。
には遊び文字が送信される。これらの遊び文字は、デー
タ値を持たない特殊文字であり、リンクの同期を維持す
るために使用される。特殊遊び文字列はまた、オフライ
ン状態および誤動作状態の指示などの特殊制御機能の限
定された通信を行うために伝送される。〔これらの特殊
遊び文字列は、本発明の譲受人によって所有されている
、米国特許係属出願番号第０７／４２９，２６８号“Ｔ
ｒａｎｓｍｉｔｔｉｎｇ ＣｏｍｍａｎｄｓＯｖｅｒ
ａ Ｓｅｒｉａｌ Ｌｉｎｋ”の開示に従って
生成できる。〕制御装置２２〜２９ならびにチャネル２
２および２４のリンクレベル機能のそれぞれは、フレー
ムを受信するための装置およびフレームを生成するため
の装置を含む。〔フレームを受信するための装置は、米
国特許係属出願番号第０７／４２９，２６７号“Ａｐｐ
ａｒａｔｕｓ ｆｏｒ Ｄｅｃｏｄｉｎｇ Ｆｒ
ａｍｅｓ Ｆｒｏｍ ａ Ｄａｔａ Ｌｉｎｋ
”の説明に従って、フレームを生成するための装置は、
米国特許係属出願番号第０７／４２８，７９８号“Ａｐ
ｐａｒａｔｕｓ ｆｏｒ Ｃｏｎｓｔｒｕｃｔｉｎ
ｇ Ｄａｔａ Ｆｒａｍｅｓ ｆｏｒＴｒａｎｓ
ｍｉｓｓｉｏｎ Ｏｖｅｒ ａ Ｄａｔａ Ｌ
ｉｎｋ”の説明に従って実施することができ、両者とも
本発明の譲受人によって所有されている。〕図５は、図
１に示したものと同様のコンピュータシステムの入出力
システムの一部のブロック図である。 図５のシステムは、動的チャネル切替機構１０に接続さ
れた３のチャネル、チャネルＡ ２２、チャネルＢ
２４（図１と同様）およびチャネルＣ ２３を有し
ている。動的チャネル切替機構１０にはまた、制御装置
２６〜２８（図１と同様）が接続されている。チャネル
２２，２３および２４はそれぞれ、後述のように、個々
の制御装置への確立済の論理経路を指示する内部インジ
ケータテーブル６２，６３および６４を含んでいる。制
御装置２６，２７および２８も同様に、それぞれ、チャ
ネル２２，２３および２４が確立した論理経路を指示す
る内部インジケータテーブル６２，６３および６４を含
んでいる。チャネルの内部インジケータテーブル６２，
６３および６４ならびに制御装置の内部インジケータテ
ーブル６６，６７および６８のインジケータの設定は、
論理経路の確立として知られている。チャネル２２と制
御装置２６、チャネル２４と制御装置２７、チャネル２
４と制御装置２８、および、チャネル２３と制御装置２
８との間のチャネル経路は点線で示されている。動的チ
ャネル切替機構１０から制御装置２８への物理経路はそ
の後チャネル２３および２４によって共用される。この
例では、動的チャネル切替機構１０から制御装置２６お
よび２７への物理経路は共用されないが、本発明の適用
範囲は、図示の制御装置に、図示されたチャネルの一部
または全部への論理経路を確立させることを可能にする
と理解されよう。前述のように、各チャネルおよび制御
装置は一意のリンクアドレスを割当てられる。図示の確
立済の論理経路は、適切な内部インジケータテーブルに
これらの一意のアドレスを含む。例えば、チャネル２２
は一意のアドレス１を付与することができ、制御装置２
６はアドレス４を付与することができる。従って、論理
経路１〜４は内部インジケータテーブル６２および６６
に示されている。チャネル２４は、一意のアドレス２を
付与することができ、制御装置２７および２９は、それ
ぞれ、アドレス５および６を付与することができる。内
部インジケータテーブル６４は、確立済の論理経路２〜
５および２〜６を示している。内部インジケータテーブ
ル６７も論理経路２〜５が確立されたことを示し、内部
インジケータテーブル６８も論理経路２〜６が確立され
たことを示している。最後に、チャネル２３は一意のア
ドレス３を持つことができ、制御装置２８はアドレス６
を有することができる。このようにして、内部インジケ
ータテーブル６３は論理経路３〜６が確立されたことを
示し、内部インジケータテーブル６８も論理経路３〜６
が確立されたことを示す。
【００３４】図６は、論理経路確立初期化プロセスにお
けるチャネルの動作を示す流れ図である。７０で、チャ
ネルは動的チャネル切替機構１０を通じて制御装置へ論
理経路確立フレームを送信する。７２で、チャネルは応
答フレームを待つ。応答フレームを受信した後、チャネ
ルは７４で論理経路確立済フレームが受信されたかどう
かを確かめるために検査する。フレームが論理経路確立
済フレームであれば、チャネルはその内部インジケータ
テーブルを更新し、論理経路確立フレームが送信された
制御装置との間で論理経路が確立されたとみなす。これ
は７８に示される。
けるチャネルの動作を示す流れ図である。７０で、チャ
ネルは動的チャネル切替機構１０を通じて制御装置へ論
理経路確立フレームを送信する。７２で、チャネルは応
答フレームを待つ。応答フレームを受信した後、チャネ
ルは７４で論理経路確立済フレームが受信されたかどう
かを確かめるために検査する。フレームが論理経路確立
済フレームであれば、チャネルはその内部インジケータ
テーブルを更新し、論理経路確立フレームが送信された
制御装置との間で論理経路が確立されたとみなす。これ
は７８に示される。
【００３５】７４で受信された応答フレームが論理経路
確立済フレームでなく、さらに７６で図示されたように
、要求された論理経路が確立されていなければ、チャネ
ルは、８２で、そのフレームが論理経路除去済フレーム
であるかどうかを判断するために検査を行う。後述のよ
うに、アドレス指定された制御装置がその論理経路を受
け付けなければ、論理経路除去済フレームを返す。８２
の検査が肯定であれば、チャネルは８４に移り、直接的
な再試行が中断され、チャネルは、論理経路を確立する
試みを続けるために新しいイニシアチブを待つ。８２の
検査が否定であれば、チャネルは、８６で、ポートビジ
ーまたは制御装置ビジーフレームのいずれかを受信した
かどうかを調べるために検査する。肯定であれば、制御
装置は７０に戻り、論理経路確立フレームを再送信する
。８６の検査が否定であれば、チャネルはエラールーチ
ン９０に移る。
確立済フレームでなく、さらに７６で図示されたように
、要求された論理経路が確立されていなければ、チャネ
ルは、８２で、そのフレームが論理経路除去済フレーム
であるかどうかを判断するために検査を行う。後述のよ
うに、アドレス指定された制御装置がその論理経路を受
け付けなければ、論理経路除去済フレームを返す。８２
の検査が肯定であれば、チャネルは８４に移り、直接的
な再試行が中断され、チャネルは、論理経路を確立する
試みを続けるために新しいイニシアチブを待つ。８２の
検査が否定であれば、チャネルは、８６で、ポートビジ
ーまたは制御装置ビジーフレームのいずれかを受信した
かどうかを調べるために検査する。肯定であれば、制御
装置は７０に戻り、論理経路確立フレームを再送信する
。８６の検査が否定であれば、チャネルはエラールーチ
ン９０に移る。
【００３６】図７は、論理経路確立動作における制御装
置の動作を示す流れ図である。９２で、制御装置はチャ
ネルから論理経路確立フレームを受信する。９４で、制
御装置は論理経路が可能かどうかを確かめるために検査
する。これは、そのシステムの論理経路の最大数が可能
となっているかどうかを確かめる検査、または、受信さ
れた論理経路確立フレームがいずれかのエラーを含んで
いるかどうかを確かめるための検査を含むことができる
。９４で論理経路が可能である場合、制御装置はチャネ
ルに論理経路確立済フレームを送信し、論理経路が確立
されたことを指示するビットを設定することによって自
己の内部インジケータテーブルで論理経路を確立する。 ９４の検査が否定であれば、制御装置は９８で論理経路
除去済フレームを返す。
置の動作を示す流れ図である。９２で、制御装置はチャ
ネルから論理経路確立フレームを受信する。９４で、制
御装置は論理経路が可能かどうかを確かめるために検査
する。これは、そのシステムの論理経路の最大数が可能
となっているかどうかを確かめる検査、または、受信さ
れた論理経路確立フレームがいずれかのエラーを含んで
いるかどうかを確かめるための検査を含むことができる
。９４で論理経路が可能である場合、制御装置はチャネ
ルに論理経路確立済フレームを送信し、論理経路が確立
されたことを指示するビットを設定することによって自
己の内部インジケータテーブルで論理経路を確立する。 ９４の検査が否定であれば、制御装置は９８で論理経路
除去済フレームを返す。
【００３７】チャネルと制御装置との間の通信経路は、
物理経路および論理経路の２の部分から成るものとして
扱われる。物理経路は、そのリンク、または、チャネル
と制御装置との間に物理的伝送経路を付与する、動的チ
ャネル切替機構による２のリンクの相互接続である。こ
れは、前述の“Ｓｗｉｔｃｈ ａｎｄ Ｉｔｓ
Ｐｒｏｔｏｃｏｌ ｆｏｒ Ｍａｋｉｎｇ Ｄｙ
ｎａｍｉｃ Ｃｏｎｅｃｔｉｏｎｓ”と題する係属特
許出願での説明に従って行うことができる。論理経路は
、入出力動作の実行および状態の提示のためのそのチャ
ネルによる通信のために制御装置によって使用される物
理経路を識別するために、初期化においてチャネル自身
と制御装置との間にチャネルによって確立される通信関
係を表す。特定のシステムについてのアリジエンス、シ
ステムリセットおよび経路群識別は、そのシステムの経
路によって確立済の論理経路によって識別される。従っ
て、制御装置にとって、各論理経路は、同一のシステム
または異なるシステムへの異なるチャネル経路を表す。 チャネルに対する制御装置のアリジエンスは、図５にそ
れぞれ示す制御装置２６，２７および２８のアリジエン
ステーブル８７，８８および８９に示されている。
物理経路および論理経路の２の部分から成るものとして
扱われる。物理経路は、そのリンク、または、チャネル
と制御装置との間に物理的伝送経路を付与する、動的チ
ャネル切替機構による２のリンクの相互接続である。こ
れは、前述の“Ｓｗｉｔｃｈ ａｎｄ Ｉｔｓ
Ｐｒｏｔｏｃｏｌ ｆｏｒ Ｍａｋｉｎｇ Ｄｙ
ｎａｍｉｃ Ｃｏｎｅｃｔｉｏｎｓ”と題する係属特
許出願での説明に従って行うことができる。論理経路は
、入出力動作の実行および状態の提示のためのそのチャ
ネルによる通信のために制御装置によって使用される物
理経路を識別するために、初期化においてチャネル自身
と制御装置との間にチャネルによって確立される通信関
係を表す。特定のシステムについてのアリジエンス、シ
ステムリセットおよび経路群識別は、そのシステムの経
路によって確立済の論理経路によって識別される。従っ
て、制御装置にとって、各論理経路は、同一のシステム
または異なるシステムへの異なるチャネル経路を表す。 チャネルに対する制御装置のアリジエンスは、図５にそ
れぞれ示す制御装置２６，２７および２８のアリジエン
ステーブル８７，８８および８９に示されている。
【００３８】各論理経路は、チャネルに割当てられたリ
ンクアドレスおよび制御装置に割当てられたリンクアド
レスの組合せによって一意に識別される。前述のように
、動的チャネル切替機構に関連づけられたすべてのリン
クアドレスは一意でなければならない。
ンクアドレスおよび制御装置に割当てられたリンクアド
レスの組合せによって一意に識別される。前述のように
、動的チャネル切替機構に関連づけられたすべてのリン
クアドレスは一意でなければならない。
【００３９】制御装置の単一の物理的インタフェースに
よって確立できる論理経路の数には、制御装置の資源の
制限以外まったく限定はないことが理解されよう。従っ
て、制御装置に多数の物理的インタフェースが存在する
場合、各インタフェースは、１以上の論理経路を有する
ことができる。
よって確立できる論理経路の数には、制御装置の資源の
制限以外まったく限定はないことが理解されよう。従っ
て、制御装置に多数の物理的インタフェースが存在する
場合、各インタフェースは、１以上の論理経路を有する
ことができる。
【００４０】論理経路は、装置レベル機能／動作に要求
される初期化の一部として確立される。チャネルと制御
装置との間に確立済の論理経路は、装置レベルフレーム
の交換に要求される。論理経路が確立されない場合、リ
ンクレベル機能およびプロトコルを用いたリンクレベル
通信だけが可能である。確立されない論理経路について
装置レベルフレームが受信された場合、論理経路非確立
エラーがリンクレベル機能によって検出される。チャネ
ルが装置レベルフレームを受信し、宛先リンクアドレス
が割当てられたリンクアドレスに等しい場合、出所リン
クアドレスおよび宛先リンクアドレスの組合せは確立済
の論理経路を識別しなければならない。そうでない場合
、論理経路非確立エラーが検出される。同様にして、制
御装置が装置レベルフレームを受信し、宛先リンクアド
レスが割当てられたリンクアドレスに等しい場合、出所
リンクアドレスおよび宛先リンクアドレスの組合せは確
立済の論理経路を識別しなければならない。そうでない
場合、論理経路非確立エラーが検出される。
される初期化の一部として確立される。チャネルと制御
装置との間に確立済の論理経路は、装置レベルフレーム
の交換に要求される。論理経路が確立されない場合、リ
ンクレベル機能およびプロトコルを用いたリンクレベル
通信だけが可能である。確立されない論理経路について
装置レベルフレームが受信された場合、論理経路非確立
エラーがリンクレベル機能によって検出される。チャネ
ルが装置レベルフレームを受信し、宛先リンクアドレス
が割当てられたリンクアドレスに等しい場合、出所リン
クアドレスおよび宛先リンクアドレスの組合せは確立済
の論理経路を識別しなければならない。そうでない場合
、論理経路非確立エラーが検出される。同様にして、制
御装置が装置レベルフレームを受信し、宛先リンクアド
レスが割当てられたリンクアドレスに等しい場合、出所
リンクアドレスおよび宛先リンクアドレスの組合せは確
立済の論理経路を識別しなければならない。そうでない
場合、論理経路非確立エラーが検出される。
【００４１】論理経路非確立エラーが検出されると、論
理経路非確立エラー拒絶理由コードを指示する、リンク
レベル拒絶フレームが送信される。
理経路非確立エラー拒絶理由コードを指示する、リンク
レベル拒絶フレームが送信される。
【００４２】論理経路が確立され、物理経路、物理経路
の各端のリンクレベル機能、および、これらのリンクレ
ベル機能に関連づけられた装置レベル機能は、初期化さ
れ、動作可能とみなされ、各自の機能を実行する能力を
有する。装置レベルフレームは、いずれの論理経路も確
立されないチャネル経路によって入出力装置へ送信され
ないこともある。チャネルの初期化手順が論理経路を確
立できなかった場合、以降の入出力動作は、影響を受け
た制御装置に関連づけられた入出力装置へのそのチャネ
ル経路では試みられないかもしれない。しかし、チャネ
ル経路で動作を開始させるイニシアチブは、その論理経
路を確立するためにそのチャネルで再確立イニシアチブ
を実施する。論理経路の確立に成功すれば、動作は通常
通りに進行するが、成功しなければ、動作はその経路で
は試みられない。入出力装置への他の論理経路がそのチ
ャネルサブシステムによって選択されるであろう。
の各端のリンクレベル機能、および、これらのリンクレ
ベル機能に関連づけられた装置レベル機能は、初期化さ
れ、動作可能とみなされ、各自の機能を実行する能力を
有する。装置レベルフレームは、いずれの論理経路も確
立されないチャネル経路によって入出力装置へ送信され
ないこともある。チャネルの初期化手順が論理経路を確
立できなかった場合、以降の入出力動作は、影響を受け
た制御装置に関連づけられた入出力装置へのそのチャネ
ル経路では試みられないかもしれない。しかし、チャネ
ル経路で動作を開始させるイニシアチブは、その論理経
路を確立するためにそのチャネルで再確立イニシアチブ
を実施する。論理経路の確立に成功すれば、動作は通常
通りに進行するが、成功しなければ、動作はその経路で
は試みられない。入出力装置への他の論理経路がそのチ
ャネルサブシステムによって選択されるであろう。
【００４３】論理経路は、図６および図７に関連して説
明したように、リンク制御フレームの要求／応答の組、
論理経路確立フレームおよび論理経路確立済フレームの
交換によって確立される。また、論理経路は、リンク制
御フレームの要求／応答の組、論理経路除去フレームお
よび論理経路除去済フレームの交換によって除去される
。さらに、論理経路は、永久エラーと判定された場合、
影響された単数または複数の論理経路の除去を生じさせ
る一定のエラー状態によっても除去される。
明したように、リンク制御フレームの要求／応答の組、
論理経路確立フレームおよび論理経路確立済フレームの
交換によって確立される。また、論理経路は、リンク制
御フレームの要求／応答の組、論理経路除去フレームお
よび論理経路除去済フレームの交換によって除去される
。さらに、論理経路は、永久エラーと判定された場合、
影響された単数または複数の論理経路の除去を生じさせ
る一定のエラー状態によっても除去される。
【００４４】チャネルは、機器構成されている各制御装
置への論理経路を確立しようと試みる。これは、チャネ
ルが初期化された場合、機器構成の変更がなされた場合
、または、チャネルがもはや論理経路が存在しないこと
の指示を受信した場合に行われる。
置への論理経路を確立しようと試みる。これは、チャネ
ルが初期化された場合、機器構成の変更がなされた場合
、または、チャネルがもはや論理経路が存在しないこと
の指示を受信した場合に行われる。
【００４５】制御装置がすでに確立したとみなす論理経
路の確立を要求する論理経路確立フレームは、その論理
経路のシステムリセットを実行すること以外、論理経路
に影響しない。制御装置は論理経路確立済フレームに応
答する。論理経路確立フレームとともに付加的な初期化
パラメータが渡され、フレーム内のプロトコルエラーま
たは制御装置内の内部条件のいずれかが要求の受入れを
拒絶した場合、制御装置はその論理経路の内部インジケ
ータをリセットし、論理経路が受入れられなかったこと
を指示するために論理経路除去済応答を送信する。チャ
ネルがその論理経路確立フレームに対する論理経路除去
済応答を受信すると、チャネルはその論理経路が確立さ
れなかったとみなし、その論理経路の内部インジケータ
を設定しない。
路の確立を要求する論理経路確立フレームは、その論理
経路のシステムリセットを実行すること以外、論理経路
に影響しない。制御装置は論理経路確立済フレームに応
答する。論理経路確立フレームとともに付加的な初期化
パラメータが渡され、フレーム内のプロトコルエラーま
たは制御装置内の内部条件のいずれかが要求の受入れを
拒絶した場合、制御装置はその論理経路の内部インジケ
ータをリセットし、論理経路が受入れられなかったこと
を指示するために論理経路除去済応答を送信する。チャ
ネルがその論理経路確立フレームに対する論理経路除去
済応答を受信すると、チャネルはその論理経路が確立さ
れなかったとみなし、その論理経路の内部インジケータ
を設定しない。
【００４６】図８は、論理経路除去動作におけるチャネ
ルの動作を示す流れ図であり、図９は、論理経路除去動
作における制御装置の動作を示す流れ図である。チャネ
ルは、図８の１００で論理経路除去フレームを受信する
ことにより論理経路を除去させることができる。ブロッ
ク１０２，１０４，１０６および１０８はそれぞれ、論
理経路が確立されるのではなく除去されるということを
除き、図６の７２，７４，７８および７６と同様である
。論理経路除去フレームは、そのフレームの宛先および
出所リンクアドレスの組合せによって定義された論理経
路を除去するように制御装置に要求する。
ルの動作を示す流れ図であり、図９は、論理経路除去動
作における制御装置の動作を示す流れ図である。チャネ
ルは、図８の１００で論理経路除去フレームを受信する
ことにより論理経路を除去させることができる。ブロッ
ク１０２，１０４，１０６および１０８はそれぞれ、論
理経路が確立されるのではなく除去されるということを
除き、図６の７２，７４，７８および７６と同様である
。論理経路除去フレームは、そのフレームの宛先および
出所リンクアドレスの組合せによって定義された論理経
路を除去するように制御装置に要求する。
【００４７】チャネルは、論理経路の機器構成の変更、
または、チャネル経路が論理的もしくは物理的にオフラ
インで変更された結果として論理経路を除去することが
できる。そのプロトコルはまた、個々の制御装置がチャ
ネル経路で論理的または物理的にオフラインで変更させ
ることができる。
または、チャネル経路が論理的もしくは物理的にオフラ
インで変更された結果として論理経路を除去することが
できる。そのプロトコルはまた、個々の制御装置がチャ
ネル経路で論理的または物理的にオフラインで変更させ
ることができる。
【００４８】論理経路の除去は、その論理経路の内部イ
ンジケータをリセットさせ、論理経路の識別を無効にさ
せることができる。論理経路の除去は、影響を受けた論
理経路だけについてシステムリセットを実行させる、す
なわち、その論理経路のそうしたアリジエンスおよび動
作だけがリセットされる。
ンジケータをリセットさせ、論理経路の識別を無効にさ
せることができる。論理経路の除去は、影響を受けた論
理経路だけについてシステムリセットを実行させる、す
なわち、その論理経路のそうしたアリジエンスおよび動
作だけがリセットされる。
【００４９】制御装置が論理経路除去フレームを１１０
で受け付けると、制御装置は１１４で論理経路を除去し
、システムリセットを実行し、論理経路除去済フレーム
を送信する。チャネルは、１０４で論理経路除去フレー
ムに対する論理経路除去済応答を受信するまで、論理経
路が除去されたとはみなさない。１０４でチャネルが論
理経路除去済フレームを受信すると、その論理経路につ
いての内部インジケータが１０６でリセットされる。 論理経路が除去されたとチャネルまたは制御装置によっ
てみなされると、装置レベルフレームはその論理経路に
ついては送受信されない。除去された論理経路について
フレームが受信された場合、そのフレームは無効とされ
、論理経路非確立拒絶理由コードとともに拒絶が送信さ
れる。論理経路除去フレームは、除去されている論理経
路が確立されていた同一の物理経路によって受信されな
ければならない。論理経路除去フレームが受信された物
理経路に確立されていない（１１２の検査が否定である
）論理経路について論理経路除去フレームが受信された
場合、その論理経路除去フレームが受け付けられ、応答
して１１６で論理経路除去済フレームが送信される以外
いかなる措置も取られない。システムリセットはまった
く行われない。
で受け付けると、制御装置は１１４で論理経路を除去し
、システムリセットを実行し、論理経路除去済フレーム
を送信する。チャネルは、１０４で論理経路除去フレー
ムに対する論理経路除去済応答を受信するまで、論理経
路が除去されたとはみなさない。１０４でチャネルが論
理経路除去済フレームを受信すると、その論理経路につ
いての内部インジケータが１０６でリセットされる。 論理経路が除去されたとチャネルまたは制御装置によっ
てみなされると、装置レベルフレームはその論理経路に
ついては送受信されない。除去された論理経路について
フレームが受信された場合、そのフレームは無効とされ
、論理経路非確立拒絶理由コードとともに拒絶が送信さ
れる。論理経路除去フレームは、除去されている論理経
路が確立されていた同一の物理経路によって受信されな
ければならない。論理経路除去フレームが受信された物
理経路に確立されていない（１１２の検査が否定である
）論理経路について論理経路除去フレームが受信された
場合、その論理経路除去フレームが受け付けられ、応答
して１１６で論理経路除去済フレームが送信される以外
いかなる措置も取られない。システムリセットはまった
く行われない。
【００５０】論理経路除去フレームに関連するエラーは
、論理経路が除去されるのを妨げず、応答して適切な拒
絶理由コードとともに拒絶を送信させる（図示せず）。 論理経路除去フレームに応答して拒絶を受信したまたは
エラーを認識したチャネルは、論理経路が除去されたと
はみなさず、従って、その論理経路の内部インジケータ
をリセットしない。チャネルは既定数の間その論理経路
について論理経路除去フレームの送信を再試行すること
もできる。
、論理経路が除去されるのを妨げず、応答して適切な拒
絶理由コードとともに拒絶を送信させる（図示せず）。 論理経路除去フレームに応答して拒絶を受信したまたは
エラーを認識したチャネルは、論理経路が除去されたと
はみなさず、従って、その論理経路の内部インジケータ
をリセットしない。チャネルは既定数の間その論理経路
について論理経路除去フレームの送信を再試行すること
もできる。
【００５１】本発明の好ましい実施例について例示説明
したが、本明細書に開示された厳密な構成だけに限定さ
れるものではなく、添付特許請求の範囲に規定する本発
明の適用範囲に含まれるすべての変更および修正に対す
る権利が留保されることが理解されよう。
したが、本明細書に開示された厳密な構成だけに限定さ
れるものではなく、添付特許請求の範囲に規定する本発
明の適用範囲に含まれるすべての変更および修正に対す
る権利が留保されることが理解されよう。
【図１】動的チャネル切替機構によって複数の制御装置
に接続されたチャネルを有する、本発明に関して使用で
きる入出力システムのブロック図。
に接続されたチャネルを有する、本発明に関して使用で
きる入出力システムのブロック図。
【図２】図１の入出力システムによって送信されるフレ
ームの説明図。
ームの説明図。
【図３】図２のフレームのリンクヘッダの説明図。
【図４】図２のフレームのリンクトレーラの説明図。
【図５】動的チャネル切替機構によってチャネルの一部
と制御装置との間で確立済の論理経路を示す入出力シス
テムの一部分のブロック図。
と制御装置との間で確立済の論理経路を示す入出力シス
テムの一部分のブロック図。
【図６】論理経路確立動作における経路の動作を示す流
れ図。
れ図。
【図７】論理経路確立動作における制御装置の動作を示
す流れ図。
す流れ図。
【図８】論理経路除去動作における経路の動作を示す流
れ図。
れ図。
【図９】論理経路除去動作における制御装置の動作を示
す流れ図。
す流れ図。
１０ 切替機構
１１〜１６ リンク
２２，２４，２３ チャネルＡ，チャネルＢ，チャネ
ルＣ ２６，２７，２８ 制御装置 ６２，６３，６４ チャネルの内部インジケータテー
ブル ６６，６７，６８ 制御装置の内部インジケータテー
ブル
ルＣ ２６，２７，２８ 制御装置 ６２，６３，６４ チャネルの内部インジケータテー
ブル ６６，６７，６８ 制御装置の内部インジケータテー
ブル
Claims (13)
- 【請求項１】チャネルにおいて使用するための論理経路
機構であって、前記チャネルから指定の制御装置への論
理経路の確立を要求する論理経路確立要求フレームを送
信するための論理経路要求手段と、前記論理経路確立要
求フレームに応答して前記チャネルに返される応答フレ
ームを認識するためのフレーム認識手段と、制御装置へ
の確立済の論理経路の識別を格納するためのチャネル論
理経路テーブル手段と、前記論理経路要求手段からの論
理経路確立要求フレームに応答して送信された前記指定
制御装置からの論理経路確立済応答フレームの認識に応
答する前記チャネル論理経路テーブル手段に前記指定制
御装置への確立済の論理経路の識別を付加するための論
理経路付加手段とを含む論理経路機構。 - 【請求項２】請求項１記載の論理経路機構であって、さ
らに、前記チャネルから指定の制御装置への論理経路の
除去を要求するための論理経路除去要求手段と、前記指
定制御装置からの論理経路除去済応答フレームの認識に
応答する前記識別の除去であり、前記チャネル論理経路
テーブル手段の前記指定制御装置へのいずれかの確立済
の論理経路の識別を除去するための論理経路除去手段と
を含む論理経路機構。 - 【請求項３】制御装置において使用するための論理経路
機構であって、前記制御装置から指定のチャネルへの論
理経路の確立を要求する論理経路確立要求フレームを受
信するための受信手段と、チャネルへの確立済の論理経
路の識別を格納するための制御装置論理経路テーブル手
段と、前記論理経路確立フレームが可能であるか否かの
場合を判定するための論理手段と、前記論理手段が前記
指定チャネルへの前記論理経路が可能でないと判定した
時に前記指定チャネルに論理経路除去済フレームを送信
するための論理経路除去済手段と、前記論理手段が前記
指定チャネルへの前記論理経路が可能であると判定した
時に前記制御装置論理経路テーブルの確立済の論理経路
の識別を付加するための論理経路付加手段とを含む論理
経路機構。 - 【請求項４】請求項３記載の論理経路機構であって、さ
らに、前記指定チャネルへの確立済の論理経路の前記識
別が前記制御装置論理経路テーブル手段に付加される時
に論理経路確立済フレームを前記指定チャネルに送信す
るためのフレーム生成手段を含む論理経路機構。 - 【請求項５】前記受信手段はまた前記制御装置から指定
チャネルへの論理経路を除去するための論理経路除去フ
レームを受信し、前記論理手段はまた論理経路が前記指
定チャネルへ確立されたかどうかを判定する、請求項４
記載の論理経路機構であって、さらに、前記論理手段が
前記指定チャネルへの論理経路が確立されたと判定した
時に前記制御装置論理経路テーブル手段の確立済の論理
経路の識別を除去するための論理経路除去手段と、前記
指定チャネルへの確立済の論理経路の前記識別が前記制
御装置論理経路テーブル手段から除去された時に前記指
定チャネルに論理経路除去済チャネルを送信するための
前記フレーム生成手段とを含む前記論理経路機構。 - 【請求項６】チャネル、多数のポートを有する動的チャ
ネル切替機構および多数の制御装置とを有しており、前
記チャネルおよび制御装置のそれぞれは前記ポートの個
別の一つに接続されているコンピュータ入出力システム
において使用される論理経路機構であって、前記動的チ
ャネル切替機構を介して前記チャネルから前記制御装置
への論理経路の確立を要求するための前記チャネルの論
理経路要求手段と、前記論理経路要求手段から前記指定
制御装置へ要求を送信するための前記動的チャネル切替
機構の送信手段と、前記論理経路要求手段からの要求を
受信するための前記制御装置のそれぞれにある論理経路
手段であり、前記論理経路手段のそれぞれは、チャネル
への確立済の論理経路の識別を格納するための論理経路
テーブル手段と前記論理経路が確立された時に指示する
ための内部インジケータと、前記要求論理経路が確立さ
れない場合に除去済メッセージを前記動的チャネル切替
機構を介して前記チャネルに返すための論理経路除去済
手段と、前記要求論理経路が確立されたことを指示する
ための前記論理経路テーブル手段の内部インジケータを
設定し、前記要求論理経路が確立された時に論理経路確
立済肯定応答を動的チャネル切替機構を介して前記チャ
ネルに返し、それにより前記チャネルと前記指定制御装
置との間の通信経路を確立するための論理経路確立済手
段とを含む前記論理経路手段とを含む論理経路機構。 - 【請求項７】請求項６記載の論理経路機構であって、前
記論理経路要求手段は論理経路確立フレームを送信する
ためのチャネルフレーム生成手段を含む論理経路機構。 - 【請求項８】請求項７記載の論理経路機構であって、各
制御装置が、前記論理経路除去手段に応答して論理経路
除去済フレームを、前記論理経路確立済手段に応答して
論理経路確立済フレームを生成するための制御装置フレ
ーム生成手段を含む論理経路機構。 - 【請求項９】請求項８記載の論理経路機構であって、前
記チャネルの前記論理経路要求手段が、論理経路および
、前記論理経路が確立されたことを指示するためのチャ
ネル内部インジケータの識別を格納するためのチャネル
論理経路テーブル手段と、フレーム認識手段と、前記フ
レーム認識手段により論理経路確立済フレームの認識に
応答して前記要求された論理経路が確立されたことを指
示するための前記チャネル論理経路テーブル手段の要求
された論理経路のチャネル内部インジケータを設定する
ためのチャネル論理経路確立済手段とを含む論理経路機
構。 - 【請求項１０】請求項９記載の論理経路機構であって、
各制御装置が、論理経路が確立された出所のチャネルの
識別を格納するためのアリジエンス格納手段と、その識
別が前記アリジエンス格納手段に格納されたチャネルに
ついて論理経路が確立または除去された時にシステムリ
セットを実行するためのリセット手段とを含む論理経路
機構。 - 【請求項１１】チャネル、多数のポートを有する動的チ
ャネル切替機構および多数の制御装置とを有しており、
前記チャネルおよび制御装置のそれぞれは前記ポートの
個別の一つに接続されているコンピュータ入出力システ
ムにおいて、論理経路を確立するための方法であって、
前記動的チャネル切替機構を介して前記チャネルから前
記制御装置への論理経路の確立を要求するための前記チ
ャネルから要求を送信することと、前記動的チャネル切
替機構を介して前記指定制御装置への前記要求を送信す
ることと、前記指定制御装置で前記要求を受信すること
と、要求された論理経路が可能かどうかを判定すること
と、前記要求論理経路が可能である場合に確立済の論理
経路の識別を格納することを含む方法。 - 【請求項１２】請求項１１記載の方法であって、さらに
、前記確立済の論理経路が前記指定制御装置に格納され
た後に前記切替機構を介して前記チャネルへの論理経路
確立済応答を返すことと、前記論理経路確立済応答の受
信に応答して、前記チャネルに前記確立済論理経路の識
別を格納することを含む方法。 - 【請求項１３】請求項８記載の方法であって、さらに、
前記指定制御装置のアリジエンステーブルに、アリジエ
ンスが生成された論理経路の識別を格納することを含む
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57656190A | 1990-08-31 | 1990-08-31 | |
| US576561 | 1990-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243457A true JPH04243457A (ja) | 1992-08-31 |
| JPH0652515B2 JPH0652515B2 (ja) | 1994-07-06 |
Family
ID=24304943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3151055A Expired - Lifetime JPH0652515B2 (ja) | 1990-08-31 | 1991-05-27 | コンピュータ入出力装置における論理チャネル経路機構およびその論理チャネル経路の確立方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5420988A (ja) |
| EP (1) | EP0472814B1 (ja) |
| JP (1) | JPH0652515B2 (ja) |
| DE (1) | DE69123663T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003316397A (ja) * | 2002-04-16 | 2003-11-07 | Microsoft Corp | エラー耐性コーディング |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5611053A (en) * | 1994-01-21 | 1997-03-11 | Advanced Micro Devices, Inc. | Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers |
| US5574950A (en) * | 1994-03-01 | 1996-11-12 | International Business Machines Corporation | Remote data shadowing using a multimode interface to dynamically reconfigure control link-level and communication link-level |
| US5826044A (en) * | 1994-06-06 | 1998-10-20 | Kabushiki Kaisha Toshiba | Display control system having a PCMCIA interface |
| JPH10504668A (ja) * | 1994-08-25 | 1998-05-06 | シーメンス アクチエンゲゼルシヤフト | オーディオ／ビデオディバイスからまたはオーディオ／ビデオディバイスへ伝送すべき複数のデータパケットをコンピュータシステムにおいて同時にディジタル処理するための方法 |
| US5671441A (en) * | 1994-11-29 | 1997-09-23 | International Business Machines Corporation | Method and apparatus for automatic generation of I/O configuration descriptions |
| JP3003545B2 (ja) * | 1995-06-28 | 2000-01-31 | 日本電気株式会社 | 磁気ディスク装置接続装置 |
| US5822540A (en) | 1995-07-19 | 1998-10-13 | Fujitsu Network Communications, Inc. | Method and apparatus for discarding frames in a communications device |
| WO1997004397A1 (en) * | 1995-07-19 | 1997-02-06 | Fujitsu Network Communications, Inc. | Serial control and data interconnect system using a crossbar switch and a multipoint topology |
| AU6970896A (en) | 1995-09-14 | 1997-04-01 | Ascom Nexion Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| US5913028A (en) * | 1995-10-06 | 1999-06-15 | Xpoint Technologies, Inc. | Client/server data traffic delivery system and method |
| WO1997026737A1 (en) | 1996-01-16 | 1997-07-24 | Fujitsu Limited | A reliable and flexible multicast mechanism for atm networks |
| KR100392325B1 (ko) * | 1996-04-26 | 2003-10-22 | 삼성전자주식회사 | 직렬통신포트전환회로 |
| US6502159B1 (en) * | 1996-06-21 | 2002-12-31 | Acer Incorporated | Method and apparatus for increasing data throughput in a computer system |
| US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| US7593321B2 (en) * | 1997-02-11 | 2009-09-22 | Cisco Technology, Inc. | Method and system for a local and fast non-disruptive path switching in high speed packet switching networks |
| USRE42761E1 (en) | 1997-12-31 | 2011-09-27 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
| US5941972A (en) | 1997-12-31 | 1999-08-24 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
| US5999531A (en) * | 1998-04-17 | 1999-12-07 | Cabletron Systems, Inc. | Method and system for identifying ports and forwarding packets in a multiport switch |
| JP2001034568A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 論理パス確立方法及び記憶媒体 |
| US6986137B1 (en) * | 1999-09-28 | 2006-01-10 | International Business Machines Corporation | Method, system and program products for managing logical processors of a computing environment |
| US6598069B1 (en) | 1999-09-28 | 2003-07-22 | International Business Machines Corporation | Method and apparatus for assigning resources to logical partition clusters |
| US6567841B1 (en) | 1999-09-28 | 2003-05-20 | International Business Machines Corporation | Method and apparatus for creating and identifying logical partition clusters |
| US7512133B2 (en) * | 2001-12-03 | 2009-03-31 | International Business Machines Corporation | Method and apparatus for obtaining multiple port addresses by a fibre channel from a network fabric |
| US7085860B2 (en) | 2002-01-11 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for a non-disruptive recovery of a single partition in a multipartitioned data processing system |
| US9787524B1 (en) * | 2002-07-23 | 2017-10-10 | Brocade Communications Systems, Inc. | Fibre channel virtual host bus adapter |
| JP2004178254A (ja) * | 2002-11-27 | 2004-06-24 | Hitachi Ltd | 情報処理システム、ストレージシステム、記憶デバイス制御装置、及びプログラム |
| US7251753B2 (en) * | 2003-09-17 | 2007-07-31 | International Business Machines Corporation | Apparatus, system, and method for identifying a faulty communication module |
| US20060036790A1 (en) * | 2004-08-10 | 2006-02-16 | Peterson Beth A | Method, system, and program for returning attention to a processing system requesting a lock |
| US7743180B2 (en) * | 2004-08-10 | 2010-06-22 | International Business Machines Corporation | Method, system, and program for managing path groups to an input/output (I/O) device |
| DE102004062362A1 (de) * | 2004-12-13 | 2006-06-14 | Netchilli Gmbh | Vorrichtung zum Anschließen an eine Datenverarbeitungseinrichtung |
| WO2008021128A2 (en) * | 2006-08-08 | 2008-02-21 | Siemens Energy & Automation, Inc. | Devices, systems, and methods for communicating with a plc |
| US20090052444A1 (en) * | 2007-08-24 | 2009-02-26 | At&T Bls Intellectual Property, Inc. | Methods, systems, and computer program products for providing multi-service communication networks and related core networks |
| US7770054B2 (en) * | 2008-01-03 | 2010-08-03 | International Business Machines Corporation | Apparatus, system, and method to prevent queue stalling |
| US8909827B2 (en) * | 2008-01-30 | 2014-12-09 | International Business Machines Corporation | Method to allow a host to replace logical path resources it owns |
| US8069364B2 (en) * | 2008-07-25 | 2011-11-29 | International Business Machines Corporation | Method to recover from logical path failures |
| JP5493926B2 (ja) * | 2010-02-01 | 2014-05-14 | 日本電気株式会社 | インタフェース制御方式、インタフェース制御方法、及びインタフェース制御用プログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1054725A (ja) * | 1964-04-06 | |||
| US3725864A (en) * | 1971-03-03 | 1973-04-03 | Ibm | Input/output control |
| US4060849A (en) * | 1975-10-28 | 1977-11-29 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull | Data input and output controller |
| US4207609A (en) * | 1978-05-08 | 1980-06-10 | International Business Machines Corporation | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
| US4396984A (en) * | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
| US4455605A (en) * | 1981-07-23 | 1984-06-19 | International Business Machines Corporation | Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices |
| US4697232A (en) * | 1984-11-30 | 1987-09-29 | Storage Technology Corporation | I/O device reconnection in a multiple-CPU, dynamic path allocation environment |
| US4760553A (en) * | 1985-06-03 | 1988-07-26 | International Business Machines Corporation | Terminal system configuration tracing method and apparatus |
| JPH0752420B2 (ja) * | 1986-09-10 | 1995-06-05 | 株式会社日立製作所 | 入出力装置アドレス方式 |
| US5170472A (en) * | 1991-03-28 | 1992-12-08 | International Business Machines Corp. | Dynamically changing a system i/o configuration definition |
-
1991
- 1991-05-02 EP EP91107125A patent/EP0472814B1/en not_active Expired - Lifetime
- 1991-05-02 DE DE69123663T patent/DE69123663T2/de not_active Expired - Lifetime
- 1991-05-27 JP JP3151055A patent/JPH0652515B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-08 US US08/208,066 patent/US5420988A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003316397A (ja) * | 2002-04-16 | 2003-11-07 | Microsoft Corp | エラー耐性コーディング |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69123663D1 (de) | 1997-01-30 |
| JPH0652515B2 (ja) | 1994-07-06 |
| US5420988A (en) | 1995-05-30 |
| DE69123663T2 (de) | 1997-06-26 |
| EP0472814A1 (en) | 1992-03-04 |
| EP0472814B1 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04243457A (ja) | コンピュータ入出力装置における論理チャネル経路機構およびその論理チャネル経路の確立方法 | |
| US5371897A (en) | Method for requesting identification of a neighbor node in a data processing I/O system | |
| CA2023616C (en) | Switch and its protocol for making dynamic connections | |
| EP0472835B1 (en) | Notification and verification of state changes in a data processing input/output system | |
| JPS60500195A (ja) | デイジタル通信リンクに円滑に割込む方法と装置 | |
| US5276813A (en) | Acquiring addresses in an input/output system | |
| US4816826A (en) | Digital telephone switching system having a message switch with address translation | |
| JPH03289738A (ja) | パケット交換システムにおける端末収容回路のアドレス設定・フィルタリング方式 | |
| US5151977A (en) | Managing a serial link in an input/output system which indicates link status by continuous sequences of characters between data frames | |
| US5450073A (en) | Controlling power sequencing of a control unit in an input/output system | |
| JPH09130408A (ja) | ネットワークインタフェース装置 | |
| US5206860A (en) | Recovery from a possible switching error in a computer i/o system | |
| US6034943A (en) | Adaptive communication node for use in an inter-processor communications system | |
| KR100208229B1 (ko) | 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치 | |
| JP3217086B2 (ja) | 二重化システムにおける待機系制御装置とメッセージ装置間のメッセージ交信方式 | |
| JPH0563716A (ja) | リングバスの応答確認方式 | |
| JP2616246B2 (ja) | デュアル運転二重化装置における系間データのデュアル処理方法およびデュアル運転二重化装置 | |
| JPH03254248A (ja) | 多重伝送方式 | |
| JPS605099B2 (ja) | ロ−カルステ−シヨンの送信先アドレス制御方式 | |
| JPH02123847A (ja) | 故障時の縮退方法 | |
| JPH07162478A (ja) | 送信保留機能を備えた通信装置 | |
| NO174910B (no) | Inngangs-/utgangsnettverk for datamaskin | |
| KR19980034717A (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPH0775350B2 (ja) | 環状通信網 | |
| JPH09252313A (ja) | ループ形情報通信ネットワークシステムとこのシステムで使用されるノード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |