JPH04241665A - 排他制御方式 - Google Patents
排他制御方式Info
- Publication number
- JPH04241665A JPH04241665A JP304891A JP304891A JPH04241665A JP H04241665 A JPH04241665 A JP H04241665A JP 304891 A JP304891 A JP 304891A JP 304891 A JP304891 A JP 304891A JP H04241665 A JPH04241665 A JP H04241665A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- lock
- agent
- lock release
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 22
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、共有バスを介して複数
のバスエージェント間で通信を行うデータ処理システム
における排他制御方式に関する。
のバスエージェント間で通信を行うデータ処理システム
における排他制御方式に関する。
【０００２】
【従来の技術】従来、共有バスを介して複数のバスエー
ジェント間で通信を行うデータ処理システムでは、ロッ
ク用メモリに対して問い合わせを行い、アクセス不許可
となった場合、許可状態になるまで定期的にこのロック
用メモリに対して問い合わせを行っている。
ジェント間で通信を行うデータ処理システムでは、ロッ
ク用メモリに対して問い合わせを行い、アクセス不許可
となった場合、許可状態になるまで定期的にこのロック
用メモリに対して問い合わせを行っている。
【０００３】
【発明が解決しようとする課題】上述した従来の排他制
御方式では、ロック状態検出時に定期的にロック用メモ
リに対して問い合わせを行うため、不必要にバストラフ
ィックを上げてしまう問題がある。
御方式では、ロック状態検出時に定期的にロック用メモ
リに対して問い合わせを行うため、不必要にバストラフ
ィックを上げてしまう問題がある。
【０００４】
【課題を解決するための手段】本発明の方式は、共有バ
スを介して複数のバスエージェント間で通信を行うデー
タ処理システムに於ける排他制御方式に於いて、バスエ
ージェント内に、複数の他バスエージェントよりバス制
御回路を介してアクセス可能な通信用メモリと、該通信
用メモリに対するアクセスの排他制御を行うロック用メ
モリと、ロック状態中に他バスエージェントからのロッ
ク用メモリに対する問い合わせの有無を該他バスエージ
ェント毎に記憶するための問い合わせ記憶手段と、該問
い合わせ記憶手段に記憶されている複数の他バスエージ
ェントより一つのバスエージェントを決定する優先順位
決定手段と、問い合わせ記憶手段の指示によりロック状
態中に問い合わせがあった場合はロック状態開放時に該
優先順位決定手段により決定された一つのバスエージェ
ントに対して、ロック状態解放を通知するロック解放状
態通知手段とを有することを特徴とする。
スを介して複数のバスエージェント間で通信を行うデー
タ処理システムに於ける排他制御方式に於いて、バスエ
ージェント内に、複数の他バスエージェントよりバス制
御回路を介してアクセス可能な通信用メモリと、該通信
用メモリに対するアクセスの排他制御を行うロック用メ
モリと、ロック状態中に他バスエージェントからのロッ
ク用メモリに対する問い合わせの有無を該他バスエージ
ェント毎に記憶するための問い合わせ記憶手段と、該問
い合わせ記憶手段に記憶されている複数の他バスエージ
ェントより一つのバスエージェントを決定する優先順位
決定手段と、問い合わせ記憶手段の指示によりロック状
態中に問い合わせがあった場合はロック状態開放時に該
優先順位決定手段により決定された一つのバスエージェ
ントに対して、ロック状態解放を通知するロック解放状
態通知手段とを有することを特徴とする。
【０００５】
【実施例】次に、本発明の一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
【０００６】図１は、本発明の一実施例の構成を示す図
である。
である。
【０００７】図に於いて、１は共有バス、２−０，２−
１および２−２はバスエージェント、３はバス制御回路
、４は通信用メモリ、５はロック用メモリ、６はロック
解放報告要求記憶回路、７はロック解放報告要求回路、
８はロック解放報告要求信号、９はテストアンドセット
実行検出信号、１０はロック解放報告信号、１１はテス
トアンドセット実行ＩＤ信号、１２はロック解放報告要
求ＩＤ信号、１３は優先順位決定回路、１４はロック解
放報告ＩＤ信号を示す。
１および２−２はバスエージェント、３はバス制御回路
、４は通信用メモリ、５はロック用メモリ、６はロック
解放報告要求記憶回路、７はロック解放報告要求回路、
８はロック解放報告要求信号、９はテストアンドセット
実行検出信号、１０はロック解放報告信号、１１はテス
トアンドセット実行ＩＤ信号、１２はロック解放報告要
求ＩＤ信号、１３は優先順位決定回路、１４はロック解
放報告ＩＤ信号を示す。
【０００８】図１に於ては、バスエージェント２−０内
の排他制御を主として示し、通信用メモリ４はバス制御
回路３を介してバスエージェント２−１および２−２か
らリード／ライトが可能な構成である。同様にロック用
メモリ５もバス制御回路３を介してバスエージェント２
−１および２−２よりテストアンドセットが可能な構成
である。
の排他制御を主として示し、通信用メモリ４はバス制御
回路３を介してバスエージェント２−１および２−２か
らリード／ライトが可能な構成である。同様にロック用
メモリ５もバス制御回路３を介してバスエージェント２
−１および２−２よりテストアンドセットが可能な構成
である。
【０００９】バス制御回路３はロック用メモリ５に対し
てテストアンドセットが実行された場合、その旨をテス
トアンドセット実行検出信号９によってロック解放報告
要求記憶回路６に知らせるとともにテストアンドセット
実行ＩＤ信号１１により、テストアンドセットを行った
エージェントのエージェント番号をロック解放報告要求
記憶回路６に知らせる。
てテストアンドセットが実行された場合、その旨をテス
トアンドセット実行検出信号９によってロック解放報告
要求記憶回路６に知らせるとともにテストアンドセット
実行ＩＤ信号１１により、テストアンドセットを行った
エージェントのエージェント番号をロック解放報告要求
記憶回路６に知らせる。
【００１０】ロック解放報告要求記憶回路６はロック用
メモリ５の状態を常に監視しており、テストアンドセッ
ト実行検出信号９を受ける前後でロック状態が継続して
いる場合は、ロック解放報告要求信号８をロック解放報
告要求回路７に送出するとともに、テストアンドセット
実行ＩＤ信号１１を読み取り、テストアンドセット実行
を行ったエージェント番号を記憶する。
メモリ５の状態を常に監視しており、テストアンドセッ
ト実行検出信号９を受ける前後でロック状態が継続して
いる場合は、ロック解放報告要求信号８をロック解放報
告要求回路７に送出するとともに、テストアンドセット
実行ＩＤ信号１１を読み取り、テストアンドセット実行
を行ったエージェント番号を記憶する。
【００１１】又、ロック解放状態からロック状態になっ
た場合にはロック解放報告要求信号８を送出しない制御
を行うとともにテストアンドセット実行ＩＤ信号１１を
読み取り、テストアンドセット実行を行ったエージェン
ト番号を記憶から抹消する。
た場合にはロック解放報告要求信号８を送出しない制御
を行うとともにテストアンドセット実行ＩＤ信号１１を
読み取り、テストアンドセット実行を行ったエージェン
ト番号を記憶から抹消する。
【００１２】ロック解放報告要求記憶回路６内に記憶さ
れているエージェント番号は、ロック解放報告要求ＩＤ
信号１２として優先順位決定回路１３へ送出する。
れているエージェント番号は、ロック解放報告要求ＩＤ
信号１２として優先順位決定回路１３へ送出する。
【００１３】優先順位決定回路１３は、複数のロック解
放要求状態であるエージェント番号の中から一つのエー
ジェント番号を決定してロック解放報告ＩＤ信号１４と
してバス制御回路３に送出する。ロック解放報告要求回
路７はロック状態中に一度でもロック解放報告要求信号
８を受けた場合は、ロック解放時にバス制御回路３に対
してロック解放報告信号１０を送出する。ロック解放報
告信号１０を受けたバス制御回路３はロック解放報告Ｉ
Ｄ信号１４によって示されたバスエージェントに対して
ロック解放報告を行う。
放要求状態であるエージェント番号の中から一つのエー
ジェント番号を決定してロック解放報告ＩＤ信号１４と
してバス制御回路３に送出する。ロック解放報告要求回
路７はロック状態中に一度でもロック解放報告要求信号
８を受けた場合は、ロック解放時にバス制御回路３に対
してロック解放報告信号１０を送出する。ロック解放報
告信号１０を受けたバス制御回路３はロック解放報告Ｉ
Ｄ信号１４によって示されたバスエージェントに対して
ロック解放報告を行う。
【００１４】バスエージェント２−１，２−２の動作と
しては、バスエージェント２−０のロック用メモリ５に
対してテストアンドセットを行った結果ロック状態を検
出した場合は、バスエージェント２−０からのロック解
放報告を受けるまでロック用メモリ５に対するテストア
ンドセットを抑止し、ロック解放報告を受信した場合に
、再度ロック用メモリ５に対してテストアンドセットを
試みる動作を行う。
しては、バスエージェント２−０のロック用メモリ５に
対してテストアンドセットを行った結果ロック状態を検
出した場合は、バスエージェント２−０からのロック解
放報告を受けるまでロック用メモリ５に対するテストア
ンドセットを抑止し、ロック解放報告を受信した場合に
、再度ロック用メモリ５に対してテストアンドセットを
試みる動作を行う。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
ロック状態検出時にロック用メモリに対して問い合わを
行う動作が減るため、不必要なバストラフィックの上昇
を抑える効果がある。
ロック状態検出時にロック用メモリに対して問い合わを
行う動作が減るため、不必要なバストラフィックの上昇
を抑える効果がある。
【図１】本発明の一実施例の構成を示す図である。
１ 共有バス
２−０，２−１，２−２ バスエージェント３
バス制御回路 ４ 通信用メモリ ５ ロック用メモリ ６ ロック解放報告要求記憶回路７ ロッ
ク解放報告要求回路 ８ ロック解放報告要求信号 ９ テストアンドセット実行検出信号１０
ロック解放報告信号 １１ テストアンドセット実行ＩＤ信号１２
ロック解放報告要求ＩＤ信号１３ 優先順位
決定回路 １４ ロック解放報告ＩＤ信号
バス制御回路 ４ 通信用メモリ ５ ロック用メモリ ６ ロック解放報告要求記憶回路７ ロッ
ク解放報告要求回路 ８ ロック解放報告要求信号 ９ テストアンドセット実行検出信号１０
ロック解放報告信号 １１ テストアンドセット実行ＩＤ信号１２
ロック解放報告要求ＩＤ信号１３ 優先順位
決定回路 １４ ロック解放報告ＩＤ信号
Claims (1)
- 【請求項１】 共有バスを介して複数のバスエージェ
ント間で通信を行うデータ処理システムに於ける排他制
御方式に於いて、バスエージェント内に、複数の他バス
エージェントよりバス制御回路を介してアクセス可能な
通信用メモリと、該通信用メモリに対するアクセスの排
他制御を行うロック用メモリと、ロック状態中に他バス
エージェントからのロック用メモリに対する問い合わせ
の有無を該他バスエージェント毎に記憶するための問い
合わせ記憶手段と、該問い合わせ記憶手段に記憶されて
いる複数の他バスエージェントより一つのバスエージェ
ントを決定する優先順位決定手段と、問い合わせ記憶手
段の指示によりロック状態中に問い合わせがあった場合
はロック状態開放時に該優先順位決定手段により決定さ
れた一つのバスエージェントに対して、ロック状態解放
を通知するロック解放状態通知手段とを有することを特
徴とする排他制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP304891A JPH04241665A (ja) | 1991-01-16 | 1991-01-16 | 排他制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP304891A JPH04241665A (ja) | 1991-01-16 | 1991-01-16 | 排他制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241665A true JPH04241665A (ja) | 1992-08-28 |
Family
ID=11546431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP304891A Pending JPH04241665A (ja) | 1991-01-16 | 1991-01-16 | 排他制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115768A (en) * | 1997-10-30 | 2000-09-05 | Nec Corporation | System and method for controlling main memory employing pipeline-controlled bus |
-
1991
- 1991-01-16 JP JP304891A patent/JPH04241665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115768A (en) * | 1997-10-30 | 2000-09-05 | Nec Corporation | System and method for controlling main memory employing pipeline-controlled bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733352A (en) | Lock control for a shared storage in a data processing system | |
| US20010007122A1 (en) | Multi-port memory device with multiple modes of operation and improved expansion characteristics | |
| US11442871B2 (en) | Supporting concurrent remove operations and add-to-front operations on a Least Recently Used (LRU) queue | |
| US5572701A (en) | Bus snoop method and apparatus for computer system having CPU with cache and main memory unit | |
| EP0194024B1 (en) | Apparatus and method for controlling access in a multi-cache data processing system | |
| JPS6044707B2 (ja) | バツフアメモリ制御回路の障害検出方式 | |
| EP0789303B1 (en) | Memory system and a data communication system | |
| JPH04241665A (ja) | 排他制御方式 | |
| US6199105B1 (en) | Recovery system for system coupling apparatuses, and recording medium recording recovery program | |
| US7139856B2 (en) | Use of set-by-read and set-by-write registers as semaphores | |
| JPS60157655A (ja) | 補助記憶装置 | |
| JPH04142647A (ja) | データ処理システム | |
| JP3145765B2 (ja) | 情報処理装置 | |
| US6124802A (en) | Selectively called radio receiver and controlling method thereof | |
| JPH05210620A (ja) | 共用メモリの排他制御処理方式 | |
| JPH02100741A (ja) | 情報処理装置 | |
| JPH11161558A (ja) | メモリ管理装置及び情報処理装置 | |
| CN114817287A (zh) | 电力数据访问冲突处理方法、装置和计算机设备 | |
| JPS63222308A (ja) | 磁気テ−プの書込み記録密度決定方式 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPS6285357A (ja) | メモリ保護装置 | |
| JPS5921062B2 (ja) | メモリ競合制御方式 | |
| JPH0362141A (ja) | メモリ制御方式 | |
| JPH1091464A (ja) | 高速描画システム、高速描画方法および高速描画プログラムを記録した記録媒体 | |
| JPS60112162A (ja) | デユアルポ−トメモリ制御方式 |