JPH04142647A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH04142647A JPH04142647A JP26673890A JP26673890A JPH04142647A JP H04142647 A JPH04142647 A JP H04142647A JP 26673890 A JP26673890 A JP 26673890A JP 26673890 A JP26673890 A JP 26673890A JP H04142647 A JPH04142647 A JP H04142647A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- lock release
- memory
- report request
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理システムに関し、特に共有バスを介
して複数のバスエージェント間で通信を行うデータ処理
システムに関する。
して複数のバスエージェント間で通信を行うデータ処理
システムに関する。
従来、共有バスを介して複数のバスエージェント間で通
信を行うデータ処理システムでは、ロック用メモリに対
して問い合わせを行い、アクセス不許可となった場合、
許可状態になるまで定期的に該ロック用メモリに対して
問い合わせを行っている。
信を行うデータ処理システムでは、ロック用メモリに対
して問い合わせを行い、アクセス不許可となった場合、
許可状態になるまで定期的に該ロック用メモリに対して
問い合わせを行っている。
上述した従来のデータ処理システムでは、ロック状態検
出時に定期的にロック用メモリに対して問い合わせを行
うため、不必要にバストラフィックを上げてしまうとい
う問題がある。
出時に定期的にロック用メモリに対して問い合わせを行
うため、不必要にバストラフィックを上げてしまうとい
う問題がある。
本発明のデータ処理システムは、共有バスを介して複数
のバスエージェント間で通信を行うデー夕処理システム
において、前記バスエージェント内に他のバスエージェ
ントからバス制御回路を介してアクセス可能な通信用メ
モリと、この通信用メモリに対するアクセスの排他制御
を行うロック用メモリと、ロック状態中に他のバスエー
ジェントから前記ロック用メモリに対する問い合わせの
有無を記憶する記憶手段と、この記憶手段の指示により
前記ロック状態中に問い合わせがあった場合にはロック
状態解放時に他のバスエージェント全てに対して、ロッ
ク状態解放を通知する通知手段とを有する。
のバスエージェント間で通信を行うデー夕処理システム
において、前記バスエージェント内に他のバスエージェ
ントからバス制御回路を介してアクセス可能な通信用メ
モリと、この通信用メモリに対するアクセスの排他制御
を行うロック用メモリと、ロック状態中に他のバスエー
ジェントから前記ロック用メモリに対する問い合わせの
有無を記憶する記憶手段と、この記憶手段の指示により
前記ロック状態中に問い合わせがあった場合にはロック
状態解放時に他のバスエージェント全てに対して、ロッ
ク状態解放を通知する通知手段とを有する。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図である。
は本発明の一実施例を示すブロック図である。
第１図において、１は共有バス、２−０．２−１．２−
２はバスエージェント、３はバス制御回路、４は通信用
メモリ、５はロック用メモリ、６はロック解放報告条件
検出回路、７はロック解放報告要求回路、８はロック解
放報告要求信号、９はテストアンドセット実行検出信号
、１０は一斉報告要求信号を示す。
２はバスエージェント、３はバス制御回路、４は通信用
メモリ、５はロック用メモリ、６はロック解放報告条件
検出回路、７はロック解放報告要求回路、８はロック解
放報告要求信号、９はテストアンドセット実行検出信号
、１０は一斉報告要求信号を示す。
次に動作について説明すると、バスエージェント２−０
内の通信用メモリ４は、バス制御回路３を介してバスエ
ージェント２−１．２−２からり−ド／ライトが可能な
構成である。同様にロック用メモリ５もバス制御回路３
を介してバスエージェント２−１．２−２からテストア
ンドセットが可能な構成である。バス制御回路３はロッ
ク用メモリ５に対してテストアンドセットが実行された
場合、その旨をテストアンドセット実行検出信号９によ
ってロック解放報告条件検出回路６に知らせる。
内の通信用メモリ４は、バス制御回路３を介してバスエ
ージェント２−１．２−２からり−ド／ライトが可能な
構成である。同様にロック用メモリ５もバス制御回路３
を介してバスエージェント２−１．２−２からテストア
ンドセットが可能な構成である。バス制御回路３はロッ
ク用メモリ５に対してテストアンドセットが実行された
場合、その旨をテストアンドセット実行検出信号９によ
ってロック解放報告条件検出回路６に知らせる。
ロック解放報告条件検出回路６はロック用メモリ５の状
態を常に監視しており、テストアンドセット実行検出信
号９を受ける前後でロック状態が継続している場合は、
ロック解放報告要求信号８をロック解放報告要求回路７
に送出する。又、ロック解放状態からロック状態になっ
た場合にはロック解放報告要求信号８を送出しない制御
を行う。
態を常に監視しており、テストアンドセット実行検出信
号９を受ける前後でロック状態が継続している場合は、
ロック解放報告要求信号８をロック解放報告要求回路７
に送出する。又、ロック解放状態からロック状態になっ
た場合にはロック解放報告要求信号８を送出しない制御
を行う。
ロック解放報告要求回路７はロック状態中に一度でもロ
ック解放報告要求信号８を受けた場合は、ロック解放時
にバス制御回路３に対してロック解放報告要求信号８を
送出する。ロック解放報告要求信号８を受けたバス制御
口８３はバスエージェント２−１．２−２に対して一斉
報告を行う。
ック解放報告要求信号８を受けた場合は、ロック解放時
にバス制御回路３に対してロック解放報告要求信号８を
送出する。ロック解放報告要求信号８を受けたバス制御
口８３はバスエージェント２−１．２−２に対して一斉
報告を行う。
バスエージェント２−１．２−２の動作としては、バス
エージェント２−０のロック用メモリ５に対してテスト
アンドセットを行った結果、ロック状態を検出した場合
は、バスエージェント２−０からの一斉報告を受けるま
でロック用メモリ５に対するテストアンドセットを抑止
し、−斉報告を受信した場合に、再度ロック用メモリ５
に対してテストアンドセットを試みる動作を行う。
エージェント２−０のロック用メモリ５に対してテスト
アンドセットを行った結果、ロック状態を検出した場合
は、バスエージェント２−０からの一斉報告を受けるま
でロック用メモリ５に対するテストアンドセットを抑止
し、−斉報告を受信した場合に、再度ロック用メモリ５
に対してテストアンドセットを試みる動作を行う。
以上説明したように本発明によれば、バスエージェント
間でロック状態検出時にロック用メモリに対して問い合
わせを行う動作が減るため、共有バスのバストラフィッ
クを下げることができるという効果がある。
間でロック状態検出時にロック用メモリに対して問い合
わせを行う動作が減るため、共有バスのバストラフィッ
クを下げることができるという効果がある。
第１図は本発明の一実施例のブロック図である。
ｌ・・・共有バス、２−０．２−１．２−２・・・バス
エージェント、３・・・バス制御回路、４・・・通信用
メモリ、５・・・ロック用メモリ、６・・・ロック解放
報告条件検出回路、７・・・ロック解放報告要求回路。
エージェント、３・・・バス制御回路、４・・・通信用
メモリ、５・・・ロック用メモリ、６・・・ロック解放
報告条件検出回路、７・・・ロック解放報告要求回路。
Claims (1)
- 共有バスを介して複数のバスエージェント間で通信を行
うデータ処理システムにおいて、前記バスエージェント
内に他のバスエージェントからバス制御回路を介してア
クセス可能な通信用メモリと、この通信用メモリに対す
るアクセスの排他制御を行うロック用メモリと、ロック
状態中に他のバスエージェントから前記ロック用メモリ
に対する問い合わせの有無を記憶する記憶手段と、この
記憶手段の指示により前記ロック状態中に問い合わせが
あった場合にはロック状態解放時に他のバスエージェン
ト全てに対して、ロック状態解放を通知する通知手段と
を有することを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26673890A JPH04142647A (ja) | 1990-10-04 | 1990-10-04 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26673890A JPH04142647A (ja) | 1990-10-04 | 1990-10-04 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04142647A true JPH04142647A (ja) | 1992-05-15 |
Family
ID=17435015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26673890A Pending JPH04142647A (ja) | 1990-10-04 | 1990-10-04 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04142647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8997615B2 (en) | 2010-08-18 | 2015-04-07 | Sakura Seiki Co., Ltd. | Microtome and cryostat |
-
1990
- 1990-10-04 JP JP26673890A patent/JPH04142647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8997615B2 (en) | 2010-08-18 | 2015-04-07 | Sakura Seiki Co., Ltd. | Microtome and cryostat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613139A (en) | Hardware implemented locking mechanism for handling both single and plural lock requests in a lock message | |
| US5367695A (en) | Bus-to-bus interface for preventing data incoherence in a multiple processor computer system | |
| JP3853540B2 (ja) | ファイバチャネル接続磁気ディスク装置およびファイバチャネル接続磁気ディスク制御装置 | |
| US9830295B2 (en) | Resource domain partioning in a data processing system | |
| JPH0664567B2 (ja) | 多重プロセッサシステム | |
| US4864533A (en) | Data transfer control unit permitting data access to memory prior to completion of data transfer | |
| JPH04142647A (ja) | データ処理システム | |
| JPS61246852A (ja) | デ−タ処理システム | |
| EP0789303B1 (en) | Memory system and a data communication system | |
| EP0291907A2 (en) | Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units | |
| US5951662A (en) | Single latch semaphore register device for multi-processor systems | |
| JPH05224956A (ja) | プロセス間メッセージ通信方法 | |
| EP0345334A1 (en) | Managing interlocking | |
| JPH04241665A (ja) | 排他制御方式 | |
| JPH01286070A (ja) | データ処理システム | |
| JPH03232052A (ja) | 共有データの排他アクセス方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPH09282291A (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS634214B2 (ja) | ||
| JPH02105245A (ja) | メモリアクセス方式 | |
| JPS6126168A (ja) | 情報処理装置のメモリロツク解除方式 | |
| JPH0256662A (ja) | メモリ保護方式 | |
| JPH09231124A (ja) | メモリロック装置及びメモリロック方法 | |
| JPH0285953A (ja) | マルチプロセッサシステム | |
| JPS6341968A (ja) | バツフアオ−バラン検出方式 |