JPS61246852A - デ−タ処理システム - Google Patents

デ−タ処理システム

Info

Publication number
JPS61246852A
JPS61246852A JP61022197A JP2219786A JPS61246852A JP S61246852 A JPS61246852 A JP S61246852A JP 61022197 A JP61022197 A JP 61022197A JP 2219786 A JP2219786 A JP 2219786A JP S61246852 A JPS61246852 A JP S61246852A
Authority
JP
Japan
Prior art keywords
signal
data
data processing
group
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61022197A
Other languages
English (en)
Inventor
トーマス・ダブリユ・エツガース
ステフアン・ジエイ・シエフアー
リチヤード・アラン・ワーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS61246852A publication Critical patent/JPS61246852A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的にはデータ処理システムに関し、特に、
複数のデータ処理ユニットを有するデータ処理システム
に関する。複数のデータ処理ユニットを有するデータ処
理システムでは各データ処理ユニットに対応するキャッ
シュメモリユニットの複数のコピーにより、複数のデー
タ処理ユニットにより同時に処理されつつあるデータ信
号グループにアクセスし得る機会が増大する。同時処理
により不一致な(矛盾した)結果を生ずるのを防止する
ため、選択されたデータ信号グループは同時処理を阻止
される。
既知のデータ処理システムでは複数のデータ処理ユニッ
トの如き複数のシステムユニット並びに/又は1個もし
くは複数個の周辺サブシステムが主メモリユニットに記
憶したデータ信号グループに同時にアクセスを試みるこ
とがある。複数のデータ処理サブシステムによる選択さ
れたデータ信号グループの同時又はオーバーラツプした
アクセスにより、データ処理システムに適当な機構を配
置しなければデータ処理システムの動作に影響を及ぼす
不一致(矛盾した)、不明確及び誤ったデータ信号グル
ープ生ずる。
一つのかかる機構では主メモリにおいて、一旦設定され
ると、主メモリの他のアクセスを阻止するレジスタ位置
を使用する。このレジスタ位置は、主メモリにアクセス
されるとセットされ、このアクセスが完了するまでデー
タ信号グループアクセスの他のアクセスは禁止される。
この機構は時にはインターロック機構と称される。
しかし、選択されたデータ信号グループを含むデータ処
理ユニットによる作動持続時間中に主メモリへのアクセ
スを阻止する機構はデータ処理システムの動作に影響を
及ぼす。複数のデータ処理ユニットを有するデータ処理
システムではデータ処理ユニットが主メモリユニットへ
アクセスしようとする試みを継続すると、データ処理シ
ステムの性能を含むいわゆるノン・プロダクティブ(無
駄な)トラヒックを生ずる。
従って複数のデータ処理ユニットによる選択ささたデー
タ信号グループの同時使用を防止し、禁止されたデータ
信号グループへアクセスする試みを継続することから起
こるシステムバスアクティビティを低減する必要性が痛
感されていた。
そこで本発明の目的は、複数のデータ処理ユニットを有
する改良されたデータ処理システム及び方法を提供する
にある。
本発明の他の目的は、データ処理システムの2個のサブ
システムによる選択されたデータ信号グループの同時処
理又はかかるデータ信号グループへの同時アクセスを防
止する方法及び装置を提供するにある。
本発明の他の目的は、既に当該プロセスにおいて処理中
であり、従って要求を行っているデータ処理ユニットが
利用出来ない選択されたデータ信号グループにアクセス
を試みることから通常起るシステムバスアクティビティ
を低減する装置及び方法を提供するにある。
本発明の他の目的は、選択されたデータ信号グループの
同時処理を防止するため主メモリユニットにおけるキャ
ッシュメモリユニットを活用する装置を提供するにある
本発明の他の目的は、キャッシュメモリユニットに装置
を設ける一方、選択されたデータ信号グループの同時処
理を禁止することによって不必要なパストラヒックを低
減するにある。
従って本発明は、それぞれキャッシュメモリユニットを
有する複数のデータ処理ユニットを具え、前記キャッシ
ュメモリユニットが多数のデータ信号グループを記憶す
る記憶手段を有し、前記キャッシュメモリユニットが更
に、前記多数のデータ信号グループの各々と対応する記
憶ユニットを有し、第1の多数のデータ信号グループを
記憶する記憶手段を含む少なくとも1個の主メモリユニ
ットを具え、前記主メモリユニットが前記第1の多数の
データ信号グループの各々に対応する記憶ユニットを有
し、前記データ信号グループを前記データ処理ユニット
の一つによって処理中に識別されたデータ信号グループ
に対応する記憶ユニットに所定信号を記憶するため前記
データ処理ユニット及び前記主メモリユニットに結合し
た通報手段を具えたことを特徴とする。
また本発明は、複数のデータ処理ユニットををするデー
タ処理システムにおいて記憶されたデータの無許可処理
を防止するに当り、選択されたデータがデータ処理シス
テム内での操作において使用中である場合これの、指示
を行わせ、前記指示が存在する場合前記指示につき作動
して選択されたデータの処理を変更する手段を前記デー
タ処理システム内に設けることを特徴とする。
更に本発明の他の目的は、主メモリユニットに、システ
ムパストラヒックを最小にする一方、選択されたデータ
信号グループの同時処理を禁止する装置を設けるように
するにある。
本発明によってかかる目的を達成するに当り、データ信
号グループのすべてのコピーが同一である複数のデータ
処理ユニットを有するデータ処理システムにおいて、選
択された個々のデータ信号グループを、データ処理シス
テムの他の部分による処理から、前記データ信号グルー
プと所定関係を有する信号によって保護し、データ信号
グループのファイルを該データ信号グループファイルと
あらかじめ選択された関係にあるデータ信号によって保
護できるようにする。
データ信号グループの保護はデータ信号グループに関連
する信号を記憶できる記憶セルによって達成できる。記
憶セルは主メモリユニット又はキャッシュメモリユニッ
トに配置できる。記憶セルに信号が存在する毎に、デー
タ信号グループは他の処理から保護される。この信号は
、この信号を認定するサブシステムを除くデータ処理シ
ステムのいずれかのサブシステムが、この選択されたデ
ータ信号グループを現在処理しているサブシステムの作
動中にこのデータ信号グループにおけるいずれかの動作
にアクセスするか又はこれを遂行するのを防止するのに
使用する。他のデータ信号をデータ信号グループのファ
イルに対応させることができ、このファイルはファイル
のデータ信号グループを使用するプログラムが作動信号
を維持している限り現在のアクセス無しにはサブシステ
ムに使用できない。従って起り得る競合処理に対しデー
タ信号グループを保護する2つの方法として、それぞれ
システムパストラヒックを低減する方法を提供する。デ
ータ信号クループファイルを保護する必要がある場合に
は、ファイルを要求するサブシステムがファイルの実際
の使用以前に選択されたデータ信号グループを検索する
。検索されたデータ信号グループは、ファイルが現在使
用中の場合これを識別するデータ信号のための位置をを
している。ファイルが使用中である場合、この情報はプ
ログラムによって理解され、データ信号位置指示の現在
の使用がファイルの当該使用完了時にプログラムにより
変更されるまでプログラムにより選択されたデータグル
ープに質問が行われる。
ファイルが空き状態である場合には、データ信号グルー
プが検索されたとき、ファイルデータ信号グループを要
求するプログラムにより、ファイルが他のデータ処理ユ
ニットによる処理には現在使用できないことを示すファ
イルの位置にデータ信号が設定される。かかるB梯にお
いて、選択されたデータ信号グループの最初の処理後フ
ァイル使用の探索のためにシステムバスを使用する必要
がなくなる。同時使用に対しデータ信号グループを保護
する第2の方法では、データ信号グループが使用不能で
ある場合レジスタ位置をセットするようにする。
次に図面につき本発明の詳細な説明する。
第1図には、処理するため同一データグループを必要と
する1対のプロセスを示す。時間T0においてはプロセ
スAにおいてメモリアドレスXからデータグループDA
Tへが検索される(110a)。プロセスAにおいてデ
ータグループDATAが処理され(110b)。
処理の結果はデータグループDATA′ となる。プロ
セスAによる処理中プロセスBにおいてメモリアドレス
XからデータグループDATAが検索され(120a)
 。
データグループDATAが処理され(120b) 、こ
の処理の結果はデータグループDATA“となる。プロ
セスBによるデータグループDATAの処理中、プロセ
スAにおいては処理の結果即ちデータグループDATA
’がメモリアドレスXに記憶される。プロセスBによる
処理の終りには、得られたデータグループDATA−が
メモリアドレスXに記憶され(120c) 。
プロセスAによりこの位置に記憶されたデータグループ
DATA’ と置換される。
第2図は複数のデータ処理ユニットを有するデータ処理
ユニットのブロック図を示す。複数のデータ処理ユニッ
ト、即ちデータ処理ユニット(#1)11乃至データ処
理ユニッl−(ltn)13は少なくとも1個のシステ
ム処理プログラムの制御のもとにデータ信号グループの
制御を行う。データ処理ユニツ)(11)11にはキャ
ッシュメモリユニット(Ill)16を結合し、データ
処理ユニット(In)13にキャッシュメモリユニット
(lln) 17を結合する。同様に、他のすべてのデ
ータ処理ユニフ′ト(図示せず)にもキャッシュメモリ
ユニット(図示せず)を結合する。
すべてのキャッシュメモリユニットはシステムバス15
に結合し、システムバス15は主メモリユニット19に
結合する。
第3a図においてはシステムバスが3個のサブバス、即
ちデータ信号バス151.アドレス信号バス152及び
制御信号バス153を含むものを示しである。
キャッシュメモリユニット16はシステムバス15及び
データ処理ユニット11に次の如く結合する。制御信号
入力レジスタ168は制御信号バス153から信号を受
信し、キャッシュメモリ制御ユニット161へ信号を供
給する。キャッシュメモリ制御ユニット161は制御信
号出力レジスタ175及び状態信号入力レジスタ171
へ信号を供給する。状態信号入力レジスタ171は状態
信号メモリユニット162へ信号を供給する。状態信号
メモリユニット162はキャッシュメモリ制御ユニット
161へ信号を供給する。制御信号出力レジスタ175
は制御信号バス153へ信号を供給する。
アドレス信号入力セレクタ179はアドレス信号バス1
52及びデータ処理ユニット11から信号を受信し、ア
ドレス信号入力レジスタ167へ信号を供給する。アド
レス信号入力レジスタ167は状態信号メモリユニット
162とyアドレスメモリユニット163と、データ信
号メモリユニット164と、アドレス信号出力セレクタ
173と、比較器165と、アドレス信号出力レジスタ
177とに信号を供給する。アドレス信号出力セレクタ
173及び比較器165はyアドレス信号メモリユニッ
ト163からも信号を受信する。アドレス信号出力レジ
スタ177はアドレス信号出力セレクタ173からも信
号を受信し、アドレス信号バス152へ信号を供給する
。データ信号入力セレクタ178はデータ信号バス15
1及びデータ処理ユニット11から信号を受信する。
データ信号入力レジスタ166はデータ信号入力セレク
タ178から信号を受信し、データ信号入力メモリユニ
ット164へ信号を供給する。データ信号出力セレクタ
174はデータ信号メモリユニット164及びデータ処
理ユニット11から信号を受信し、データ信号出力レジ
スタ176へ信号を供給する。
データ信号出力レジスタ176はデータ処理ユニッ)1
1及びデータ信号バス151へ信号を供給する。
キャッシュメモリ制御ユニット161はデータ処理ユニ
ット11と、制御信号出力レジスタ175と、制御信号
入力レジスタ168と、比較器165と、アドレス信号
出力セレクタ173と、アドレス信号出力レジスタ17
7と、状態信号入力レジスタ171 と、アドレス信号
入力セレクタ179と、アドレス信号入力レジスタ16
7と、データ信号入力セレクタ178と、データ信号入
力レジスタ166と、データ信号出力セレクタ 174と、データ信号出力レジスタ176とに結合され
る。
第3b図にはアドレス信号グループの構成を示す。
本発明の説明の目的のためアドレス信号グループ号位置
を有するXアドレス信号グループ202と、8個の論理
信号位置を有する2アドレス信号グループ203とに分
割する。Xアドレス信号グループはキャッシュメモリ信
号記憶素子における信号グループの物理的位置を規定す
る。Xアドレス信号グループは、アドレス(x+y)に
対応するデータ信号グループがデータ信号メモリユニッ
ト164に記憶された場合、アドレス信号メモリユニッ
ト163においてX位置に記憶されるアドレス信号グル
ープの部分である。2アドレス信号グループは、複数の
基本データ信号グループがシステムバスを介して同時に
転送される場合冗長になりかつ単一アドレス信号グルー
プによって識別されるアドレス信号グループ部分である
第4図を参照すると、主メモリユニット60は、システ
ムバス15の一部を構成する制御信号バス153に結合
した主メモリ制御ユニット61を有する。
アドレス信号レジスタ62はアドレス信号バス152に
結合し、一方、データイン信号レジスタ63は、システ
ムバス15の書込データ信号バス151aに結合し、か
つデータアウト信号レジスタ64は続出データ信号バス
151bに結合する。アドレス信号レジスタ62からの
信号により主メモリ記憶セルアレイ65における位置が
確立される。データイン信号レジスタ63はアドレス信
号レジスタ62におけるアドレス信号グループによって
決まる主メモリ記憶セルアレイ65における位置へデー
タ信号グループを供給し、かつデータ信号グループを信
号合成ユニット66へ供給する。アドレス信号レジスタ
62におけるアドレス信号グループによって決定された
主メモリ記憶セルアレイ65からのデータ信号グループ
は信号合成ユニット66へ供給する。信号合成ユニット
66におけるデータ信号グループはデータアウト信号レ
ジスタ64へ供給する。データアウト信号レジスタ64
、信号合成ユニット66、データイン信号レジスタ63
、アドレス信号レジスタ62及び主メモリ記憶セルアレ
イ65は主メモリ制御ユニット61によって制御する。
制御信号メモリユニット68はアドレス信号レジスタ6
2からアドレス信号を受信し、かつ主メモリ制御ユニッ
ト61に結合される。
主メモリ記憶セルアレイ65の部分69はデータ信号グ
ループを記憶するセルと対応する付加的記憶セルを示す
次に第5図に、第1データ処理ユニットの制御のもとに
現在処理中であり、かつ第2データ処理ユニットがアク
セスを試みているデータ信号ファイルに対し、種々のデ
ータ信号記憶ユニットの対応する内容の例を示す、キャ
ッシュメモリユニットIllには多数のデータ信号記憶
セル50が対応する。
データ信号記憶セルは多数のデータ信号記憶セルグルー
プ゛の形態に配設し、各データ信号記憶セルグループを
複数の制御信号記憶セル58からの一つの制御信号記憶
セルと対応させる。同様に、キャッシュメモリュニッH
nでは多数のデータ信号記憶セル51を多数のデータ信
号記憶セルグループ59′に分割し、各データ信号記憶
セルグループを制御信号記憶セルグループ58′からの
一つの制御信号記憶セルと対応させる。主メモリユニッ
トでは多数のデータ信号記憶セル52をデータ信号記憶
セルグループ59″に分割し、各データ信号記憶セルグ
ループを制御信号記憶セルグループ58″からの一つの
制御信号記憶セルと対応させる。第5図示の例ではデー
タ信号記憶セルグループ53はデータ信号ファイルを含
んでいる。データ信号ファイルはデータ信号グループの
ファイルに対するファイルへフダ54(これは図示した
ように複数のデータファイル信号グループを含むことが
できる)を有し、かつファイルヘッダはあらかじめ規定
された内容を有する少なくとも1個のデータ信号記憶位
1f55を含む、記憶位置55における信号はファイル
保護信号と称することができる。図示の例ではキャッシ
ュメモリユニット#1に対応するデータ処理ユニットが
データ信号ファイルを現在処理中である。
データ処理システムにおいて(即ちキャッシュメモリユ
ニット#n及び主メモリユニットにおいて)データ信号
ファイルヘッダが生ずる毎にデータ信号記憶セルにはデ
ータ処理システムの部品により現在の使用を示すあらか
じめ規定されたデータ信号が記憶される。第5図の例で
はデータ信号ファイルへラダ54がキャッシュメモリユ
ニットIにおいて置換されてしまっており、最早や存在
しない。
しかし現在実行中のデータ信号グループ56は存在し、
この特定データ信号グループはキャッシュメモリユニッ
トIllに対応するデータ処理ユニットにより現在処理
中であるから、対応する制御信号記憶セルと、現在実行
中のデータ信号グループに対応するすべての制御信号記
憶セル57にあらかじめ選択されたデータ信号が記憶さ
れる。
次に第6図を参照してファイル保護信号(即ち記憶位置
55におけるあらかじめ規定された信号)を使用するプ
ロセスを説明する。ステップ610ではデータ処理ユニ
ットがファイル保護信号位置と共にデータ信号グループ
に対する要求を有している。ステップ611においてデ
ータ処理ユニットはデータ信号グループに対応するアド
レス信号グループをシステムバスに供給し、キャッシュ
メモリユニットからこのデータ信号グループを検索する
ステップ612においてデータ信号グループを試験して
ファイル保護信号が存在するか否かを決定する。ファイ
ル保護信号が存在しない場合には、データ処理ユニット
がファイル保護信号を設定し、データ処理ユニットにお
いて現在実行中のプログラムにより決定されたデータ信
号グループを処理する。ファイル保護信号の設定はデー
タ信号グループのすべてのコピーに反映される。ステッ
プ612においてファイル保護信号が設定された場合に
)よステップ614が実行され、所定の遅延時間後にキ
ュッシュメモリユニット記憶セルからデータ信号グルー
プが検索される。ステップ615ではファイル保護信号
が依然設定されている場合にはデータ処理はステップ6
14へ進み、キャッシュメモリユニットからのデータ信
号グループの検索結果がファイル保護信号が最早や存在
しないことを示すまでこのループを循環する0次いでプ
ロセスはステップ611へ戻り、先に述べた如く進行す
る。ファイルの使用の終りに、ファイルを使用するデー
タ処理システムはファイル保護信号を除去して、他のデ
ータ処理システムによる使用を可能ならしめる。 選択
されたデータ信号グループの処理中に、主メモリユニッ
トへのアクセスを禁止する主メモリ制御ユニットにおけ
る単一記憶セルを使用すると、他のデータ処理ユニット
が主メモリユニットへのアクセスを試みた際システムバ
ス上に大量のアンプロダクティブな(無駄な)トラヒッ
クを生じる。主メモリ制御ユニットに他の記憶セルを付
加し、各セルを用いて主メモリの半分へのアクセスを禁
止するようにできる。かくすることにより主メモリデー
タ信号の半分を、要求を行っているキャッシュメモリユ
ニットによるアクセスに利用できるようになるから、ア
ンプロダクティブなパストラッヒフクが低減することは
明らかである。
アンプロダクティブなパストラッヒックを最小にするた
め本発明では制御信号メモリユニット68、又は主メモ
リ記憶セルアレイ65における付加的主メモリ記憶セル
69を設ける。付加的主メモリ記憶セル69については
、付加的記憶セルを十分追加した場合には、主メモリの
データ信号グループが使用不能となる可能性を、単一デ
ータ信号グループへのアクセスを禁止する点にまでさえ
低減することができる。他の方法においては、付加的記
憶セルを設ける際主メモリの利用可能部分を増大するこ
とができる。選択されたデータグループが処理中の場合
、制御信号メモリユニット68又は主メモリ記憶セルア
レイ65における対応する記憶セルに、他のデータ処理
ユニット又は対応するデータ信号グループに対する周辺
サブシステムによるメモリへのアクセスを禁止する論理
信号を記憶させることができる。制御信号メモリユニッ
ト68は主メモリの一領域とそれぞれ対応する単一記憶
セルのアレイを具えた主メモリキャッシュメモリとして
説明することができる。制御信号メモリユニット6日は
各領域と対応する信号を記憶でき、かつ主メモリユニッ
トにアドレスが供給された場合直ちにアクセスされる。
従って、これによって生ずるデータ信号グループのアク
セス不能の指示を直チニ、要求を行っているデータ処理
ユニットへ返送し、データ検索を無効ならしめることが
できる。
例えば、第3a図の状態信号メモリユニット162にお
いて、各キャッシュメモリユニット記憶位置と対応する
記憶セルを置換することによりシステムバストラヒック
を低減することもできる。この例では、アドレス信号バ
ス及び制御信号バスの信号グループを連続的にモニタす
る。選択されたデータ信号グループがデータ処理ユニッ
トにより処理中である場合には、データ信号グループが
キャッシュメモリユニットに記憶されかつ対応するアド
レス信号グループ及び制御信号がシステムバスに供給さ
れたとき、状態信号メモリユニット162に論理信号を
設定し、この論理信号ビットにより対応するデータ信号
グループが対応するデータ処理ユニットによって処理さ
れるのを禁止できる。
選択されたデータ信号グループの処理が完了すると、処
理動作中のデータ処理ユニットはこのことを信号グルー
プ及び適切な制御信号をシステムバスに供給することに
よりシステムバスを介して通報することができ、論理信
号が状態信号メモリユニットから除去される。キャッシ
ュメモリユニットにおける記憶セルを利用することによ
りバストラヒックが低減され、その理由は、選択された
データ信号グループへのアクセス不能を、システムバス
ヘアクセスすることなくキャッシュメモリユニット及び
対応するデータ処理ユニット自体の周辺において決定で
きるからである。
再び第5図を参照すると、この図には選択されたデータ
信号ファイルにおける一致を維持する一方、システムバ
スの使用を最小にするための機構が示されている。この
機構には2つの制限が必要である。第1の制限は、すべ
てのデータ信号グループと、アドレス信号グループに対
応する対応制御信号グループとがデータ処理システムに
おいて同一であるということである。第2の制限は、デ
ータ信号グループの各ファイルのヘッダが、アドレスバ
スにアドレス信号グループを供給することなくデータ処
理ユニットをして対応するキャッシュメモリユニットの
アドレス指定を可能ならしめるサブルーチンを具えるか
、又はかかるアドレス指定を可能ならしめる、データ処
理ユニットにおける機構を付勢するということである。
かくして、データ信号ファイルへのアクセスを所望する
データ処理ユニットはファイルヘッダにおけるあらかじ
め規定されたデータ信号を識別し、当該システムの相互
動作を行うことなくデータ信号ファイルヘッダのアドレ
ス指定動作を含むプロセスループに介入する。しかし、
データ処理ユニッ)IIIがデータ信号ファイルの処理
を完了した場合ルーチンにより、データ信号ファイルヘ
ッダにおけるあらかじめ規定された信号を反対の値に設
定し、他のシステムによる使用を可能ならしめる。第1
の制限のため、即ち所定アドレスによって識別されたデ
ータ信号グループの識別のため、データ信号ファイルヘ
ッダの記憶位置55におけるあらかじめ規定されたデー
タ信号はデータのすべてのコピーにおいて反対の2進値
に設定される。キャッシュメモリユニットllnに対応
するデータ処理ユニットの次のアクセスで、データ処理
ユニットはあらかじめ規定された信号の欠如を識別し、
上述した態様でデータ信号ファイルヘッダにアクセスで
きる。
データ信号セル58.58’等の制御信号はデータ処理
システムにおけるいずれかのデータ処理ユニットによる
このデータ信号グループへのアクセスを防止するハード
ウェア機構を構成する。各データ処理ユニットがこのア
ドレスにおけるデータ信号グループにアクセスしたとき
、あらかじめ選択された信号がシステムバス上を伝送さ
れる。
ファイル保護信号に類似の手順は、対応するデータ信号
グループのアクセス不能を指示する、主メモリユニット
の記憶セルに記憶した論理信号に対しても実施できるこ
と明らかである。この手順では、論理信号が主メモリユ
ニットに記憶されたことをデータ処理システムに通報で
きる。主メモリの論理信号が除去されるまでデータ処理
ユニットによるデータへのアクセスの試みを禁止する適
切な手順により、データ処理システムは内部動作を継続
できる。アドレス信号グループ及び適切な制御信号を含
むシステムバス上の信号動作により、データ処理システ
ムにデータ信号グループの使用可能が通報される。
以上本発明を図示の実施例につき詳細に説明したが、本
発明はかかる実施例に限定されるものではなく、本発明
の範囲内で種々の変形が可能であること勿論である。
【図面の簡単な説明】
第1図は2つのプロセスが同一データグループを同時に
使用しようとした場合に起る競合状態の一例を示す図、 第2図は本発明のデータ処理システムの概要を示すブロ
ック図、 第3a図は本発明におけるキャッシュメモリの一例を示
すブロック図、 第3b図はアドレス信号グループに対するアドレス信号
サブグループの構成例を示す図、第4図は本発明におけ
る主メモリユニットの一例を示すブロック図、 第5図はデータ処理ユニットによって処理されつつある
データ信号グループの一例を示す図、第6図は複数のデ
ータ信号グループに対するファイル保護信号を使用する
手順の一例を示すフローチャートである。 11、13・・・データ処理ユニット 15・・・システムバス 16、17・・・キャッシュメモリユニットI9・・・
主メモリユニット 50.51.52・・・データ信号記憶セル53・・・
データ信号記憶セルグループ54・・・データ信号ファ
イルヘッダ 55・・・データ信号記憶位置 56・・・現在実行中のデータ信号グループ57・・・
制御信号記憶セル 58・・・データ信号記憶セル 58” 、58″・・・制御信号記憶セルグループ59
、59’ 、59″・・・データ信号記憶セルグループ
60・・・主メモリユニット 61・・・主メモリ制御ユニット 62・・・アドレス信号レジスタ 63・・・データイン信号レジスタ 64・・・データアウト信号レジスタ 65・・・主メモリ記憶セルアレイ 66・・・信号合成ユニット 68・・・制御信号メモリユニット 69・・・付加的主メモリ記憶セル 151・・・データ信号バス 152・・・アドレス信号バス 153・・・制御信号
バス161・・・キャッシュメモリ制御ユニット162
・・・状態信号メモリユニット 163・・・yアドレス信号メモリユニット164・・
・データ信号メモリユニット165・・・比較器 166・・・データ信号入力レジスタ 167・・・アドレス信号入力レジスタ168・・・制
御信号入力レジスタ 171・・・状態信号入力レジスタ 173・・・アドレス信号出力セレクタ174・・・デ
ータ信号出力セレクタ 175・・・制御信号出力レジスタ 176・・・データ信号出力レジスタ 177・・・アドレス信号出力レジスタ178・・・デ
ータ信号入力セレクタ 179・・・アドレス信号入力セレクタ201・・・X
アドレス信号グループ 202・・・yアドレス信号グループ 203・・・2アドレス信号グループ 手  続  補  正  書(方式) 昭和61年 5月 20日 特許庁長官  宇  賀  道  部 殿1、事件の表
示 昭和61年特許願第22197号 2、発明の名称 データ処理システム 3、補正をする者 事件との関係 特許出願人 名 称  ディジタル・イクイップメント・コーポレー
ション 4、代 理 人 6、補正の対象

Claims (1)

  1. 【特許請求の範囲】 1、それぞれ対応するキャッシュメモリを有する複数の
    データ処理ユニットを具えるデータ処理シテステムにお
    いて、前記複数のデータ処理ユニットのうちの1個以上
    のデータ処理ユニットにより、記憶されたデータ信号の
    無許可処理又は同時アクセスを防止するため前記記憶さ
    れたデータ信号が使用可能であることを指示する指示手
    段を具えたことを特徴とするデータ処理システム。 2、それぞれキャッシュメモリユニットを有する複数の
    データ処理ユニットを具え、前記キャッシュメモリユニ
    ットが多数のデータ信号グループを記憶する記憶手段を
    有し、 前記キャッシュメモリユニットが更に、前 記多数のデータ信号グループの各々と対応する記憶ユニ
    ットを有し、 第1の多数のデータ信号グループを記憶す る記憶手段を含む少なくとも1個の主メモリユニットを
    具え、前記主メモリユニットが前記第1の多数のデータ
    信号グループの各々に対応する記憶ユニットを有し、 前記データ信号グループを前記データ処理 ユニットの一つによって処理中に識別されたデータ信号
    グループに対応する各記憶ユニットに所定信号を記憶す
    るため前記データ処理ユニット及び前記主メモリユニッ
    トに結合した通報手段を具えたことを特徴とするデータ
    処理システム。 3、対応する前記所定信号を有するデータ信号グループ
    が前記対応するデータ処理ユニットによって処理される
    のを防止する手段を具える特許請求の範囲第2項記載の
    データ処理システム。 4、前記データ処理システムにおけるデータ信号グルー
    プのすべてのコピーが同一となるようにする手段を具え
    る特許請求の範囲第2又は3項記載のデータ処理システ
    ム。 5、対応するデータ信号グループのあらかじめ選択され
    たファイルが前記ファイルのデータ信号グループに対応
    する禁止信号位置を有し、前記禁止信号位置における禁
    止信号により、前記禁止信号を有する前記ファイルが前
    記データ処理ユニットの一つによって処理中であること
    を識別する特許請求の範囲第1乃至4項中のいずれか一
    項記載のデータ処理システム。 6、前記あらかじめ選択されたファイルの一つを要求す
    るデータ処理ユニットが前記禁止信号位置を有する前記
    対応するデータ信号グループを検索し、前記禁止信号が
    存在すると、前記一つのあらかじめ選択されたファイル
    を要求する前記データ処理ユニットを前記検索された対
    応するデータ信号グループに後でアクセスさせる特許請
    求の範囲第5項記載のデータ処理システム。 7、複数のデータ処理ユニットを有するデータ処理シス
    テムにおいて記憶されたデータの無許可処理を防止する
    に当り、選択されたデータがデータ処理システム内での
    操作において使用中である場合これの指示を行わせ、前
    記指示が存在する場合前記指示につき作動して選択され
    たデータの処理を変更する手段を前記データ処理システ
    ム内に設けることを特徴とするデータの無許可処理防止
    方法。 8、対応するキャッシュメモリを設けた複数のデータ処
    理ユニットを有するデータ処理システムのシステムバス
    のアクティビティを低減するに当り、 キャッシュメモリユニットに、各データ信 号記憶位置に対応する少なくとも1個の第1信号記憶セ
    ルを設け、 前記対応するデータ信号記憶位置に選択さ れたデータ信号グループが記憶されかつ前記選択された
    データ信号グループが前記データ処理ユニットの一つに
    よって処理中である場合、前記少なくとも1個の第1信
    号記憶セルにあらかじめ選択された信号を記憶し、 前記一つのデータ処理ユニットが前記選択 されたデータ信号グループの操作を終了した場合前記選
    択された信号を除去し、前記選択された信号によって、
    前記データ処理ユニットのうちの他のデータ処理ユニッ
    トが前記選択されたデータ信号グループを処理するのを
    禁止する ことを特徴とするシステムバスのアクティビティ低減方
    法。 9、複数のデータ処理ユニットを有するデータ処理シス
    テムのデータ処理ユニットが前記データ処理ユニットの
    一つにより現在処理中の選択されたデータ信号グループ
    にアクセスするのを防止するに当り 第1データ処理ユニットによって処理中の 前記選択されたデータ信号グループに対応する主メモリ
    位置に信号を第1記憶ステップにおいて記憶し、前記信
    号によって、前記選択されたデータ信号グループが第2
    データ処理ユニットによって処理されるのを防止し、 データ処理ユニットによって処理中のデー タ信号グループのファイルの各コピーの所定位置に信号
    を第2記憶ステップにおいて記憶し、前記所定ファイル
    位置における前記信号の存在によって、前記ファイルを
    要求するデータ処理ユニットを、前記信号が除去される
    まで、前記ファイルを要求する前記データ処理ユニット
    のキャッシュメモリユニットにおける前記所定ファイル
    位置にアクセスさせることを特徴とする処理中データ信
    号グループへのアクセス防止方法。 10、データ処理ユニットによる同時のデータ信号グル
    ープ処理を防止する特許請求の範囲第9項記載の方法に
    おいて、 (イ)データ信号グループのファイルのあらかじめ選択
    されたデータ信号グループを第 1位置に配置し、 (ロ)前記ファイルへのアクセスを要求するデータ処理
    ユニットの前記キャッシュメモ リユニットに前記あらかじめ選択されたデ ータ信号グループを記憶し、 (ハ)前記第1位置を試験して第1信号が存在するか否
    かを決定し、 (ニ)前記第1信号が存在しない場合前記データ処理シ
    ステムにおけるあらかじめ選択 されたデータ信号グループのすべてのコピ ー及び前記第1位置に第1信号を設定し、 (ホ)前記第1信号の設定後前記ファイルを処理し、 (ヘ)前記データ処理ユニットが前記ファイルへのアク
    セスを完了した場合前記あらか じめ選択されたデータ信号グループのすべ てのコピーから前記第1信号を除去し、 (ト)前記あらかじめ選択されたデータ信号グループを
    前記ローカルメモリに記憶する に当り前記第1信号が存在する場合前記第 1位置を周期的に試験し、 (チ)前記あらかじめ選択された信号グループから前記
    第1信号が除去された場合前記 第2ステップを実行する ことを特徴とする処理中データ信号グルー プへのアクセス防止方法。 11、データ処理システムにおいて選択されたデータ信
    号グループが不一致態様において、変更されるのを防止
    するに当り、 前記データ処理システムにおいて記憶した 選択されたデータ信号グループのすべてのコピーを同一
    にし、 前記選択されたデータ信号グループの各記 憶したコピーに対応する信号記憶ユニットを供給し、前
    記信号記憶ユニットに禁止信号が記憶された場合前記信
    号記憶ユニットにより、前記対応する選択されたデータ
    信号グループの処理を禁止し、 データ信号グループのファイルのデータ信 号グループに所定位置を設けて、前記所定位置に保護信
    号が記憶された場合前記ファイルの処理を禁止する ことを特徴とする選択されたデータ信号グループの不一
    致態様での変更防止方法。 12、前記保護信号を有する前記データ信号グループを
    前記対応するファイルへのアクセスを要求するデータ処
    理ユニットのキャッシュメモリユニットに記憶し、 前記保護信号が何時除去さたかを決定する ため前記所定位置を試験する特許請求の範囲第11項記
    載の選択されたデータ信号グループの不一致態様での変
    更防止方法。 13、前記保護信号を設定するデータ処理ユニットによ
    ってのみ前記保護信号を除去する特許請求の範囲第12
    項記載の選択されたデータ信号グループの不一致態様で
    の変更防止方法。 14、前記データ信号グループを処理するデータ処理ユ
    ニットにより、前記対応するデータ信号グループのすべ
    てのコピーに前記禁止信号を設定し、 前記データ信号グループの処理が完了した 後前記禁止信号を設定するデータ処理ユニットによって
    前記対応するデータ信号グループのすべてのコピーにお
    ける前記禁止信号を除去する特許請求の範囲第13項記
    載の選択されたデータ信号グループの不一致態様での変
    更防止方法。 15、システムバスと、主メモリユニットと、複数のデ
    ータ処理ユニットと、選択されたデータ信号グループの
    同時処理防止装置とを具えるデータ処理システムにおい
    て、 前記データ処理ユニットの一つが前記選択 されたデータ信号グループの一つを処理している場合所
    定信号を記憶する記憶手段と、 前記一つの選択されたデータ信号グループ が前記一つのデータ処理ユニットによって何時処理中か
    決定し、かつ前記記憶手段に通報して前記所定信号を記
    憶させる識別手段と、前記一つのデータ処理ユニットが
    前記一つ の選択されたデータ信号グループの処理を何時完了した
    かを決定し、かつ前記記憶手段に通報して前記所定信号
    を除去させる除去手段とを具えたことを特徴とするデー
    タ処理システム。 16、前記記憶手段が前記所定信号を記憶するため前記
    主メモリユニットにアドレス指定可能記憶アレイを具え
    、前記記憶手段を前記主メモリユニットに供給したアド
    レス信号によってアドレス指定する特許請求の範囲第1
    5項記載のデータ処理システム。 17、前記記憶アレイのセルが少なくとも1個のあらか
    じめ確立されたアドレス信号グループに対応する特許請
    求の範囲第15項記載のデータ処理システム。 18、制御信号を分配するサブバスを含むシステムバス
    を具え、前記制御信号によって前記データ処理ユニット
    による選択されたデータ信号グループの処理及び該処理
    の完了を前記記憶手段へ通報する特許請求の範囲第15
    、16又は17項記載のデータ処理システム。 19、前記記憶手段に、各キャッシュメモリユニットに
    おける各データ信号グループ記憶位置に対応する記憶セ
    ルアレイを設け、データ処理ユニットにより処理中の選
    択されたデータ信号グループに対応する各記憶セルに対
    し前記所定信号を設定する特許請求の範囲第15項記載
    のデータ処理システム。 20、選択されたデータ信号グループに対応するアドレ
    ス信号グループ及びあらかじめ確立された制御信号をシ
    ステムバスに供給すことにより選択されたデータ信号グ
    ループの処理を前記データ処理システムに通報する特許
    請求の範囲第18項記載のデータ処理システム。 21、キャッシュメモリユニトに対応する複数のデータ
    処理ユニット及びシステムバスを具えるデータ処理シス
    テムであって、データ信号グループに対応するアドレス
    信号グループをデータ処理システムに供給することによ
    り前記データ信号グループをデータ処理システムにおい
    て転送するデータ処理システムにおいて、主メモリユニ
    ットを具え、前記主メモリユニットに、 アドレス指定可能位置に複数のデータ信号 グループを記憶する第1記憶手段と、 所定信号を記憶する複数の記憶ユニットを 有する第2記憶手段とを設け、前記記憶ユニットの各々
    が前記アドレス指定可能位置の少なくとも一つと対応し
    、前記対応するアドレス指定位置がアドレス指定された
    場合前記アドレス指定可能位置に対応する各記憶ユニッ
    トをアドレス指定し、 更に、前記システムバスからの制御信号に 応答してアドレス指定された記憶ユニットへの前記所定
    信号の記憶及びこの記憶ユニットからの前記所定信号の
    除去を行う信号手段 を設けたことを特徴とするデータ処理システム。 22、前記主メモリユニットが、前記所定信号を含む記
    憶ユニットがアドレス指定された場合あらかじめ確立さ
    れた制御信号を前記システムバスに供給する制御手段を
    具える特許請求の範囲第21項記載のデータ処理システ
    ム。 23、複数のデータ処理ユニットを含むデータ処理シス
    テムにおける選択されたデータ信号グループの同時処理
    を防止するに当り 信号記憶セルを前記データ処理システムの 主メモリにおける少なくとも1個の位置に対応させ、 前記少なくとも1個の位置が処理中の選択 されたデータ信号グループを含む場合前記信号記憶セル
    に所定信号を記憶し、 前記少なくとも1個の位置がアドレス指定 される毎に前記信号記憶セルをアドレス指定し、前記所
    定信号の存在により前記少なくとも1個の位置における
    データ信号グループの処理を防止する ことを特徴とする選択されたデータ信号グループの同時
    処理防止方法。 24、前記少なくとも1個の対応する位置におけるデー
    タ信号グループの処理が終了した場合前記記憶セルから
    前記所定信号を除去する特許請求の範囲第23項記載の
    同時処理防止方法。 25、対応するキャッシュメモリユニットと共に複数の
    データ処理ユニットを含むデータ処理システムにおける
    選択されたデータ信号グループの同時処理を防止するに
    当り 信号記憶セルを各キャッシュメモリユニッ トにおける各データ信号グループ記憶位置に対応させ、 処理中のデータ信号グループを含む位置に 対応する各信号記憶位置に所定信号を記憶し、前記選択
    されたデータ信号グループの処理 を対応する所定信号と共に防止することを特徴とする選
    択されたデータ信号グループの同時処理防止方法。
JP61022197A 1985-02-05 1986-02-05 デ−タ処理システム Pending JPS61246852A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69836685A 1985-02-05 1985-02-05
US698366 1985-02-05

Publications (1)

Publication Number Publication Date
JPS61246852A true JPS61246852A (ja) 1986-11-04

Family

ID=24804934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61022197A Pending JPS61246852A (ja) 1985-02-05 1986-02-05 デ−タ処理システム

Country Status (7)

Country Link
US (1) US4982322A (ja)
EP (1) EP0194024B1 (ja)
JP (1) JPS61246852A (ja)
AT (1) ATE80480T1 (ja)
AU (1) AU5297286A (ja)
CA (1) CA1265256A (ja)
DE (1) DE3686660T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785958D1 (de) * 1986-04-02 1993-07-01 Siemens Ag Verfahren zum ansteuern eines gemeinsamen speichers eines aus einzelnen mikroprozessorsystemen bestehenden mehrprozessorsystems.
JP2511588B2 (ja) * 1990-09-03 1996-06-26 インターナショナル・ビジネス・マシーンズ・コーポレイション デ―タ処理ネットワ―ク、ロックを獲得させる方法及び直列化装置
JPH0785219B2 (ja) * 1990-11-15 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム及びデータ制御方法
US5237694A (en) * 1991-05-30 1993-08-17 Advanced Micro Devices, Inc. Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
US5875464A (en) * 1991-12-10 1999-02-23 International Business Machines Corporation Computer system with private and shared partitions in cache
US5353343A (en) * 1992-04-30 1994-10-04 Rockwell International Corporation Telephonic switching system with a user controlled data memory access system and method
JP3360933B2 (ja) * 1994-06-01 2003-01-07 富士通株式会社 情報処理システムにおける記憶制御方法および記憶制御装置
JP2003177960A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 演算装置及び記憶装置
US8856003B2 (en) * 2008-04-30 2014-10-07 Motorola Solutions, Inc. Method for dual channel monitoring on a radio device
US8226126B2 (en) * 2009-08-24 2012-07-24 Jpro Dairy International, Inc. Bottle mixing assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556633A (en) * 1978-06-29 1980-01-18 Nec Corp Memory access control system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735360A (en) * 1971-08-25 1973-05-22 Ibm High speed buffer operation in a multi-processing system
US3833889A (en) * 1973-03-08 1974-09-03 Control Data Corp Multi-mode data processing system
US4073005A (en) * 1974-01-21 1978-02-07 Control Data Corporation Multi-processor computer system
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4345309A (en) * 1980-01-28 1982-08-17 Digital Equipment Corporation Relating to cached multiprocessor system with pipeline timing
US4394731A (en) * 1980-11-10 1983-07-19 International Business Machines Corporation Cache storage line shareability control for a multiprocessor system
US4513367A (en) * 1981-03-23 1985-04-23 International Business Machines Corporation Cache locking controls in a multiprocessor
US4394727A (en) * 1981-05-04 1983-07-19 International Business Machines Corporation Multi-processor task dispatching apparatus
US4567562A (en) * 1983-07-21 1986-01-28 Burroughs Corporation Controller for controlling access to a plurality of records that can be accessed and changed by several independent processors
US4648030A (en) * 1983-09-22 1987-03-03 Digital Equipment Corporation Cache invalidation mechanism for multiprocessor systems
US4604694A (en) * 1983-12-14 1986-08-05 International Business Machines Corporation Shared and exclusive access control
US4622631B1 (en) * 1983-12-30 1996-04-09 Recognition Int Inc Data processing system having a data coherence solution

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556633A (en) * 1978-06-29 1980-01-18 Nec Corp Memory access control system

Also Published As

Publication number Publication date
AU5297286A (en) 1986-08-14
US4982322A (en) 1991-01-01
EP0194024A2 (en) 1986-09-10
EP0194024A3 (en) 1988-08-03
DE3686660T2 (de) 1993-04-15
DE3686660D1 (de) 1992-10-15
EP0194024B1 (en) 1992-09-09
ATE80480T1 (de) 1992-09-15
CA1265256A (en) 1990-01-30

Similar Documents

Publication Publication Date Title
US4733352A (en) Lock control for a shared storage in a data processing system
EP1131715B1 (en) Distributed transactional processing system and method
US4937736A (en) Memory controller for protected memory with automatic access granting capability
EP0072179B1 (en) Clearing invalid addresses in cache memory
US4984153A (en) Storage locking control for a plurality of processors which share a common storage unit
US4977498A (en) Data processing system having a data memory interlock coherency scheme
US4847804A (en) Apparatus and method for data copy consistency in a multi-cache data processing unit
US4471429A (en) Apparatus for cache clearing
US5802582A (en) Explicit coherence using split-phase controls
US5490253A (en) Multiprocessor system using odd/even data buses with a timeshared address bus
US6047316A (en) Multiprocessor computing apparatus having spin lock fairness
US6625698B2 (en) Method and apparatus for controlling memory storage locks based on cache line ownership
US6334177B1 (en) Method and system for supporting software partitions and dynamic reconfiguration within a non-uniform memory access system
US5694573A (en) Shared L2 support for inclusion property in split L1 data and instruction caches
EP0062165A2 (en) Multiprocessors including private and shared caches
JPH05127995A (ja) ローカルキヤツシユに共通のページ間の一貫性を確保する方法
US4912631A (en) Burst mode cache with wrap-around fill
JPS61246852A (ja) デ−タ処理システム
GB2065941A (en) Cache store system
US6381681B1 (en) System and method for shared memory protection in a multiprocessor computer
US5991895A (en) System and method for multiprocessor partitioning to support high availability
EP0505157B1 (en) Memory access control
US6496907B1 (en) System and method for updating from a read-only to a read-write entry and concurrently invalidating stale cache copies from head-to-tail and tail-to-head directions
JPH07160581A (ja) キャッシュ一致処理制御装置
CA1233908A (en) Multilevel controller for a cache memory interface in a multiprocessing system