JPH0285953A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH0285953A JPH0285953A JP23787188A JP23787188A JPH0285953A JP H0285953 A JPH0285953 A JP H0285953A JP 23787188 A JP23787188 A JP 23787188A JP 23787188 A JP23787188 A JP 23787188A JP H0285953 A JPH0285953 A JP H0285953A
- Authority
- JP
- Japan
- Prior art keywords
- module
- access
- local
- processor
- local resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013475 authorization Methods 0.000 abstract 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000013480 data collection Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、マルチプロセッサシステムの改良に関するも
のである。
のである。
（従来の技術）
従来の断種マルチプロセッサシステムは第３図に示され
るように構成されていた。Ｃｐ ｔＪ ３０１とローカ
ルリソース３０２とを含むマスタモジュール３０３ 、
ＣＰＵ３０４とローカルリソース３０５と共有リソース
３０６とを含むスレーブプロセッサモジュール３０７、
共有リソース３０８を含むスレーブ非プロセッサモジュ
ール３０９がバス３１０に接続されている。マスタモジ
ュール３０３のＣＰ Ｕ ３０１はスレーブプロセッサ
モジュール３０７、スレーブ非プロセッサモジュール３
０９の共有リソース３０６．３０８をアクセスできる。
るように構成されていた。Ｃｐ ｔＪ ３０１とローカ
ルリソース３０２とを含むマスタモジュール３０３ 、
ＣＰＵ３０４とローカルリソース３０５と共有リソース
３０６とを含むスレーブプロセッサモジュール３０７、
共有リソース３０８を含むスレーブ非プロセッサモジュ
ール３０９がバス３１０に接続されている。マスタモジ
ュール３０３のＣＰ Ｕ ３０１はスレーブプロセッサ
モジュール３０７、スレーブ非プロセッサモジュール３
０９の共有リソース３０６．３０８をアクセスできる。
一方、スレーブプロセッサモジュール３０７のＣＰ Ｕ
３０４は、ローカルリソース３０５、共有リソース３
０６をアクセスして動作する。
３０４は、ローカルリソース３０５、共有リソース３
０６をアクセスして動作する。
かかるマルチプロセッサシステムにおいては、スレーブ
プロセッサモジュール３０７のローカルリソース３０５
はＣＰ Ｕ ３０４のみがアクセスでき、マスタモジュ
ール３０３のＣＰ Ｕ ３０１がアクセスすることはで
きない。しかしながら、例えばスレーブプロセッサモジ
ュール３０７のＣｐ ＩＪ ３０４が暴走しその原因を
探る場合にはローカルリソース３０５の内容が有用なこ
とがある。ところが上記のようにローカルリソース３０
５はＣＰ Ｕ ３０４のみがアクセスできるものでおる
から、マスタモジュール３０３にスレーブプロセッサモ
ジュール３０７の障害原因を検出する機能を持たせるよ
うにしても、不十分な解析しか行えないという問題点が
あった。
プロセッサモジュール３０７のローカルリソース３０５
はＣＰ Ｕ ３０４のみがアクセスでき、マスタモジュ
ール３０３のＣＰ Ｕ ３０１がアクセスすることはで
きない。しかしながら、例えばスレーブプロセッサモジ
ュール３０７のＣｐ ＩＪ ３０４が暴走しその原因を
探る場合にはローカルリソース３０５の内容が有用なこ
とがある。ところが上記のようにローカルリソース３０
５はＣＰ Ｕ ３０４のみがアクセスできるものでおる
から、マスタモジュール３０３にスレーブプロセッサモ
ジュール３０７の障害原因を検出する機能を持たせるよ
うにしても、不十分な解析しか行えないという問題点が
あった。
ところで、マルチプロセッサシステムの中には、スレー
ブプロセッサモジュール３０７のローカルリソースのデ
ータをマスタモジュール側からロードする構成としたも
のがおる。かかる構成でおればローカルリソースのデー
タをマスタモジュールが読出すことも可能でおるが、ロ
ーカルリソースの内容が他のＣＰＵによって変更される
可能性が生じるという問題点が析らたに生じた。
ブプロセッサモジュール３０７のローカルリソースのデ
ータをマスタモジュール側からロードする構成としたも
のがおる。かかる構成でおればローカルリソースのデー
タをマスタモジュールが読出すことも可能でおるが、ロ
ーカルリソースの内容が他のＣＰＵによって変更される
可能性が生じるという問題点が析らたに生じた。
（発明が解決しようとする課題）
上記のように従来のマルチプロセッサシステムでは、ロ
ーカルリソースはそれが属するモジュールのプロセッサ
のみがアクセスできるようになっており、障害原因の解
析のため上位のプロセッサからアクセスせんとしても不
可能であるという問題点がおった。また、ローカルリソ
ースへデータをロードする構成を用いて逆にローカルリ
ソースの内容を読出し得るようにすると、ローカルリソ
ースの内容変更が他のプロセッサにより容易になされ得
る危険性があり好しいものではない。
ーカルリソースはそれが属するモジュールのプロセッサ
のみがアクセスできるようになっており、障害原因の解
析のため上位のプロセッサからアクセスせんとしても不
可能であるという問題点がおった。また、ローカルリソ
ースへデータをロードする構成を用いて逆にローカルリ
ソースの内容を読出し得るようにすると、ローカルリソ
ースの内容変更が他のプロセッサにより容易になされ得
る危険性があり好しいものではない。
本発明はこのような従来のマルチプロセッサシステムの
問題点を解決せんとしてなされたもので、その目的は、
ローカルリソースの内容をそれが属する以外のプロセッ
サによっては容易に変更されにクク、シかも、必要な場
合には上記ローカルリソースの内容を確実に読出し得る
マルチプロセッサシステムを提供することである。
問題点を解決せんとしてなされたもので、その目的は、
ローカルリソースの内容をそれが属する以外のプロセッ
サによっては容易に変更されにクク、シかも、必要な場
合には上記ローカルリソースの内容を確実に読出し得る
マルチプロセッサシステムを提供することである。
［発明の構成］
（課題を解決するための手段）
本発明は、ローカルリソースを用いて動作するプロセッ
サが含まれるモジュールを備えるマルチプロセッサシス
テムに、 前記ローカルリソースのアクセスを行うアクセス手段と
、 このアクセス手段によるアクセスを所定の場合に限って
許可する許可制御手段と、 この許可制御手段がアクセスを許可した場合に前記モジ
ュールのプロセッサによる前記ローカルリソースのアク
セスを禁止する禁止手段とを備えさせてマルチプロセッ
サシステムを構成した。
サが含まれるモジュールを備えるマルチプロセッサシス
テムに、 前記ローカルリソースのアクセスを行うアクセス手段と
、 このアクセス手段によるアクセスを所定の場合に限って
許可する許可制御手段と、 この許可制御手段がアクセスを許可した場合に前記モジ
ュールのプロセッサによる前記ローカルリソースのアク
セスを禁止する禁止手段とを備えさせてマルチプロセッ
サシステムを構成した。
（作用）
上記構成によると、アクセス手段が所定の場合に限って
ローカルリソースのアクセスを許可されるので、ローカ
ルリソースの内容を取出し得るとともに、不用意に他の
プロセッサによりローカルリソースの内容を変更される
ことがない。またローカルリソースの属するモジュール
のプロセッサのローカルリソースへのアクセスが、上記
アクセス手段によるアクセスが行われる間に禁止される
ので的確なアクセスがなされることになる。
ローカルリソースのアクセスを許可されるので、ローカ
ルリソースの内容を取出し得るとともに、不用意に他の
プロセッサによりローカルリソースの内容を変更される
ことがない。またローカルリソースの属するモジュール
のプロセッサのローカルリソースへのアクセスが、上記
アクセス手段によるアクセスが行われる間に禁止される
ので的確なアクセスがなされることになる。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明の一実施例に係るマルチプロセッサシステ
ムのブロック図でおる。同図において第３図と同一の構
成要素には第３図と同一の符号を付しその説明を省略す
る。
１図は本発明の一実施例に係るマルチプロセッサシステ
ムのブロック図でおる。同図において第３図と同一の構
成要素には第３図と同一の符号を付しその説明を省略す
る。
この実施例では、マスタモジュール３０３のより上位の
マスタモジュール１０１を設けた。マスタモジュール１
０１には、ＣＰＵ１０２とローカルリソース１０３とが
備えられている。ＣＰＵｌＧ２はローカルリソース１０
３のプログラム、データによって動作するとともに、バ
ス３１０を介して共有リソース３０６ 、３０８をアク
セス可能である。ここでは、マスタモジュール１０１は
障害原因解析用のモジュールで、ローカルリソース１０
３のプログラムに基づいて各モジュールの障害検出を行
うとともに、障害発生を検出した場合には、バス３１０
を介して所要の共有リソースからデータを読出して解析
用にローカルリソースへ蓄積する。マスタモジュール３
０３、スレーブプロセッサモジュール３０７には夫々ゲ
ート１０４ 、１０５が設けられ、ＣＰＵ１０２からバ
ス１０６を介して与えられる制御信号により開閉する。
マスタモジュール１０１を設けた。マスタモジュール１
０１には、ＣＰＵ１０２とローカルリソース１０３とが
備えられている。ＣＰＵｌＧ２はローカルリソース１０
３のプログラム、データによって動作するとともに、バ
ス３１０を介して共有リソース３０６ 、３０８をアク
セス可能である。ここでは、マスタモジュール１０１は
障害原因解析用のモジュールで、ローカルリソース１０
３のプログラムに基づいて各モジュールの障害検出を行
うとともに、障害発生を検出した場合には、バス３１０
を介して所要の共有リソースからデータを読出して解析
用にローカルリソースへ蓄積する。マスタモジュール３
０３、スレーブプロセッサモジュール３０７には夫々ゲ
ート１０４ 、１０５が設けられ、ＣＰＵ１０２からバ
ス１０６を介して与えられる制御信号により開閉する。
例えば、トライステートゲート等でゲート１０４ 、１
０５が構成されている。また、ＣＰ Ｕ ３０１．３０
４と内部バスとの間に、夫々、図示せぬ常開のドライス
テートゲニドが備えられ、ＣＰＵ１０２がバス１０６、
ゲート１０４ 、１０５ 、内部バスを介して開閉制陣
可能となっている。この制御を図における一点鎖線で示
しである。また、ＣＰＵ１０２は障害発生を検出した場
合、障害の発生したモジュールのゲートを開放し、他の
場合にはゲート１０４゜１０５を閉成しておく。そして
開放したゲートを介してローカルリソースをアクセスす
る。このように、マスタモジュール１０１はアクセス手
段を構成し、マスタモジュール１０１とゲート１０４
、１０５とで許可制御手段が構成され、マスタモジュー
ル１０１とＣＰＵ３０１ 、３０４につながる図示せぬ
トライステートゲートとが禁止手段を構成する。
０５が構成されている。また、ＣＰ Ｕ ３０１．３０
４と内部バスとの間に、夫々、図示せぬ常開のドライス
テートゲニドが備えられ、ＣＰＵ１０２がバス１０６、
ゲート１０４ 、１０５ 、内部バスを介して開閉制陣
可能となっている。この制御を図における一点鎖線で示
しである。また、ＣＰＵ１０２は障害発生を検出した場
合、障害の発生したモジュールのゲートを開放し、他の
場合にはゲート１０４゜１０５を閉成しておく。そして
開放したゲートを介してローカルリソースをアクセスす
る。このように、マスタモジュール１０１はアクセス手
段を構成し、マスタモジュール１０１とゲート１０４
、１０５とで許可制御手段が構成され、マスタモジュー
ル１０１とＣＰＵ３０１ 、３０４につながる図示せぬ
トライステートゲートとが禁止手段を構成する。
さて、ＣＰ Ｕ １０２が障害検出を行っているときに
、スレーブプロセッサモジュール３０７の障害発生を検
出した場合の動作を説明する。ＣＰＵ１０２は障害発生
を検出すると、バス１０６を介してゲート１０５を開放
し、続いて更に制御信号により図示せぬトライステート
ゲートを閉じてＣｐ Ｕ ３０４を内部バスから切離す
。これによりＣＰ Ｕ ３０４が暴走して各リソースの
データを破壊して障害解析を行いにくくするのを防止す
るとともにＣｐ ＩＪ １０２によるリソースに対する
アクセスを妨害せぬようにしておく。そしてＣＰＵ１０
２はバス１０６、ゲート１０５、内部バスを介してロー
カルリソース３０５のデータを読出し解析用にローカル
リソース１０３へ蓄積する。かくして、マスタモジュー
ル１０１では、各モジュールが動作するために利用する
バス３１０を介さずに、従ってシステムの動作に与える
影響なくローカルリソースをアクセスできる。なお、上
記において共有リソースをバス３１０を介してアクセス
するとしたが、障害解析用のデータ収集のためにはロー
カルリソースに対するアクセスルートを用いてもよい。
、スレーブプロセッサモジュール３０７の障害発生を検
出した場合の動作を説明する。ＣＰＵ１０２は障害発生
を検出すると、バス１０６を介してゲート１０５を開放
し、続いて更に制御信号により図示せぬトライステート
ゲートを閉じてＣｐ Ｕ ３０４を内部バスから切離す
。これによりＣＰ Ｕ ３０４が暴走して各リソースの
データを破壊して障害解析を行いにくくするのを防止す
るとともにＣｐ ＩＪ １０２によるリソースに対する
アクセスを妨害せぬようにしておく。そしてＣＰＵ１０
２はバス１０６、ゲート１０５、内部バスを介してロー
カルリソース３０５のデータを読出し解析用にローカル
リソース１０３へ蓄積する。かくして、マスタモジュー
ル１０１では、各モジュールが動作するために利用する
バス３１０を介さずに、従ってシステムの動作に与える
影響なくローカルリソースをアクセスできる。なお、上
記において共有リソースをバス３１０を介してアクセス
するとしたが、障害解析用のデータ収集のためにはロー
カルリソースに対するアクセスルートを用いてもよい。
また、マスタモジュール３０３、スレーブプロセッサモ
ジュール３０７、スレーブ非プロセッサモジュール３０
９は夫々複数づつあり、同様の構成である。
ジュール３０７、スレーブ非プロセッサモジュール３０
９は夫々複数づつあり、同様の構成である。
上記の実施例では、障害解析用のデータ収集がシステム
の動作に与える影響を少なくするため、別途にバス１０
６を設けたが、第２図に示すようにバス３１０をデータ
収集用に用いてもよい。この場合には、マスタモジュー
ル１０１がバス３１０に対する専有の最優先権を持つよ
うにすると、障害発生検出時から、ゲート１０４ 、１
０５の開放トライステートゲートの閉成までバス３１０
を専有して行え、的確なデータの保存を行える。その他
の、ＣＰＵ１０２の動作でおる障害検出動作と、データ
取込動作はバス３１０を適当なタイムスロットで分割使
用すると、システム動作に与える影響が少なくて済む。
の動作に与える影響を少なくするため、別途にバス１０
６を設けたが、第２図に示すようにバス３１０をデータ
収集用に用いてもよい。この場合には、マスタモジュー
ル１０１がバス３１０に対する専有の最優先権を持つよ
うにすると、障害発生検出時から、ゲート１０４ 、１
０５の開放トライステートゲートの閉成までバス３１０
を専有して行え、的確なデータの保存を行える。その他
の、ＣＰＵ１０２の動作でおる障害検出動作と、データ
取込動作はバス３１０を適当なタイムスロットで分割使
用すると、システム動作に与える影響が少なくて済む。
［発明の効果］
以上説明したように本発明によれば、アクセス手段が所
定の場合に限ってローカルリソースのアクセスを許可さ
れるので、ローカルリソースの内容を取出し得るととも
に、不用意に他のプロセッサによりローカルリソースの
内容を変更されることがない。また、アクセス手段がア
クセスを行う間はローカルリソースの居するモジュール
のプロセッサがローカルリソースをアクセスできなくな
るので、的確なアクセスが保証される。
定の場合に限ってローカルリソースのアクセスを許可さ
れるので、ローカルリソースの内容を取出し得るととも
に、不用意に他のプロセッサによりローカルリソースの
内容を変更されることがない。また、アクセス手段がア
クセスを行う間はローカルリソースの居するモジュール
のプロセッサがローカルリソースをアクセスできなくな
るので、的確なアクセスが保証される。
第１図は本発明の一実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３図は従来のマルチプ
ロセッサシステムのブロック図である。 １０１ 、３０３・・・マスタモジュール１０２ 、３
０１ 、３０４・・・ＣＰＵ１０３ 、３０２ 、３０
５・・・ローカルリソース１０４ 、１０５・・・ゲー
ト １０６ 、３１０・・・バス ３０６ 、３０８・・・共有リソース ３０７・・・スレーブプロセッサモジュール３０９・・
・スレーブ非プロセッサモジュール代理人 弁理士
本 １） 崇
明の他の実施例のブロック図、第３図は従来のマルチプ
ロセッサシステムのブロック図である。 １０１ 、３０３・・・マスタモジュール１０２ 、３
０１ 、３０４・・・ＣＰＵ１０３ 、３０２ 、３０
５・・・ローカルリソース１０４ 、１０５・・・ゲー
ト １０６ 、３１０・・・バス ３０６ 、３０８・・・共有リソース ３０７・・・スレーブプロセッサモジュール３０９・・
・スレーブ非プロセッサモジュール代理人 弁理士
本 １） 崇
Claims (1)
- 【特許請求の範囲】 ローカルリソースを用いて動作するプロセッサが含まれ
るモジュールを備えるマルチプロセッサシステムにおい
て、 前記ローカルリソースのアクセスを行うアクセス手段と
、 このアクセス手段によるアクセスを所定の場合に限って
許可する許可制御手段と、 この許可制御手段がアクセスを許可した場合に前記モジ
ュールのプロセッサによる前記ローカルリソースのアク
セスを禁止する禁止手段とが備えられていることを特徴
とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23787188A JPH0285953A (ja) | 1988-09-22 | 1988-09-22 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23787188A JPH0285953A (ja) | 1988-09-22 | 1988-09-22 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0285953A true JPH0285953A (ja) | 1990-03-27 |
Family
ID=17021650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23787188A Pending JPH0285953A (ja) | 1988-09-22 | 1988-09-22 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0285953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294440A (ja) * | 1991-03-22 | 1992-10-19 | Koufu Nippon Denki Kk | プロセッサ間データ転送システム |
| US8621262B2 (en) | 2007-10-01 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit |
-
1988
- 1988-09-22 JP JP23787188A patent/JPH0285953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294440A (ja) * | 1991-03-22 | 1992-10-19 | Koufu Nippon Denki Kk | プロセッサ間データ転送システム |
| US8621262B2 (en) | 2007-10-01 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408274A (en) | Memory protection system using capability registers | |
| EP0110950A1 (en) | Shared resource locking apparatus | |
| US5321825A (en) | Processing system with lock spaces for providing critical section access | |
| KR100293594B1 (ko) | 공유메모리로의배타적액세스를실행하는멀티프로세서시스템 | |
| US20150067277A1 (en) | Multiprocessor system for restricting an access request to a shared resource | |
| CN111213144B (zh) | 单芯片系统，用于运行单芯片系统的方法及机动车 | |
| JP2008186212A (ja) | データ処理システム | |
| CA2551045C (en) | Input-output control apparatus, input-output control method, process control apparatus and process control method | |
| JPH0285953A (ja) | マルチプロセッサシステム | |
| US6543009B1 (en) | Signal processing apparatus | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPH0330175B2 (ja) | ||
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JPS5935263A (ja) | メモリ制御回路 | |
| KR950011060B1 (ko) | 멀티 프로세서 시스템의 세머포(semaphore) 제어 방법 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPS63156261A (ja) | メモリアクセス条件の判定方式 | |
| JPH0786860B2 (ja) | インターロック制御システム | |
| JPH059815B2 (ja) | ||
| JPH0528038A (ja) | キヤツシユメモリ制御方式 | |
| JPH03232052A (ja) | 共有データの排他アクセス方式 | |
| JPS62251941A (ja) | デ−タ処理装置 | |
| Kaiser | An Object-Oriented Approach to Support System Reliability and Security |