JPH04233261A - 半導体装置の製造方法及び該方法を実施する装置 - Google Patents

半導体装置の製造方法及び該方法を実施する装置

Info

Publication number
JPH04233261A
JPH04233261A JP3184115A JP18411591A JPH04233261A JP H04233261 A JPH04233261 A JP H04233261A JP 3184115 A JP3184115 A JP 3184115A JP 18411591 A JP18411591 A JP 18411591A JP H04233261 A JPH04233261 A JP H04233261A
Authority
JP
Japan
Prior art keywords
anvil
conductor
coining
die
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3184115A
Other languages
English (en)
Other versions
JP3007720B2 (ja
Inventor
Kempen Johannes M A M Van
ヨハネス　マルチヌス　アントニウス　マリア　ファン　ケンペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04233261A publication Critical patent/JPH04233261A/ja
Application granted granted Critical
Publication of JP3007720B2 publication Critical patent/JP3007720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Forging (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属細条から成る複数
の導体と、これら導体の一つの上に設けられた少なくと
も１つの半導体スイッチング素子を含む半導体結晶と、
該結晶から前記導体への導電接続線とを具える半導体装
置を製造するに当り、前記導体を金属細条から打ち抜き
、次いでこれら導体の先端部をアンビルと該アンビルの
表面にほぼ垂直な方向に移動する圧印ダイとの互いに平
行な表面間で圧印して不規則変形部を除去し、斯かる後
に前記導電接続線を前記導体の先端部に超音波溶接によ
り固着するようにした半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】斯かる方法は例えば日本国特許出願公開
ＪＰ−Ａ−１１９２１５５号から既知であり、特許出願
公開抄録Ｖｏｌ．１３，　Ｎｏ．４８３（Ｅ−８３９）
　、Ｐ．１６１　に公開されている。金属細条からのリ
ードフレームの製造において、アンビルの縁に沿って移
動するバイトによる打ち抜きにより所望の導体パターン
が得られる。この際、材料の厚さ及び硬さに応じて材料
の塑性変形によりバイトが金属に侵入する上面に丸み付
き縁が生ずると共に底面に突縁又はばりが生じ、両縁間
の面が平坦にならず斜めの切断面を生ずる不所望な副作
用がある。
【０００３】このような不所望な副作用を除去するため
に、後で所定の処理が施されるリードフレームの所定部
分、特に結晶への接続線を超音波溶接（又はボンディン
グ）により固着すべき導体の先端部を冷間スタンピング
又は圧印処理して上述の不規則変形部を除去する必要が
ある。これにより平坦な磨き面が得られる。
【０００４】
【発明が解決しようとする課題】しかし、この処理は、
圧印中に材料の上面及び下面に生ずる張力及び圧縮力に
より導体先端部の変形を生じ、その結果としてこのよう
に処理した導体先端部は最早導体の残部と同一平面にな
らずに残部に対しある角度を成し、即ち屈曲する。この
屈曲により、ボンディングのために通常の如く導体をそ
の圧印部分で超音波ボンディング装置の加熱用ブロック
にクランプする際に、圧印導体先端部が加熱用ブロック
に接触しなくなる。このことは、導体先端部が所要の温
度にならなくなると共にこの先端部は超音波エネルギー
の減衰体として作用する。この結果として結晶との相互
接続が不完全にのみ実現されることになる。
【０００５】本発明の目的は上述した欠点が除去もしく
は少なくとも相当程度軽減される方法を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明は、圧印ダイのダ
イ表面とアンビル表面の一部分をアンビル表面の残部に
対し適切な方向に斜角をつけることにより上記の目的を
達成することができるという認識に基づいて為したもの
である。
【０００７】本発明は頭書に記載した種類の方法におい
て、アンビル表面の、圧印すべき導体先端部に対応する
部分とこれに平行な圧印ダイのダイ表面とをアンビル表
面の隣接部分に対して下向きに角度をつけたことを特徴
とする。
【０００８】本発明の手段によれば、圧印後導体先端部
が導体の残部と実際上一平面内に位置するか、或いは本
発明の手段を実行しない場合に生ずる屈曲と反対方向の
屈曲を生ずるようになる。従って、導体の非圧印部分を
加熱用ブロックにクランプしたとき圧印先端部がボンデ
ィング中その全長に亘り加熱用ブロックと接触する。従
って導体先端部はボンディングに必要な温度になり、減
衰によるエネルギー損は何も生じない。
【０００９】実際上、　０．５°以上及び５°以下の斜
角が一般に最良の結果を生ずることが確かめられた。
【００１０】本発明はこのような本発明の方法を実施す
る装置にも関するものである。リードフレームの導体の
先端部を圧印するためのアンビルと圧印ダイを具えた本
発明の装置は、アンビル表面が互いに鈍角をなす２つの
隣接平面部分を具えると共に、圧印ダイのダイ表面がこ
れら平面部分の一方にほぼ平行であることを特徴とする
。前記鈍角は　１７５°以上及び　１７９．５°以下に
するのが好ましい。
【００１１】本発明を図面を参照して詳細に説明する。 図は略図であって正しいスケールで描いてない。また、
対応する部分は全図を通して同一の符号で示してある。
【００１２】図１は本発明により製造された半導体装置
の平面図を示す。この半導体装置は金属細条から成る導
体２Ａ〜２Ｉと、これら導体の一つ（２ｃ）　上に設け
られた１つの半導体結晶３とを具える。図を明瞭にする
ために９個の導体２のみを図示してあるが、実際にはも
っと多数の導体が存在するのが普通である。結晶３は少
なくとも１つのスイッチング素子を具え、実際には集積
回路を具えるのが普通である。例えば金属ワイヤの形態
の導電接続導線４Ａ〜４Ｉが結晶３と導体２との間の接
続を構成する。
【００１３】導体２はアンビルに沿って移動するバイト
により例えば銅の金属細条から打ち抜きにより製造する
。この製造中に、前述したように、塑性変形により導体
の上面に丸み付き縁が生ずると共に底面に突縁又はばり
が生じ、切断面が斜めになる。図２にこの打ち抜き導体
の先端部２Ｅａ　の断面を示す。
【００１４】これらの不規則変形部は、次の導体先端部
への接続ワイヤ４のボンティング処理を有効に実施する
ために除去する必要がある。この目的のために冷間スタ
ンピング又は圧印処理を実施する。図３Ａ及び３Ｂは従
来行われているこの処理の２つの段階を示す。先端部２
ａを有する導体２をアンビル６の平坦表面５上に置く。 次いで先端部２ａをアンビル６とアンビル表面にほぼ垂
直な方向に移動する圧印ダイ８との互いに平行な表面５
及び７間で圧印する（図３Ａ参照）　。
【００１５】この圧印中、導体の上面及び底面に生ずる
張力及び圧縮力により導体先端部２ａが塑性変形し、そ
の結果として導体２及び先端部２ａがもはや圧印後に同
一平面にならないで図３Ａに示すように互いに対し角度
がつく。
【００１６】圧印後、導体２をボンティング装置の加熱
用ブロック１０の平坦表面に圧接させる。加熱用ブロッ
クは加熱素子９によりボンティングのための所望の温度
に加熱される。図３Ｂから明らかなように、ボンディン
グ中導体先端部２ａは上向き角を有する。この場合先端
部は所要の温度にならないと共にボンディング中供給さ
れる超音波エネルギーに対する減衰体として作用する。 これによりボンディングが著しく阻害され、１〜数個の
不良接続スポットを生ずる。
【００１７】実際には圧印前にリードフレームを上下さ
かさまにすることが時々行なわれている。しかし、これ
は前記欠点を除去するものではない。更に、この場合に
は上面側にばりがそのまま残るため、導体先端部が圧印
中にその全表面に亘って磨かれない。このことはボンデ
ィング中に問題を生じ、またＰＲＳ　（パターン認識シ
ステム）のような所定の光感応装置の製造中にも光反射
に関し問題を生ずる。
【００１８】本発明においては、圧印すべき導体先端部
２ａに対応するアンビル表面５の区域とこの表面に平行
な圧印ダイのダイ表面７とをアンビル表面５の隣接部分
に対し下向きに角度をつけることにより上述の問題を解
決することができる。
【００１９】これを図４に示す。図４から明らかなよう
に、アンビル表面５を２つの部分５Ａ及び５Ｂに分割し
、部分５Ａを隣接部分５Ｂに対し下向きに角度αをつけ
る。ダイ表面７は部分５Ａに平行で、従ってダイ表面も
部分５Ｂに対し下向きに角度αをなすと共に圧印ダイ８
の移動方向に対し９０°−αの角度をなす。
【００２０】この場合、圧印により及ぼされた張力及び
圧縮力の影響の下で材料の塑性変形により、導体先端部
２ａが導体２の残部に対し、本発明を実行しない場合に
生ずる屈曲と反対方向の屈曲を生ずるか、導体２の非圧
印部分とほぼ一面内に位置するようになる。
【００２１】既知の方法との大きな差異を図５及び図６
に示す。導体２をボンディング装置の加熱用ブロック１
０の表面上に置く（図５）。次いでこの導体２をクラン
プ部材１１により加熱用ブロック１０にクランプすると
（図６）、先端部材２ａも加熱素子９により加熱される
加熱用ブロック１０にその全長に亘って圧接され、正し
い温度になる。また、このように先端部２ａがその全表
面に亘ってブロック１０と接触するため、ボンディング
装置１２により供給される超音波エネルギー１３の減衰
は生ぜず、ワイヤ１４を先端部２ａに良好に接続するこ
とができる。
【００２２】本発明の重要な利点は、このような弾性圧
接によってクランプ板１１の不規則性及び導体の厚さ及
び材料の不規則性による問題が自動的に除去される点に
ある。角度αの所望値は特に導体の幅及び高さ及び材料
の硬さに依存する。　０．５°以上及び５°以下の角度
αが一般に満足な結果をもたらすことが確かめられた。
【００２３】以上本発明を１つの導体について説明した
が、上述の処理は一般にリードフレームの全導体に同時
に行われること明らかである。
【００２４】本発明は上述した本発明の方法を実施する
装置にも関する。本発明の装置はアンビルとリードフレ
ームの導体の先端部を圧印する圧印ダイとを具え、アン
ビル表面を互いにβ＝　１８０°−αの鈍角をなす２つ
の隣接平面部分で構成し、圧印ダイのダイ表面をこれら
平面部分の一方に実質的に平行にする。この角度βは　
１７５°以上及び　１７９．５°以下にするのが好まし
い。
【図面の簡単な説明】
【図１】本発明方法により製造される半導体装置の平面
図である。
【図２】打ち抜き後の導体先端部の断面図である。
【図３】図３Ａ及び３Ｂは従来の方法による導体先端部
の圧印処理の２つの段階を示す図である。
【図４】本発明方法による圧印処理中の導体先端部を示
す図である。
【図５】本発明方法により製造された導体先端部に対す
る超音波溶接処理の前段階を示す図である。
【図６】本発明方法により製造された導体先端部に対す
る超音波溶接処理中の状態を示す図である。
【符号の説明】
１　　半導体装置 ２Ａ〜２Ｉ　　導体 ２ａ　　導体先端部 ３　　半導体結晶 ４Ａ〜４Ｉ　　導電接続線 ５　　アンビル表面 ５Ａ，　５Ｂ　　アンビル表面部分 ６　　アンビル ７　　ダイ表面 ８　　圧印ダイ ９　　加熱素子 １０　　加熱用ブロック １１　　クランプ部材 １２　　ボンディング装置 １３　　超音波エネルギー １４　　ワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　金属細条から成る複数の導体と、これ
    ら導体の一つの上に設けられた少なくとも１つの半導体
    スイッチング素子を含む半導体結晶と、該結晶から前記
    導体への導電接続線とを具える半導体装置を製造するに
    当り、前記導体を金属細条から打ち抜き、次いでこれら
    導体の先端部をアンビルと該アンビルの表面にほぼ垂直
    な方向に移動する圧印ダイとの互いに平行な表面間で圧
    印して不規則変形部を除去し、斯かる後に前記導電接続
    線を前記導体の先端部に超音波溶接により固着するよう
    にした半導体装置の製造方法において、アンビル表面の
    、圧印すべき導体先端部に対応する部分とこれに平行な
    圧印ダイのダイ表面とをアンビル表面の隣接部分に対し
    て下向きに角度をつけたことを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】　　前記角度は０．５　°以上及び５°以
    下にすることを特徴とする請求項１記載の方法。
  3. 【請求項３】　　リードフレームの導体の先端部を圧印
    処理するアンビル及び圧印ダイを具え、アンビル表面が
    互いに鈍角をなす２つの隣接平面部分を具えると共に、
    圧印ダイのダイ表面がこれら平面部分の一方にほぼ平行
    であることを特徴とする請求項１記載の方法を実施する
    装置。
  4. 【請求項４】　　前記鈍角は　１７５°以上及び　１７
    ９．５°以下であることを特徴とする請求項３記載の装
    置。
JP3184115A 1990-06-29 1991-06-28 半導体装置の製造方法及び該方法を実施する装置 Expired - Fee Related JP3007720B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001491 1990-06-29
NL9001491A NL9001491A (nl) 1990-06-29 1990-06-29 Werkwijze ter vervaardiging van een halfgeleiderinrichting, en inrichting voor toepassing van de werkwijze.

Publications (2)

Publication Number Publication Date
JPH04233261A true JPH04233261A (ja) 1992-08-21
JP3007720B2 JP3007720B2 (ja) 2000-02-07

Family

ID=19857336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3184115A Expired - Fee Related JP3007720B2 (ja) 1990-06-29 1991-06-28 半導体装置の製造方法及び該方法を実施する装置

Country Status (6)

Country Link
US (1) US5202289A (ja)
EP (1) EP0463685B1 (ja)
JP (1) JP3007720B2 (ja)
DE (1) DE69112923T2 (ja)
NL (1) NL9001491A (ja)
TW (1) TW218425B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737940A (ja) * 1993-07-22 1995-02-07 Sanken Electric Co Ltd 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
US5288943A (en) * 1993-01-27 1994-02-22 The Whitaker Corporation Method of providing bends in electrical leads, and articles made thereby

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112052A (ja) * 1984-06-27 1986-01-20 Hitachi Ltd フラツトパツク部品のリ−ド矯正方法
JPH01192155A (ja) * 1988-01-28 1989-08-02 Mitsui High Tec Inc リードフレームの製造方法
JPH01321663A (ja) * 1988-06-23 1989-12-27 Nec Corp 半導体装置のリード成形装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737940A (ja) * 1993-07-22 1995-02-07 Sanken Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW218425B (ja) 1994-01-01
NL9001491A (nl) 1992-01-16
EP0463685B1 (en) 1995-09-13
DE69112923D1 (de) 1995-10-19
US5202289A (en) 1993-04-13
DE69112923T2 (de) 1996-04-25
JP3007720B2 (ja) 2000-02-07
EP0463685A1 (en) 1992-01-02

Similar Documents

Publication Publication Date Title
US5322207A (en) Method and apparatus for wire bonding semiconductor dice to a leadframe
US5277356A (en) Wire bonding method
JPH06334110A (ja) 打抜き性に優れたフィルム及びこれを用いたリードフレーム
US6158645A (en) Method of bonding radiation plate
US5516029A (en) Method and apparatus for bonding a semiconductor device
CN1105399C (zh) 将内引线焊接到半导体集成电路上的无凸缘方法
US4829669A (en) Method of manufacturing a chip carrier
JPH04233261A (ja) 半導体装置の製造方法及び該方法を実施する装置
GB2261547A (en) Semiconductor device with bonding pads at the edge
US5270570A (en) Lead frame for a multiplicity of terminals
US5634586A (en) Single point bonding method
US5466967A (en) Lead frame for a multiplicity of terminals
JPS63161685A (ja) 発光素子用リ−ドフレ−ムの製造方法
JP3578236B2 (ja) チップ型半導体装置の製造方法
JPH09312373A (ja) リードフレームのインナーリード先端構造及びその加工方法
JPS63227042A (ja) 加工歪の少ないリ−ドフレ−ムの製造方法およびこれに用いる金型
JPH0669393A (ja) リードの曲げ加工方法
JP3398198B2 (ja) リードフレーム及びその製造方法
JP2648354B2 (ja) リードフレームの製造方法
JPH0828453B2 (ja) 半導体装置のリード成形方法
JPH01231334A (ja) ワイヤーボンディング方法
JP2849181B2 (ja) 半導体装置の外部リード成形方法
JPH0966334A (ja) 半導体パッケージ用放熱板の製造方法
JPH03241767A (ja) リードフレームの製造方法
JPH06163781A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees