JPH04229750A - 無線通信装置及びその装置の受信制御方式 - Google Patents
無線通信装置及びその装置の受信制御方式Info
- Publication number
- JPH04229750A JPH04229750A JP3110575A JP11057591A JPH04229750A JP H04229750 A JPH04229750 A JP H04229750A JP 3110575 A JP3110575 A JP 3110575A JP 11057591 A JP11057591 A JP 11057591A JP H04229750 A JPH04229750 A JP H04229750A
- Authority
- JP
- Japan
- Prior art keywords
- ldc
- timing
- clock signal
- condition
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 39
- 238000005070 sampling Methods 0.000 claims abstract description 198
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 238000012937 correction Methods 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 6
- 230000036039 immunity Effects 0.000 abstract 1
- 230000010363 phase shift Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 230000003111 delayed effect Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 208000023514 Barrett esophagus Diseases 0.000 description 1
- 101100425598 Solanum lycopersicum tm-1 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 102220059961 rs786201335 Human genes 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、狭帯域デジタル変調方
式の一方式であるＧＭＳＫ（Ｇａｕｓｓｉａｎ ｆｉｌ
ｔｅｒｅｄ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ） 変調波を受信し周波数検波して得られる検波信号
をクロック信号によりサンプリングしてデータ判定を行
う無線通信装置及びその装置の受信制御方式に関する。
式の一方式であるＧＭＳＫ（Ｇａｕｓｓｉａｎ ｆｉｌ
ｔｅｒｅｄ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ） 変調波を受信し周波数検波して得られる検波信号
をクロック信号によりサンプリングしてデータ判定を行
う無線通信装置及びその装置の受信制御方式に関する。
【０００２】
【従来の技術】この種の無線通信装置としては、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、データを受信して復調する場合に、クロック信
号のタイミングでサンプリングした値をこれらのレベル
と比較することによりデータ判定するようになっている
。
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、データを受信して復調する場合に、クロック信
号のタイミングでサンプリングした値をこれらのレベル
と比較することによりデータ判定するようになっている
。
【０００３】そして従来このような無線通信装置に使用
されるクロック再生方式としては、デジタル方式のＰＰ
Ｌ回路を使用したものが一般的である。これは周波数検
波信号を基準電圧と比較してゼロクロス点を捜し、これ
をトリガーとしてＰＬＬ回路を動作させるものである。 すなわち検波信号がデータの変化点においてゼロを横切
ることを利用してクロック信号の同期を確立しようとす
る方式である。
されるクロック再生方式としては、デジタル方式のＰＰ
Ｌ回路を使用したものが一般的である。これは周波数検
波信号を基準電圧と比較してゼロクロス点を捜し、これ
をトリガーとしてＰＬＬ回路を動作させるものである。 すなわち検波信号がデータの変化点においてゼロを横切
ることを利用してクロック信号の同期を確立しようとす
る方式である。
【０００４】しかし発生するゼロクロス点の全てをＰＬ
Ｌ回路のトリガーとすると受信状態が悪化して検波信号
が歪んだり、ノイズが増加した場合に本来のデータ変化
点以外でもゼロクロス点が頻繁に発生し、再生されるク
ロックが不安定となる。
Ｌ回路のトリガーとすると受信状態が悪化して検波信号
が歪んだり、ノイズが増加した場合に本来のデータ変化
点以外でもゼロクロス点が頻繁に発生し、再生されるク
ロックが不安定となる。
【０００５】そこで再生されたクロックに基づいて次に
到来するゼロクロスを予測する予測時間窓信号を作り、
その時間窓内に発生したゼロクロスのみをＰＬＬ回路の
トリガ−とする方式が特開平１−２４００２４号公報に
開示されている。
到来するゼロクロスを予測する予測時間窓信号を作り、
その時間窓内に発生したゼロクロスのみをＰＬＬ回路の
トリガ−とする方式が特開平１−２４００２４号公報に
開示されている。
【０００６】これは図１４に示すようにアンテナ１で受
信されたＧＭＳＫ変調波が検波器２で検波され、その検
波信号がゼロクロス選択回路３に入力される。ゼロクロ
ス選択回路３は検波信号が基準電圧、すなわちセロレベ
ルをクロスする点を抽出するが、このとき時間窓信号発
生回路４が再生クロックに基づいて予めゼロクロスを予
測する予測時間窓信号を発生するので、ゼロクロス選択
回路３はその予測時間窓信号に基づいて多数のゼロクロ
スのうちからその時間窓内に発生したゼロクロスのみを
抽出する。こうして抽出されたゼロクロス信号と分周器
５からの再生クロックが位相比較器６に入力されて位相
比較される。
信されたＧＭＳＫ変調波が検波器２で検波され、その検
波信号がゼロクロス選択回路３に入力される。ゼロクロ
ス選択回路３は検波信号が基準電圧、すなわちセロレベ
ルをクロスする点を抽出するが、このとき時間窓信号発
生回路４が再生クロックに基づいて予めゼロクロスを予
測する予測時間窓信号を発生するので、ゼロクロス選択
回路３はその予測時間窓信号に基づいて多数のゼロクロ
スのうちからその時間窓内に発生したゼロクロスのみを
抽出する。こうして抽出されたゼロクロス信号と分周器
５からの再生クロックが位相比較器６に入力されて位相
比較される。
【０００７】位相比較器６はゼロクロス信号と再生クロ
ックの位相差に対応する信号を出力し順序フイルタ７に
供給される。順序フイルタ７は入力される位相差信号に
基づいて再生クロックが遅れているときには前進信号を
位相制御回路８に供給し、また再生クロックが進んでい
るときには後退信号を位相制御回路８に供給する。
ックの位相差に対応する信号を出力し順序フイルタ７に
供給される。順序フイルタ７は入力される位相差信号に
基づいて再生クロックが遅れているときには前進信号を
位相制御回路８に供給し、また再生クロックが進んでい
るときには後退信号を位相制御回路８に供給する。
【０００８】位相制御回路８は入力される前進信号ある
いは後退信号によって、再生クロックのＮ倍の周波数の
パルスを発生する高安定固定発振器９からのパルス信号
を制御する。すなわち後退信号のときには入力されるパ
ルス信号の一部を除去し、また前進信号のときには入力
されるパルス信号に一部パルスを挿入する。
いは後退信号によって、再生クロックのＮ倍の周波数の
パルスを発生する高安定固定発振器９からのパルス信号
を制御する。すなわち後退信号のときには入力されるパ
ルス信号の一部を除去し、また前進信号のときには入力
されるパルス信号に一部パルスを挿入する。
【０００９】そして位相制御回路８からパルス信号が分
周器５に供給されて分周される。このときパルス信号の
一部が除去されていると再生クロックの位相が遅れ、ま
た一部パルスが挿入されたときは再生クロックの位相が
進む。このような一連の動作により再生クロックは検波
信号に同期することになる。
周器５に供給されて分周される。このときパルス信号の
一部が除去されていると再生クロックの位相が遅れ、ま
た一部パルスが挿入されたときは再生クロックの位相が
進む。このような一連の動作により再生クロックは検波
信号に同期することになる。
【００１０】ゼロクロス選択回路３は図１５に示すよう
にコンパレータ１１、排他的オアゲート１２、アンドゲ
ート１３、Ｄ形フリップフロップ１４、ＲＳフリップフ
ロップ１５及びインバータ１６で構成されている。そし
て入力される検波信号及び時間窓信号と各部の出力波形
は図１６に示すようになる。
にコンパレータ１１、排他的オアゲート１２、アンドゲ
ート１３、Ｄ形フリップフロップ１４、ＲＳフリップフ
ロップ１５及びインバータ１６で構成されている。そし
て入力される検波信号及び時間窓信号と各部の出力波形
は図１６に示すようになる。
【００１１】一方、直流レベルの補正を行なうものとし
ては実開平２−８２４３号公報のものが知られている。 これは図１７に示すようにアンテナ２１、検波器２２、
減算器２３、データ判定回路２４、直流レベル検出回路
２５からなり、前記直流レベル検出回路２５はＡ／Ｄ変
換器２６、クロック再生回路２７、誤差信号生成回路２
８、積分器２９、Ｄ／Ａ変換器３０で構成されている。
ては実開平２−８２４３号公報のものが知られている。 これは図１７に示すようにアンテナ２１、検波器２２、
減算器２３、データ判定回路２４、直流レベル検出回路
２５からなり、前記直流レベル検出回路２５はＡ／Ｄ変
換器２６、クロック再生回路２７、誤差信号生成回路２
８、積分器２９、Ｄ／Ａ変換器３０で構成されている。
【００１２】この回路ではアンテナ２１で受信されたＧ
ＭＳＫ変調波は検波器２２で検波された後減算器２３を
介してデータ判定回路２４及び直流レベル検出回路２５
にそれぞれ入力される。
ＭＳＫ変調波は検波器２２で検波された後減算器２３を
介してデータ判定回路２４及び直流レベル検出回路２５
にそれぞれ入力される。
【００１３】このときの検波信号のアイパターンは図１
８の（ａ） に示すようになる。図中ＶＲ は基準レベ
ル、Ｖ１ は第１の判定レベル、Ｖ２ は第２の判定レ
ベル、Ｖｓ は信号振幅量、Ｖｉ ，Ｖｉ−１ ，Ｖｉ
＋１ ，Ｖｉ−２ ，Ｖｉ＋２ は各ビットにおける信
号レベルである。
８の（ａ） に示すようになる。図中ＶＲ は基準レベ
ル、Ｖ１ は第１の判定レベル、Ｖ２ は第２の判定レ
ベル、Ｖｓ は信号振幅量、Ｖｉ ，Ｖｉ−１ ，Ｖｉ
＋１ ，Ｖｉ−２ ，Ｖｉ＋２ は各ビットにおける信
号レベルである。
【００１４】直流レベル検出回路２５に入力された検波
信号はＡ／Ｄ変換器２６によってデジタル信号に変換さ
れて誤差信号生成回路２８に入力される。この誤差信号
生成回路２８では以下の動作を行なう。すなわち信号レ
ベルＶ（ｉ） がＶ１ ＜Ｖ（ｉ） のときは補正量と
してＶ（ｉ） −Ｖｓを求める。またＶ２ ＜Ｖ（ｉ）
＜Ｖ１ のときは補正量としてＶ（ｉ） を求め、Ｖ
（ｉ） ＜Ｖ２ のときは補正量としてＶ（ｉ） ＋Ｖ
ｓ を求める。
信号はＡ／Ｄ変換器２６によってデジタル信号に変換さ
れて誤差信号生成回路２８に入力される。この誤差信号
生成回路２８では以下の動作を行なう。すなわち信号レ
ベルＶ（ｉ） がＶ１ ＜Ｖ（ｉ） のときは補正量と
してＶ（ｉ） −Ｖｓを求める。またＶ２ ＜Ｖ（ｉ）
＜Ｖ１ のときは補正量としてＶ（ｉ） を求め、Ｖ
（ｉ） ＜Ｖ２ のときは補正量としてＶ（ｉ） ＋Ｖ
ｓ を求める。
【００１５】このような補正量により信号レベルの中心
値に相当する量が得られる。この補正量から基準レベル
ＶＲ を引いたものを誤差信号生成回路２８の出力とし
ている。
値に相当する量が得られる。この補正量から基準レベル
ＶＲ を引いたものを誤差信号生成回路２８の出力とし
ている。
【００１６】誤差信号生成回路２８の出力は積分器２９
に入力されて積分され、さらにＤ／Ａ変換器３０により
アナログ信号に変換された後減算器２３に入力される。 減算器２３では検波信号からアナログ信号を減算する。 こうしてデータ判定回路２４は正確な基準直流レベルを
得てデータ判定を行なう。
に入力されて積分され、さらにＤ／Ａ変換器３０により
アナログ信号に変換された後減算器２３に入力される。 減算器２３では検波信号からアナログ信号を減算する。 こうしてデータ判定回路２４は正確な基準直流レベルを
得てデータ判定を行なう。
【００１７】
【発明が解決しようとする課題】しかし図１４及び図１
５に示すクロック再生方式では時間窓信号の示す予測時
間内に検波信号にノイズが重畳するとこれにより誤動作
を招く問題があった。すなわち図１９に示すように検波
信号にノイズａが重畳することによりアンドゲート１３
の出力が本来は時刻ｔで立上がるべきところ時刻ｔ′で
立上がってしまいずれが生じる。また図１６において検
波信号は時刻ｔＢ ′でゼロクロスしているのでアンド
ゲート１３の出力も当然時刻ｔＢ ′で立上がっている
。
５に示すクロック再生方式では時間窓信号の示す予測時
間内に検波信号にノイズが重畳するとこれにより誤動作
を招く問題があった。すなわち図１９に示すように検波
信号にノイズａが重畳することによりアンドゲート１３
の出力が本来は時刻ｔで立上がるべきところ時刻ｔ′で
立上がってしまいずれが生じる。また図１６において検
波信号は時刻ｔＢ ′でゼロクロスしているのでアンド
ゲート１３の出力も当然時刻ｔＢ ′で立上がっている
。
【００１８】しかしこのとき本来の正しいクロックタイ
ミング、すなわちデータの変化点は時刻ｔＢ である。 これはＧＭＳＫ変調波を周波数検波して得られた検波信
号においてはゼロクロスが必ずしもデータ変化点に完全
に一致していないために生じることである。
ミング、すなわちデータの変化点は時刻ｔＢ である。 これはＧＭＳＫ変調波を周波数検波して得られた検波信
号においてはゼロクロスが必ずしもデータ変化点に完全
に一致していないために生じることである。
【００１９】ＧＭＳＫ変調波を周波数検波したときの検
波信号のアイパターンを図２０に示しているが、この図
における各点Ａ，Ｂ，Ｂ′，Ｃ，Ｄは図１６の検波信号
の各点に対応している。図２０からも明らかなようにデ
ータの変化点はＢでありその時刻はｔＢ であるが、ゼ
ロクロス点はＢ′である。そのためＢ′点をクロック位
相の制御情報とする従来方式ではアンドゲート１３の出
力の立上がりが本来の時刻ｔＢ ではなく時刻ｔＢ ′
となり誤動作を生じる。
波信号のアイパターンを図２０に示しているが、この図
における各点Ａ，Ｂ，Ｂ′，Ｃ，Ｄは図１６の検波信号
の各点に対応している。図２０からも明らかなようにデ
ータの変化点はＢでありその時刻はｔＢ であるが、ゼ
ロクロス点はＢ′である。そのためＢ′点をクロック位
相の制御情報とする従来方式ではアンドゲート１３の出
力の立上がりが本来の時刻ｔＢ ではなく時刻ｔＢ ′
となり誤動作を生じる。
【００２０】また点Ｄのような場合はゼロクロス点とデ
ータ変化点が一致するため、点Ｂ′や点Ｄが頻繁に混在
する検波信号を受信すると再生クロックの位相が頻繁に
ゆれ、いわゆるジッタを生じ、不安定となる問題があっ
た。
ータ変化点が一致するため、点Ｂ′や点Ｄが頻繁に混在
する検波信号を受信すると再生クロックの位相が頻繁に
ゆれ、いわゆるジッタを生じ、不安定となる問題があっ
た。
【００２１】そこで本発明は、再生されるクロックと検
波信号の位相差を検出するのに最も適した検波信号波形
を受信したときのみ位相差を検出して再生クロックの発
生を制御することにより、ノイズに強く、位相ジッタの
少ない安定したクロックの再生ができる無線通信装置を
提供しようとするものである。
波信号の位相差を検出するのに最も適した検波信号波形
を受信したときのみ位相差を検出して再生クロックの発
生を制御することにより、ノイズに強く、位相ジッタの
少ない安定したクロックの再生ができる無線通信装置を
提供しようとするものである。
【００２２】また従来のクロック再生方式では、検波信
号が基準電圧をクロスする時刻を再生クロックの位相を
制御する基準としている。このため図１８の（ａ） の
アイパターンで示すように、検波信号の中心レベルと基
準電圧ＶＲが一致している場合は、再生クロックの位相
が図１８の（ｂ） に示すようにずれていても検波信号
が基準電圧ＶＲ をクロス時刻ｔｉ と再生クロックの
変化点ｔｊ との位相差θが求まり、その位相差を補正
できる。
号が基準電圧をクロスする時刻を再生クロックの位相を
制御する基準としている。このため図１８の（ａ） の
アイパターンで示すように、検波信号の中心レベルと基
準電圧ＶＲが一致している場合は、再生クロックの位相
が図１８の（ｂ） に示すようにずれていても検波信号
が基準電圧ＶＲ をクロス時刻ｔｉ と再生クロックの
変化点ｔｊ との位相差θが求まり、その位相差を補正
できる。
【００２３】しかし図２１の（ａ） のアイパターンで
示すように、検波信号の中心レベルが何等かの理由で基
準電圧ＶＲ からずれてしまった場合は以下のような問
題が発生する。すなわち図２１の（ａ） に示すように
検波信号の中心レベルが高い方へドリフトした場合、検
波信号が基準電圧ＶＲ とクロスするのは点Ｂ１ ある
いは点Ｄのような箇所となる。もしこのときの再生クロ
ックが図２１の（ｂ） に示すように本来正しいもので
あったとしても、この場合検出されたゼロクロス点とは
一致しないので点Ｄが検出されるとクロックの位相を進
ませることになり、また点Ｂ１ が検出されるとクロッ
クの位相を遅らせることになり、誤った位相制御動作を
行なってしまう問題があった。
示すように、検波信号の中心レベルが何等かの理由で基
準電圧ＶＲ からずれてしまった場合は以下のような問
題が発生する。すなわち図２１の（ａ） に示すように
検波信号の中心レベルが高い方へドリフトした場合、検
波信号が基準電圧ＶＲ とクロスするのは点Ｂ１ ある
いは点Ｄのような箇所となる。もしこのときの再生クロ
ックが図２１の（ｂ） に示すように本来正しいもので
あったとしても、この場合検出されたゼロクロス点とは
一致しないので点Ｄが検出されるとクロックの位相を進
ませることになり、また点Ｂ１ が検出されるとクロッ
クの位相を遅らせることになり、誤った位相制御動作を
行なってしまう問題があった。
【００２４】また図２１の（ｃ） に示すように再生ク
ロックに位相のずれがある場合も同様に点Ｂ１ を通る
波形のときには位相誤差θが検出されず、また点Ｄを通
る波形のときには誤った位相差θ′が検出され、これに
基づいて誤った位相制御動作を行なってしまう問題があ
った。
ロックに位相のずれがある場合も同様に点Ｂ１ を通る
波形のときには位相誤差θが検出されず、また点Ｄを通
る波形のときには誤った位相差θ′が検出され、これに
基づいて誤った位相制御動作を行なってしまう問題があ
った。
【００２５】一方、図１７に示す直流レベルの補正を行
なうものでは以下のような問題があった。すなわちＶ（
ｉ） ＞Ｖ１ のときの補正量をＶ（ｉ） −Ｖｓ と
して求めていたが、ＧＭＳＫ変調波を周波数検波した波
形は図１８の（ａ） に示すように、Ｖ（ｉ） ＞Ｖ１
となる点はＡ１ 、Ａ２ 、Ａ３ の３つの場合があ
り、それぞれに対応する補正量は、Ｖ（ｉ） −Ｖｓ１
、Ｖ（ｉ） −Ｖｓ２、Ｖ（ｉ） −Ｖｓ となる。従
って補正量をＶ（ｉ） −Ｖｓ のみとしたのでは点Ａ
１ 、Ａ２ を通る波形の場合に補正に誤差を生じる。 Ｖ（ｉ） ＜Ｖ２ のときも同様である。
なうものでは以下のような問題があった。すなわちＶ（
ｉ） ＞Ｖ１ のときの補正量をＶ（ｉ） −Ｖｓ と
して求めていたが、ＧＭＳＫ変調波を周波数検波した波
形は図１８の（ａ） に示すように、Ｖ（ｉ） ＞Ｖ１
となる点はＡ１ 、Ａ２ 、Ａ３ の３つの場合があ
り、それぞれに対応する補正量は、Ｖ（ｉ） −Ｖｓ１
、Ｖ（ｉ） −Ｖｓ２、Ｖ（ｉ） −Ｖｓ となる。従
って補正量をＶ（ｉ） −Ｖｓ のみとしたのでは点Ａ
１ 、Ａ２ を通る波形の場合に補正に誤差を生じる。 Ｖ（ｉ） ＜Ｖ２ のときも同様である。
【００２６】また上述した補正量の誤差は再生クロック
信号に図１８の（ｂ）に示すように位相ずれがない場合
で、再生クロック信号に図１８の（ｃ） に示すような
位相のずれがあった場合はサンプリング値は例えば点Ｂ
３ に示すようになり、この場合の正しい補正量はＶ（
ｉ） −Ｖｓ３となる。もし補正量をＶ（ｉ） −Ｖｓ
又はＶ（ｉ） −Ｖｓ１とした場合、実際には直流レ
ベルがずれていないにも拘らず、再生クロック信号の位
相ずれのために誤った基準直流レベルの補正を行なって
しまうという問題があった。
信号に図１８の（ｂ）に示すように位相ずれがない場合
で、再生クロック信号に図１８の（ｃ） に示すような
位相のずれがあった場合はサンプリング値は例えば点Ｂ
３ に示すようになり、この場合の正しい補正量はＶ（
ｉ） −Ｖｓ３となる。もし補正量をＶ（ｉ） −Ｖｓ
又はＶ（ｉ） −Ｖｓ１とした場合、実際には直流レ
ベルがずれていないにも拘らず、再生クロック信号の位
相ずれのために誤った基準直流レベルの補正を行なって
しまうという問題があった。
【００２７】そこで本発明は、検波信号の中心レベルが
基準レベルからずれ、同時に再生クロックの位相がずれ
ている場合においても、基準レベルや識別閾値を正確に
補正でき、また再生クロック信号の位相についても正し
く補正でき、従って常に正しいデータ判定ができる無線
通信装置及びその装置の受信制御方式を提供しようとす
るものである。
基準レベルからずれ、同時に再生クロックの位相がずれ
ている場合においても、基準レベルや識別閾値を正確に
補正でき、また再生クロック信号の位相についても正し
く補正でき、従って常に正しいデータ判定ができる無線
通信装置及びその装置の受信制御方式を提供しようとす
るものである。
【００２８】
【課題を解決するための手段】請求項１対応の発明は、
ＧＭＳＫ変調波を受信し検波信号を得る検波器と、サン
プリングクロック信号を発生させるクロック信号発生器
と、このクロック信号発生器からのクロック信号のタイ
ミングで検波器からの検波信号をサンプリングするサン
プリング回路と、このサンプリング回路でサンプリング
された値を記憶するメモリと、このメモリのサンプリン
グ値に基づいて演算を行ない、クロック信号発生器の位
相制御を行なう位相制御信号を出力するとともに受信デ
ータ判定を行なう演算手段からなる無線通信装置におい
て、演算手段は、検波信号に対して直流レベルに対応す
る基準レベルＬＤＣ並びに高レベルＬＡ と低レベルＬ
Ｂ の２つの識別閾値を設定し、任意のタイミングｔｎ
におけるサンプリング値Ｅｎ とタイミングｔｎ よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−１ とタイミングｔｎ より２クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−２ に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１≦ＬＡ でかつ
ＬＡ ＜Ｅｎ が成立するときは、サンプリング値Ｅｎ
−１ が基準レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣ
ならばクロック信号発生器を制御して再生されるクロッ
ク信号の位相を遅らせ、Ｅｎ−１ ＞ＬＤＣならばクロ
ック信号発生器を制御して再生されるクロック信号の位
相を進ませる位相制御信号を出力する第１の判定手段と
、任意のタイミングｔｎ におけるサンプリング値Ｅｎ
とタイミングｔｎ より１クロック前のタイミングに
おけるサンプリング値Ｅｎ−１ とタイミングｔｎ よ
り２クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−２ に対して、ＬＡ ＜Ｅｎ−２ でかつＬＢ ≦
Ｅｎ−１≦ＬＡ でかつＥｎ ＜ＬＢ が成立するとき
は、サンプリング値Ｅｎ−１ が基準レベルＬＤＣに対
してＥｎ−１＜ＬＤＣならばクロック信号発生器を制御
して再生されるクロック信号の位相を進ませ、Ｅｎ−１
＞ＬＤＣならばクロック信号発生器を制御して再生さ
れるクロック信号の位相を遅らせる位相制御信号を出力
する第２の判定手段を設けたものである。
ＧＭＳＫ変調波を受信し検波信号を得る検波器と、サン
プリングクロック信号を発生させるクロック信号発生器
と、このクロック信号発生器からのクロック信号のタイ
ミングで検波器からの検波信号をサンプリングするサン
プリング回路と、このサンプリング回路でサンプリング
された値を記憶するメモリと、このメモリのサンプリン
グ値に基づいて演算を行ない、クロック信号発生器の位
相制御を行なう位相制御信号を出力するとともに受信デ
ータ判定を行なう演算手段からなる無線通信装置におい
て、演算手段は、検波信号に対して直流レベルに対応す
る基準レベルＬＤＣ並びに高レベルＬＡ と低レベルＬ
Ｂ の２つの識別閾値を設定し、任意のタイミングｔｎ
におけるサンプリング値Ｅｎ とタイミングｔｎ よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−１ とタイミングｔｎ より２クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−２ に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１≦ＬＡ でかつ
ＬＡ ＜Ｅｎ が成立するときは、サンプリング値Ｅｎ
−１ が基準レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣ
ならばクロック信号発生器を制御して再生されるクロッ
ク信号の位相を遅らせ、Ｅｎ−１ ＞ＬＤＣならばクロ
ック信号発生器を制御して再生されるクロック信号の位
相を進ませる位相制御信号を出力する第１の判定手段と
、任意のタイミングｔｎ におけるサンプリング値Ｅｎ
とタイミングｔｎ より１クロック前のタイミングに
おけるサンプリング値Ｅｎ−１ とタイミングｔｎ よ
り２クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−２ に対して、ＬＡ ＜Ｅｎ−２ でかつＬＢ ≦
Ｅｎ−１≦ＬＡ でかつＥｎ ＜ＬＢ が成立するとき
は、サンプリング値Ｅｎ−１ が基準レベルＬＤＣに対
してＥｎ−１＜ＬＤＣならばクロック信号発生器を制御
して再生されるクロック信号の位相を進ませ、Ｅｎ−１
＞ＬＤＣならばクロック信号発生器を制御して再生さ
れるクロック信号の位相を遅らせる位相制御信号を出力
する第２の判定手段を設けたものである。
【００２９】請求項２対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立する毎にサンプ
リング値Ｅｎ−１ を制御情報値としてメモリに記憶す
る第１の記憶処理手段と、メモリに記憶された制御情報
値の最新値を含め予め設定された規定回数前までの制御
情報値の平均値Ｅｘを求め、この平均値Ｅｘ が基準レ
ベルＬＤＣに対してＥｘ ＜ＬＤＣならばクロック信号
発生器を制御して再生されるクロック信号の位相を遅ら
せ、Ｅｘ ＞ＬＤＣならばクロック信号発生器を制御し
て再生されるクロック信号の位相を進ませる位相制御信
号を出力する第１の判定手段と、任意のタイミングｔｎ
におけるサンプリング値Ｅｎ とタイミングｔｎ よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−１ とタイミングｔｎ より２クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−２ に対して、ＬＡ
＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＥｎ ＜ＬＢ が成立する毎にサンプリング値Ｅｎ−
１を制御情報値としてメモリに記憶する第２の記憶処理
手段と、メモリに記憶された制御情報値の最新値を含め
予め設定された規定回数前までの制御情報値の平均値Ｅ
ｙ を求め、この平均値Ｅｙ が基準レベルＬＤＣに対
してＥｙ ＜ＬＤＣならばクロック信号発生器を制御し
て再生されるクロック信号の位相を進ませ、Ｅｙ ＞Ｌ
ＤＣならばクロック信号発生器を制御して再生されるク
ロック信号の位相を遅らせる位相制御信号を出力する第
２の判定手段を設けたものである。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立する毎にサンプ
リング値Ｅｎ−１ を制御情報値としてメモリに記憶す
る第１の記憶処理手段と、メモリに記憶された制御情報
値の最新値を含め予め設定された規定回数前までの制御
情報値の平均値Ｅｘを求め、この平均値Ｅｘ が基準レ
ベルＬＤＣに対してＥｘ ＜ＬＤＣならばクロック信号
発生器を制御して再生されるクロック信号の位相を遅ら
せ、Ｅｘ ＞ＬＤＣならばクロック信号発生器を制御し
て再生されるクロック信号の位相を進ませる位相制御信
号を出力する第１の判定手段と、任意のタイミングｔｎ
におけるサンプリング値Ｅｎ とタイミングｔｎ よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
ｎ−１ とタイミングｔｎ より２クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−２ に対して、ＬＡ
＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＥｎ ＜ＬＢ が成立する毎にサンプリング値Ｅｎ−
１を制御情報値としてメモリに記憶する第２の記憶処理
手段と、メモリに記憶された制御情報値の最新値を含め
予め設定された規定回数前までの制御情報値の平均値Ｅ
ｙ を求め、この平均値Ｅｙ が基準レベルＬＤＣに対
してＥｙ ＜ＬＤＣならばクロック信号発生器を制御し
て再生されるクロック信号の位相を進ませ、Ｅｙ ＞Ｌ
ＤＣならばクロック信号発生器を制御して再生されるク
ロック信号の位相を遅らせる位相制御信号を出力する第
２の判定手段を設けたものである。
【００３０】請求項３対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段を設けたも
のである。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段を設けたも
のである。
【００３１】請求項４対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段と、条件１
の下でＥ１ｎ−１＜ＬＤＣが成立するとともに条件２の
下でＬＤＣ＜Ｅ２ｎ−１が成立するときクロック信号発
生器を制御して再生されるクロック信号の位相を遅らせ
る位相制御信号を出力する判定手段を設けたものである
。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段と、条件１
の下でＥ１ｎ−１＜ＬＤＣが成立するとともに条件２の
下でＬＤＣ＜Ｅ２ｎ−１が成立するときクロック信号発
生器を制御して再生されるクロック信号の位相を遅らせ
る位相制御信号を出力する判定手段を設けたものである
。
【００３２】請求項５対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段と、条件１
の下でＬＤＣ＜Ｅ１ｎ−１が成立するとともに条件２の
下でＥ２ｎ−１＜ＬＤＣが成立するときクロック信号発
生器を制御して再生されるクロック信号の位相を進ませ
る位相制御信号を出力する判定手段を設けたものである
。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正する補正手段と、条件１
の下でＬＤＣ＜Ｅ１ｎ−１が成立するとともに条件２の
下でＥ２ｎ−１＜ＬＤＣが成立するときクロック信号発
生器を制御して再生されるクロック信号の位相を進ませ
る位相制御信号を出力する判定手段を設けたものである
。
【００３３】請求項６対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正するとともにその補正量
と同量だけ識別閾値ＬＡ とＬＢ を補正する補正手段
を設けたものである。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正するとともにその補正量
と同量だけ識別閾値ＬＡ とＬＢ を補正する補正手段
を設けたものである。
【００３４】請求項７対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１との
平均値に基準レベルＬＤＣが一致するよう補正する補正
手段を設けたものである。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１との
平均値に基準レベルＬＤＣが一致するよう補正する補正
手段を設けたものである。
【００３５】請求項８対応の発明は、演算手段に、任意
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正するとともにその補正量
と同量だけ受信データ判定のための識別閾値を補正する
補正手段を設けたものである。
のタイミングｔｎ におけるサンプリング値Ｅｎ とタ
イミングｔｎ より１クロック前のタイミングにおける
サンプリング値Ｅｎ−１ とタイミングｔｎ より２ク
ロック前のタイミングにおけるサンプリング値Ｅｎ−２
に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−
１ ≦ＬＡ でかつＬＡ ＜Ｅｎが成立するとき条件１
成立を判断する手段と、またＬＡ ＜Ｅｎ−２ でかつ
ＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥｎ−１
をＥ２ｎ−１としたとき、条件１の下でＥ１ｎ−１＜Ｌ
ＤＣが成立するとともに条件２の下でＥ２ｎ−１≦ＬＤ
Ｃが成立するとき、条件１の下でＥ１ｎ−１＝ＬＤＣが
成立するとともに条件２の下でＥ２ｎ−１≠ＬＤＣが成
立するとき並びに条件１の下でＬＤＣ＜Ｅ１ｎ−１が成
立するとともに条件２の下でＬＤＣ≦Ｅ２ｎ−１が成立
するとき、サンプリング値Ｅ１ｎ−１とＥ２ｎ−１に基
づいて基準レベルＬＤＣを補正するとともにその補正量
と同量だけ受信データ判定のための識別閾値を補正する
補正手段を設けたものである。
【００３６】請求項９対応の発明は、受信したＧＭＳＫ
変調波を周波数検波して得られる検波信号をクロック信
号発生器からのクロック信号によりサンプリングしてク
ロック信号発生器の位相制御を行なうとともに受信デー
タ判定を行なう無線通信装置の受信制御方式において、
検波信号に対して直流レベルに対応する基準レベルＬＤ
Ｃ並びに高レベルＬＡ と低レベルＬＢ の２つの識別
閾値を設定し、クロック信号発生器からのクロック信号
のタイミングで検波信号をサンプリングして記憶し、任
意のタイミングｔｎ におけるサンプリング値Ｅｎ と
タイミングｔｎ より１クロック前のタイミングにおけ
るサンプリング値Ｅｎ−１ とタイミングｔｎ より２
クロック前のタイミングにおけるサンプリング値Ｅｎ−
２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ
−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立するときを
条件１とし、またＬＡ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ
−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成立するときを
条件２とし、条件１成立時のＥｎ−１ をＥ１ｎ−１、
条件２成立時のＥｎ−１ をＥ２ｎ−１としたとき、条
件１の下でサンプリング値Ｅ１ｎ−１が基準レベルＬＤ
Ｃと一致しないか、又は条件２の下でサンプリング値Ｅ
２ｎ−１が基準レベルＬＤＣと一致しないとき、サンプ
リング値Ｅ１ｎ−１とＥ２ｎ−１の平均値に基準レベル
ＬＤＣが一致するよう補正することにある。
変調波を周波数検波して得られる検波信号をクロック信
号発生器からのクロック信号によりサンプリングしてク
ロック信号発生器の位相制御を行なうとともに受信デー
タ判定を行なう無線通信装置の受信制御方式において、
検波信号に対して直流レベルに対応する基準レベルＬＤ
Ｃ並びに高レベルＬＡ と低レベルＬＢ の２つの識別
閾値を設定し、クロック信号発生器からのクロック信号
のタイミングで検波信号をサンプリングして記憶し、任
意のタイミングｔｎ におけるサンプリング値Ｅｎ と
タイミングｔｎ より１クロック前のタイミングにおけ
るサンプリング値Ｅｎ−１ とタイミングｔｎ より２
クロック前のタイミングにおけるサンプリング値Ｅｎ−
２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ
−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立するときを
条件１とし、またＬＡ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ
−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成立するときを
条件２とし、条件１成立時のＥｎ−１ をＥ１ｎ−１、
条件２成立時のＥｎ−１ をＥ２ｎ−１としたとき、条
件１の下でサンプリング値Ｅ１ｎ−１が基準レベルＬＤ
Ｃと一致しないか、又は条件２の下でサンプリング値Ｅ
２ｎ−１が基準レベルＬＤＣと一致しないとき、サンプ
リング値Ｅ１ｎ−１とＥ２ｎ−１の平均値に基準レベル
ＬＤＣが一致するよう補正することにある。
【００３７】請求項１０対応の発明は、任意のタイミン
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＬ
ＤＣ＜Ｅ２ｎ−１が成立するときクロック信号発生器を
制御して再生されるクロック信号の位相を遅らせる位相
制御信号を出力することにある。
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＬ
ＤＣ＜Ｅ２ｎ−１が成立するときクロック信号発生器を
制御して再生されるクロック信号の位相を遅らせる位相
制御信号を出力することにある。
【００３８】請求項１１対応の発明は、任意のタイミン
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において条件１の下で
ＬＤＣ＜Ｅ１ｎ−１が成立するとともに条件２の下でＥ
２ｎ−１＜ＬＤＣが成立するときクロック信号発生器を
制御して再生されるクロック信号の位相を進ませる位相
制御信号を出力することにある。
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において条件１の下で
ＬＤＣ＜Ｅ１ｎ−１が成立するとともに条件２の下でＥ
２ｎ−１＜ＬＤＣが成立するときクロック信号発生器を
制御して再生されるクロック信号の位相を進ませる位相
制御信号を出力することにある。
【００３９】請求項１２対応の発明は、任意のタイミン
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において基準レベルＬ
ＤＣの補正量と同量だけ識別閾値ＬＡ とＬＢ を補正
することにある。
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において基準レベルＬ
ＤＣの補正量と同量だけ識別閾値ＬＡ とＬＢ を補正
することにある。
【００４０】請求項１３対応の発明は、任意のタイミン
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において基準レベルＬ
ＤＣの補正量と同量だけ受信データ判定のための識別閾
値を補正することにある。
グｔｎ におけるサンプリング値Ｅｎとタイミングｔｎ
より１クロック前のタイミングにおけるサンプリング
値Ｅｎ−１とタイミングｔｎ より２クロック前のタイ
ミングにおけるサンプリング値Ｅｎ−２に対して、Ｅｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ が成立するときを条件１とし、またＬ
Ａ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＥｎ ＜ＬＢ が成立するときを条件２とし、条件
１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立時のＥ
ｎ−１ をＥ２ｎ−１としたとき、条件１の下でサンプ
リング値Ｅ１ｎ−１が基準レベルＬＤＣと一致しないか
、又は条件２の下でサンプリング値Ｅ２ｎ−１が基準レ
ベルＬＤＣと一致しないとき、サンプリング値Ｅ１ｎ−
１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一致する
よう補正するとともにその補正後において基準レベルＬ
ＤＣの補正量と同量だけ受信データ判定のための識別閾
値を補正することにある。
【００４１】
【作用】基準レベルＬＤＣ並びに識別閾値ＬＡ ，ＬＢ
等は予め設定しておくか、又は伝送すべきデータに先
立ってダミーデータを付加し、このダミーデータの受信
信号レベルより求めて設定するなど、通信の開始時点で
は基準レベルＬＤＣと検波信号の中心レベルが一致する
よう設定されている。
等は予め設定しておくか、又は伝送すべきデータに先
立ってダミーデータを付加し、このダミーデータの受信
信号レベルより求めて設定するなど、通信の開始時点で
は基準レベルＬＤＣと検波信号の中心レベルが一致する
よう設定されている。
【００４２】図１においてデータ変化点に相当する点は
アイパターン上の点ＥＲ になる。従って時刻ｔＲ に
おいてサンプリングが行われるようにクロックの制御が
行われるとクロック信号の同期が得られる。
アイパターン上の点ＥＲ になる。従って時刻ｔＲ に
おいてサンプリングが行われるようにクロックの制御が
行われるとクロック信号の同期が得られる。
【００４３】今時刻ｔｎ ，ｔｎ−１ ，ｔｎ−２ に
おいて、点Ｅｎ ，Ｅｎ−１ ，Ｅｎ−２ のサンプリ
ング値が得られたとする。このとき高レベルＬＡ 、低
レベルＬＢ に対してＥｎ−２ ＜ＬＢ でかつＬＢ
≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ の条件１が
成立する。そして検波信号の直流レベルＬＤＣに対して
Ｅｎ−１ ＞ＬＤＣであるので再生されるクロック信号
の位相を進めるようにクロック信号発生器を制御する。 すなわちサンプリング値Ｅｎ−１がデータ変化点ＥＲ
に一致するように位相制御する。これによりサンプリン
グ用のクロック信号の位相はｔｎ−１ からｔＲ に近
づき正しい同期動作が行われるようになる。また図２に
おいてデータ変化点に相当する点はアイパターン上の点
Ｅｌ−１ になる。
おいて、点Ｅｎ ，Ｅｎ−１ ，Ｅｎ−２ のサンプリ
ング値が得られたとする。このとき高レベルＬＡ 、低
レベルＬＢ に対してＥｎ−２ ＜ＬＢ でかつＬＢ
≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ の条件１が
成立する。そして検波信号の直流レベルＬＤＣに対して
Ｅｎ−１ ＞ＬＤＣであるので再生されるクロック信号
の位相を進めるようにクロック信号発生器を制御する。 すなわちサンプリング値Ｅｎ−１がデータ変化点ＥＲ
に一致するように位相制御する。これによりサンプリン
グ用のクロック信号の位相はｔｎ−１ からｔＲ に近
づき正しい同期動作が行われるようになる。また図２に
おいてデータ変化点に相当する点はアイパターン上の点
Ｅｌ−１ になる。
【００４４】今時刻ｔｌ ，ｔｌ−１ ，ｔｌ−２ に
おいて、点Ｅｌ ，Ｅｌ−１ ，Ｅｌ−２ のサンプリ
ング値が得られたとする。このとき高レベルＬＡ 、低
レベルＬＢ に対してＥｌ−２ ＜ＬＢ でかつＬＢ
≦Ｅｌ−１ ≦ＬＡ でかつＬＡ ＜Ｅｌ の条件１が
成立する。しかしこのときは検波信号の直流レベルＬＤ
Ｃに対してＥｌ−１ ＝ＬＤＣであるので再生されるク
ロック信号の位相制御は行われない。このようにクロッ
ク位相がデータ変化点に一致したときはその位相を保持
するよう作用し同期を保持する。
おいて、点Ｅｌ ，Ｅｌ−１ ，Ｅｌ−２ のサンプリ
ング値が得られたとする。このとき高レベルＬＡ 、低
レベルＬＢ に対してＥｌ−２ ＜ＬＢ でかつＬＢ
≦Ｅｌ−１ ≦ＬＡ でかつＬＡ ＜Ｅｌ の条件１が
成立する。しかしこのときは検波信号の直流レベルＬＤ
Ｃに対してＥｌ−１ ＝ＬＤＣであるので再生されるク
ロック信号の位相制御は行われない。このようにクロッ
ク位相がデータ変化点に一致したときはその位相を保持
するよう作用し同期を保持する。
【００４５】また時刻ｔｌ ，ｔｌ−１ ，ｔｌ−２
において、点Ｅｌ ′，Ｅｌ−１ ，Ｅｌ−２ ′のサ
ンプリング値が得られたとする。このとき高レベルＬＡ
、低レベルＬＢ に対してＥｌ−２ ′＞ＬＡ でか
つＬＢ ≦Ｅｌ−１ ≦ＬＡ でかつＬＢ ＞Ｅｌ ′
の条件２が成立する。しかしこのときも検波信号の直流
レベルＬＤＣに対してＥｌ−１ ＝ＬＤＣとなるので再
生されるクロック信号の位相制御は行われない。
において、点Ｅｌ ′，Ｅｌ−１ ，Ｅｌ−２ ′のサ
ンプリング値が得られたとする。このとき高レベルＬＡ
、低レベルＬＢ に対してＥｌ−２ ′＞ＬＡ でか
つＬＢ ≦Ｅｌ−１ ≦ＬＡ でかつＬＢ ＞Ｅｌ ′
の条件２が成立する。しかしこのときも検波信号の直流
レベルＬＤＣに対してＥｌ−１ ＝ＬＤＣとなるので再
生されるクロック信号の位相制御は行われない。
【００４６】このように請求項１対応の発明においては
全てのゼロクロスとクロック信号の位相を比較するので
はなく、検波信号波形が条件１又は条件２を満たす波形
であったときのみクロック位相のずれをチェックし、位
相補正するように作用する。
全てのゼロクロスとクロック信号の位相を比較するので
はなく、検波信号波形が条件１又は条件２を満たす波形
であったときのみクロック位相のずれをチェックし、位
相補正するように作用する。
【００４７】条件１を満たす波形は図２のアイパターン
上ではＥｍ−１ ，Ｅｌ−１ ，Ｅｍ の３点全てを通
る波形となる。また条件２を満たす波形は図２のアイパ
ターン上ではＥｍ−１ ′，Ｅｌ−１ ，Ｅｍ ′の３
点全てを通る波形となる。
上ではＥｍ−１ ，Ｅｌ−１ ，Ｅｍ の３点全てを通
る波形となる。また条件２を満たす波形は図２のアイパ
ターン上ではＥｍ−１ ′，Ｅｌ−１ ，Ｅｍ ′の３
点全てを通る波形となる。
【００４８】従ってこのような波形が現れたときにのみ
時刻ｔｍ−１ からｔｍ の間に発生したクロックタイ
ミングｔｎ−１ においてサンプリングを行う。そして
このときのサンプリング値Ｅｎ−１ がＬＤＣに一致す
るように、すなわちＥｎ−１ がＥｌ−１ に一致する
ように位相制御を行うことにより、クロック信号の同期
を図る。従って図２にＡ点、Ｂ′点、Ｂ点、Ｃ点（Ｅｍ
′点）を通るようなゼロクロス点がずれるような波形の
場合は位相補正を行わないように作用する。
時刻ｔｍ−１ からｔｍ の間に発生したクロックタイ
ミングｔｎ−１ においてサンプリングを行う。そして
このときのサンプリング値Ｅｎ−１ がＬＤＣに一致す
るように、すなわちＥｎ−１ がＥｌ−１ に一致する
ように位相制御を行うことにより、クロック信号の同期
を図る。従って図２にＡ点、Ｂ′点、Ｂ点、Ｃ点（Ｅｍ
′点）を通るようなゼロクロス点がずれるような波形の
場合は位相補正を行わないように作用する。
【００４９】また請求項２対応の発明においては、条件
１又は条件２が成立する毎にクロック位相の制御を行わ
ずに条件１又は条件２が成立する毎にサンプリングを行
い、このサンプリングの何回分か平均した値を用いてク
ロック位相の制御を行う。これにより単発的に発生する
ノイズやランダムに発生するノイズによる影響を小さく
することが可能となる。
１又は条件２が成立する毎にクロック位相の制御を行わ
ずに条件１又は条件２が成立する毎にサンプリングを行
い、このサンプリングの何回分か平均した値を用いてク
ロック位相の制御を行う。これにより単発的に発生する
ノイズやランダムに発生するノイズによる影響を小さく
することが可能となる。
【００５０】検波信号レベルにドリフトが無く、再生ク
ロックに位相ずれが生じた場合の検波信号のアイパター
ンと再生クロックの関係は図３に示すようになる。ここ
で再生クロックが図３の（ｃ） に示すように進み位相
であった場合には基準レベルＬＤＣの補正は行われない
。しかしこのときは再生クロックの位相が遅くなる制御
が行われ再生クロックの位相は図３の（ｂ） の状態に
近づく。また再生クロックが図３の（ｄ） に示すよう
に遅れ位相であった場合にも同様に基準レベルＬＤＣの
補正は行われない。しかしこのときは再生クロックの位
相が早くなる制御が行われ再生クロックの位相は図３の
（ｂ） の状態に近づく。
ロックに位相ずれが生じた場合の検波信号のアイパター
ンと再生クロックの関係は図３に示すようになる。ここ
で再生クロックが図３の（ｃ） に示すように進み位相
であった場合には基準レベルＬＤＣの補正は行われない
。しかしこのときは再生クロックの位相が遅くなる制御
が行われ再生クロックの位相は図３の（ｂ） の状態に
近づく。また再生クロックが図３の（ｄ） に示すよう
に遅れ位相であった場合にも同様に基準レベルＬＤＣの
補正は行われない。しかしこのときは再生クロックの位
相が早くなる制御が行われ再生クロックの位相は図３の
（ｂ） の状態に近づく。
【００５１】検波信号レベルにドリフトが生じた場合の
検波信号のアイパターンと基準レベルＬＤＣ、識別閾値
ＬＡ ，ＬＢ との関係は図４乃至図７の（ａ） に示
すようになる。そして図４及び図５は検波信号レベルが
基準レベルＬＤＣに対してマイナス側へドリフトした場
合を示し、図６及び図７は検波信号レベルが基準レベル
ＬＤＣに対してプラス側へドリフトした場合を示し、か
つ図４及び図６は再生クロックの位相が進んだ場合を示
し、図５及び図７は再生クロックの位相が遅れた場合を
示している。
検波信号のアイパターンと基準レベルＬＤＣ、識別閾値
ＬＡ ，ＬＢ との関係は図４乃至図７の（ａ） に示
すようになる。そして図４及び図５は検波信号レベルが
基準レベルＬＤＣに対してマイナス側へドリフトした場
合を示し、図６及び図７は検波信号レベルが基準レベル
ＬＤＣに対してプラス側へドリフトした場合を示し、か
つ図４及び図６は再生クロックの位相が進んだ場合を示
し、図５及び図７は再生クロックの位相が遅れた場合を
示している。
【００５２】検波信号レベルにドリフトが生じ、再生ク
ロックに位相のずれがないときの再生クロックは、例え
ば図４の（ｂ） に示すようになる。この場合Ｅ１ｎ−
１＝Ａ＜ＬＤＣ、Ｅ２ｎ−１＝Ａ＜ＬＤＣとなり、基準
レベルＬＤＣは点Ａに一致するように補正される。この
補正は図４の（ｂ） は検波信号レベルがマイナス側に
ドリフトした場合であるが図６の（ｂ） に示すように
検波信号レベルがプラス側にドリフトした場合も同様に
して補正される。検波信号レベルにドリフトが生じ、さ
らに再生クロックも位相にずれが生じているときの再生
クロックは、例えば図４の（ｃ）（ｄ）（ｅ）に示すよ
うになる。
ロックに位相のずれがないときの再生クロックは、例え
ば図４の（ｂ） に示すようになる。この場合Ｅ１ｎ−
１＝Ａ＜ＬＤＣ、Ｅ２ｎ−１＝Ａ＜ＬＤＣとなり、基準
レベルＬＤＣは点Ａに一致するように補正される。この
補正は図４の（ｂ） は検波信号レベルがマイナス側に
ドリフトした場合であるが図６の（ｂ） に示すように
検波信号レベルがプラス側にドリフトした場合も同様に
して補正される。検波信号レベルにドリフトが生じ、さ
らに再生クロックも位相にずれが生じているときの再生
クロックは、例えば図４の（ｃ）（ｄ）（ｅ）に示すよ
うになる。
【００５３】図４の（ｃ） の場合は、Ｅ１ｎ−１＝Ｄ
１１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ１２＜ＬＤＣであり、か
つＥ１ｎ−１≠Ｅ２ｎ−１であるから、基準レベルＬＤ
ＣがＥ１ｎ−１とＥ２ｎ−１の平均値、すなわち点Ｄ１
１とＤ１２の中央のレベルに一致するように補正される
。点Ｄ１１とＤ１２の中央のレベルは検波信号レベルの
中央に等しいから、検波信号のドリフトの補正は終了す
る。この時点で検波信号レベルのドリフトがなくなり、
再生クロックの位相ずれ（進み位相）のみとなるため図
３の（ｃ） の状態と同じになる。従ってここからは再
生クロックの位相補正が行われる。
１１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ１２＜ＬＤＣであり、か
つＥ１ｎ−１≠Ｅ２ｎ−１であるから、基準レベルＬＤ
ＣがＥ１ｎ−１とＥ２ｎ−１の平均値、すなわち点Ｄ１
１とＤ１２の中央のレベルに一致するように補正される
。点Ｄ１１とＤ１２の中央のレベルは検波信号レベルの
中央に等しいから、検波信号のドリフトの補正は終了す
る。この時点で検波信号レベルのドリフトがなくなり、
再生クロックの位相ずれ（進み位相）のみとなるため図
３の（ｃ） の状態と同じになる。従ってここからは再
生クロックの位相補正が行われる。
【００５４】図４の（ｄ） の場合は、Ｅ１ｎ−１＝Ｄ
２１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ２２＝ＬＤＣであり、か
つＥ１ｎ−１≠Ｅ２ｎ−１であるから、図４の（ｃ）
の場合と同じ制御が行われる。その結果基準レベルＬＤ
Ｃの補正と再生クロックの位相の補正が行われる。
２１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ２２＝ＬＤＣであり、か
つＥ１ｎ−１≠Ｅ２ｎ−１であるから、図４の（ｃ）
の場合と同じ制御が行われる。その結果基準レベルＬＤ
Ｃの補正と再生クロックの位相の補正が行われる。
【００５５】図４の（ｅ） の場合は、Ｅ１ｎ−１＝Ｄ
３１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ３２＞ＬＤＣとなるので
、先ず再生クロックの位相を遅らせる制御を行なう。そ
して再生クロックを遅らせて行くと図４の（ｃ） 又は
（ｄ） の状態となる。しかしてこの状態からは上述し
た制御と同様の制御が行われて基準レベルＬＤＣの補正
と再生クロックの位相の補正が行われる。
３１＜ＬＤＣ、Ｅ２ｎ−１＝Ｄ３２＞ＬＤＣとなるので
、先ず再生クロックの位相を遅らせる制御を行なう。そ
して再生クロックを遅らせて行くと図４の（ｃ） 又は
（ｄ） の状態となる。しかしてこの状態からは上述し
た制御と同様の制御が行われて基準レベルＬＤＣの補正
と再生クロックの位相の補正が行われる。
【００５６】以上は図４について述べたが、図５（検波
信号レベルがマイナス側にドリフトして再生クロックが
遅れている場合）、図６（検波信号レベルがプラス側に
ドリフトして再生クロックが進んでいる場合）、図７（
検波信号レベルがプラス側にドリフトして再生クロック
が遅れている場合）においても同様の制御が行われる。
信号レベルがマイナス側にドリフトして再生クロックが
遅れている場合）、図６（検波信号レベルがプラス側に
ドリフトして再生クロックが進んでいる場合）、図７（
検波信号レベルがプラス側にドリフトして再生クロック
が遅れている場合）においても同様の制御が行われる。
【００５７】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００５８】図８に示すようにアンテナ３１で受信され
たＧＭＳＫ変調信号は周波数検波器３２によって検波さ
れた後検波信号としてサンプルホールド回路３３に供給
されている。このサンプルホールド回路３３に入力され
た検波信号はクロック信号発生器３４からの再生クロッ
ク信号のタイミングでサンプリングされ、さらにＡ／Ｄ
（アナログ／デジタル）変換器３５でデジタルデータに
変換された後、マイクロコンピュータ３６に取り込まれ
るようになっている。
たＧＭＳＫ変調信号は周波数検波器３２によって検波さ
れた後検波信号としてサンプルホールド回路３３に供給
されている。このサンプルホールド回路３３に入力され
た検波信号はクロック信号発生器３４からの再生クロッ
ク信号のタイミングでサンプリングされ、さらにＡ／Ｄ
（アナログ／デジタル）変換器３５でデジタルデータに
変換された後、マイクロコンピュータ３６に取り込まれ
るようになっている。
【００５９】前記マイクロコンピュータ３６はメモリ３
７を制御し、そのメモリ３７に前記検波器３２やＡ／Ｄ
変換器３５などの回路特性から予め基準レベルＬＤＣ、
識別閾値ＬＡ ，ＬＢ を設定する。又はデータに先立
って送信されるダミーデータを受信し、そのダミーデー
タから基準レベルＬＤＣ、識別閾値ＬＡ ，ＬＢ を計
算して求め、その結果を前記メモリ３７に予め設定する
。
７を制御し、そのメモリ３７に前記検波器３２やＡ／Ｄ
変換器３５などの回路特性から予め基準レベルＬＤＣ、
識別閾値ＬＡ ，ＬＢ を設定する。又はデータに先立
って送信されるダミーデータを受信し、そのダミーデー
タから基準レベルＬＤＣ、識別閾値ＬＡ ，ＬＢ を計
算して求め、その結果を前記メモリ３７に予め設定する
。
【００６０】前記マイクロコンピュータ３６は前記メモ
リ３７を制御しつつ図９に示す判定処理を行うように設
定されている。すなわちデータのサンプリングタイミン
グになるとデータＥｎ をサンプリングする。そして予
め設定された高レベルＬＡ 、低レベルＬＢ に対して
Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ
でかつＬＡ ＜Ｅｎ の条件１が成立するか否かをチェ
ックし、この条件１が成立しなければ続いてＬＡ＜Ｅｎ
−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ の条件２が成立するか否かをチェックする。こ
の条件２も成立しなければデータＥｎ−１ をデータＥ
ｎ−２ とし、データＥｎ をデータＥｎ−１ とする
。そして再度データのサンプリングタイミングに待機す
る。
リ３７を制御しつつ図９に示す判定処理を行うように設
定されている。すなわちデータのサンプリングタイミン
グになるとデータＥｎ をサンプリングする。そして予
め設定された高レベルＬＡ 、低レベルＬＢ に対して
Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ
でかつＬＡ ＜Ｅｎ の条件１が成立するか否かをチェ
ックし、この条件１が成立しなければ続いてＬＡ＜Ｅｎ
−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ の条件２が成立するか否かをチェックする。こ
の条件２も成立しなければデータＥｎ−１ をデータＥ
ｎ−２ とし、データＥｎ をデータＥｎ−１ とする
。そして再度データのサンプリングタイミングに待機す
る。
【００６１】また前記においてＥｎ−２ ＜ＬＢ でか
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ の
条件１が成立すると続いて検波信号の直流レベルＬＤＣ
に対してＥｎ−１ ＜ＬＤＣか否かをチェックし、Ｅｎ
−１ ＜ＬＤＣで無ければ続いてＥｎ−１＞ＬＤＣか否
かをチェックする。そしてＥｎ−１ ＞ＬＤＣで無けれ
ばＥｎ−１ ＝ＬＤＣと判断しデータＥｎ−１ をデー
タＥｎ−２ とし、データＥｎ をデータＥｎ−１ と
する。そして再度データのサンプリングタイミングに待
機する。
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ の
条件１が成立すると続いて検波信号の直流レベルＬＤＣ
に対してＥｎ−１ ＜ＬＤＣか否かをチェックし、Ｅｎ
−１ ＜ＬＤＣで無ければ続いてＥｎ−１＞ＬＤＣか否
かをチェックする。そしてＥｎ−１ ＞ＬＤＣで無けれ
ばＥｎ−１ ＝ＬＤＣと判断しデータＥｎ−１ をデー
タＥｎ−２ とし、データＥｎ をデータＥｎ−１ と
する。そして再度データのサンプリングタイミングに待
機する。
【００６２】またＥｎ−１ ＜ＬＤＣであれば後退信号
Ｓ２ を前記クロック信号発生器３４の位相制御回路３
８に出力する。またＥｎ−１ ＞ＬＤＣであれば前進信
号Ｓ１ を前記クロック信号発生器３４の位相制御回路
３８に出力する。 そしてデータＥｎ−１ をデータＥｎ−２ とし、デー
タＥｎ をデータＥｎ−１ とする。そして再度データ
のサンプリングタイミングに待機する。
Ｓ２ を前記クロック信号発生器３４の位相制御回路３
８に出力する。またＥｎ−１ ＞ＬＤＣであれば前進信
号Ｓ１ を前記クロック信号発生器３４の位相制御回路
３８に出力する。 そしてデータＥｎ−１ をデータＥｎ−２ とし、デー
タＥｎ をデータＥｎ−１ とする。そして再度データ
のサンプリングタイミングに待機する。
【００６３】また前記においてＬＡ ＜Ｅｎ−２ でか
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ の
条件２が成立すると続いて検波信号の直流レベルＬＤＣ
に対してＥｎ−１ ＜ＬＤＣか否かをチェックし、Ｅｎ
−１ ＜ＬＤＣで無ければ続いてＥｎ−１＞ＬＤＣか否
かをチェックする。そしてＥｎ−１ ＞ＬＤＣで無けれ
ばＥｎ−１ ＝ＬＤＣと判断しデータＥｎ−１ をデー
タＥｎ−２ とし、データＥｎ をデータＥｎ−１ と
する。そして再度データのサンプリングタイミングに待
機する。
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ の
条件２が成立すると続いて検波信号の直流レベルＬＤＣ
に対してＥｎ−１ ＜ＬＤＣか否かをチェックし、Ｅｎ
−１ ＜ＬＤＣで無ければ続いてＥｎ−１＞ＬＤＣか否
かをチェックする。そしてＥｎ−１ ＞ＬＤＣで無けれ
ばＥｎ−１ ＝ＬＤＣと判断しデータＥｎ−１ をデー
タＥｎ−２ とし、データＥｎ をデータＥｎ−１ と
する。そして再度データのサンプリングタイミングに待
機する。
【００６４】またＥｎ−１ ＜ＬＤＣであれば前進信号
Ｓ１ を前記クロック信号発生器３４の位相制御回路３
８に出力する。またＥｎ−１ ＞ＬＤＣであれば後退信
号Ｓ２ を前記クロック信号発生器３４の位相制御回路
３８に出力する。 そしてデータＥｎ−１ をデータＥｎ−２ とし、デー
タＥｎ をデータＥｎ−１ とする。そして再度データ
のサンプリングタイミングに待機する。
Ｓ１ を前記クロック信号発生器３４の位相制御回路３
８に出力する。またＥｎ−１ ＞ＬＤＣであれば後退信
号Ｓ２ を前記クロック信号発生器３４の位相制御回路
３８に出力する。 そしてデータＥｎ−１ をデータＥｎ−２ とし、デー
タＥｎ をデータＥｎ−１ とする。そして再度データ
のサンプリングタイミングに待機する。
【００６５】前記クロック信号発生器３４の位相制御回
路３８は固定発振器３９から再生すべきクロック信号の
Ｎ倍の周波数のクロックパルスを受け、そのパルス信号
を前記マイクロコンピュータ３６からの前進信号Ｓ１
又は後退信号Ｓ２ に応じて制御する。すなわち前進信
号Ｓ１ のときにはパルス信号に一部パルスを挿入し、
また後退信号Ｓ２ のときにはパルス信号の一部を除去
する。
路３８は固定発振器３９から再生すべきクロック信号の
Ｎ倍の周波数のクロックパルスを受け、そのパルス信号
を前記マイクロコンピュータ３６からの前進信号Ｓ１
又は後退信号Ｓ２ に応じて制御する。すなわち前進信
号Ｓ１ のときにはパルス信号に一部パルスを挿入し、
また後退信号Ｓ２ のときにはパルス信号の一部を除去
する。
【００６６】前記クロック信号発生器３４は前記位相制
御回路３８からのパルス信号を分周器４０において１／
Ｎの周波数に分周し再生クロック信号を送出するように
なっている。
御回路３８からのパルス信号を分周器４０において１／
Ｎの周波数に分周し再生クロック信号を送出するように
なっている。
【００６７】このような構成の本実施例においては、マ
イクロコンピュータ３６はＡ／Ｄ変換器３５から検波信
号のデジタルデータＥｎ を取り込むと、Ｅｎ−２ ＜
ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ
＜Ｅｎ の条件１が成立するか否かをチェックし、この
条件１が成立しなければ続いてＬＡ ＜Ｅｎ−２ でか
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ の
条件２が成立するか否かをチェックする。
イクロコンピュータ３６はＡ／Ｄ変換器３５から検波信
号のデジタルデータＥｎ を取り込むと、Ｅｎ−２ ＜
ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ
＜Ｅｎ の条件１が成立するか否かをチェックし、この
条件１が成立しなければ続いてＬＡ ＜Ｅｎ−２ でか
つＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ の
条件２が成立するか否かをチェックする。
【００６８】もし条件１が成立すると続いて検波信号の
直流レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣか否かを
チェックする。そしてＥｎ−１ ＜ＬＤＣであれば再生
クロックの位相が進んでいると判断し後退信号Ｓ２ を
位相制御回路３８に出力する。またＥｎ−１ ＞ＬＤＣ
であれば再生クロックの位相が遅れていると判断し前進
信号Ｓ１ を位相制御回路３８に出力する。さらにＥｎ
−１ ＝ＬＤＣであれば再生クロックの位相が正常であ
ると判断し位相制御回路３８への信号出力は行わない。
直流レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣか否かを
チェックする。そしてＥｎ−１ ＜ＬＤＣであれば再生
クロックの位相が進んでいると判断し後退信号Ｓ２ を
位相制御回路３８に出力する。またＥｎ−１ ＞ＬＤＣ
であれば再生クロックの位相が遅れていると判断し前進
信号Ｓ１ を位相制御回路３８に出力する。さらにＥｎ
−１ ＝ＬＤＣであれば再生クロックの位相が正常であ
ると判断し位相制御回路３８への信号出力は行わない。
【００６９】また条件２が成立すると続いて検波信号の
直流レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣか否かを
チェックする。そしてＥｎ−１ ＜ＬＤＣであれば再生
クロックの位相が遅れていると判断し前進信号Ｓ１ を
位相制御回路３８に出力する。またＥｎ−１ ＞ＬＤＣ
であれば再生クロックの位相が進んでいると判断し後退
信号Ｓ２ を位相制御回路３８に出力する。さらにＥｎ
−１ ＝ＬＤＣであれば再生クロックの位相が正常であ
ると判断し位相制御回路３８への信号出力は行わない。
直流レベルＬＤＣに対してＥｎ−１ ＜ＬＤＣか否かを
チェックする。そしてＥｎ−１ ＜ＬＤＣであれば再生
クロックの位相が遅れていると判断し前進信号Ｓ１ を
位相制御回路３８に出力する。またＥｎ−１ ＞ＬＤＣ
であれば再生クロックの位相が進んでいると判断し後退
信号Ｓ２ を位相制御回路３８に出力する。さらにＥｎ
−１ ＝ＬＤＣであれば再生クロックの位相が正常であ
ると判断し位相制御回路３８への信号出力は行わない。
【００７０】このように全てのゼロクロスと再生クロッ
ク信号の位相を比較するのではなく、検波信号波形がＥ
ｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＬＡ ＜Ｅｎ の条件１又はＬＡ ＜Ｅｎ−２ で
かつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ
の条件２を満たす波形であったときのみ再生クロックの
位相のずれをチェックし、ずれがあったときに位相補正
を行うので、再生されるクロックと検波信号の位相差を
検出するのに最も適した検波信号波形を受信したときの
み位相差を検出して再生クロックの発生を制御すること
ができ、ノイズに強く、位相ジッタの少ない安定したク
ロックの再生ができる。ところでマイクロコンピュータ
３６からの前進信号Ｓ１ 及び後退信号Ｓ２ による位
相制御回路３８の位相制御としては例えば以下の３通り
がある。
ク信号の位相を比較するのではなく、検波信号波形がＥ
ｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ で
かつＬＡ ＜Ｅｎ の条件１又はＬＡ ＜Ｅｎ−２ で
かつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ
の条件２を満たす波形であったときのみ再生クロックの
位相のずれをチェックし、ずれがあったときに位相補正
を行うので、再生されるクロックと検波信号の位相差を
検出するのに最も適した検波信号波形を受信したときの
み位相差を検出して再生クロックの発生を制御すること
ができ、ノイズに強く、位相ジッタの少ない安定したク
ロックの再生ができる。ところでマイクロコンピュータ
３６からの前進信号Ｓ１ 及び後退信号Ｓ２ による位
相制御回路３８の位相制御としては例えば以下の３通り
がある。
【００７１】第１の例は、前進信号Ｓ１ 及び後退信号
Ｓ２ をパルス信号とし、マイクロコンピュータ３６は
条件の成立時に前進信号Ｓ１ 又は後退信号Ｓ２ を１
パルス送出する。これにより位相制御回路３８は前進信
号Ｓ１ を１パルス受信すると再生クロックの位相を１
／Ｎ周期進める制御を行い、また後退信号Ｓ２ を１パ
ルス受信すると再生クロックの位相を１／Ｎ周期遅らせ
る制御を行う。このようにすれば位相にずれが生じた場
合に同期確立を図るまでの時間はかかるが、検波信号に
重畳したノイズによる位相誤差は小さくなる。
Ｓ２ をパルス信号とし、マイクロコンピュータ３６は
条件の成立時に前進信号Ｓ１ 又は後退信号Ｓ２ を１
パルス送出する。これにより位相制御回路３８は前進信
号Ｓ１ を１パルス受信すると再生クロックの位相を１
／Ｎ周期進める制御を行い、また後退信号Ｓ２ を１パ
ルス受信すると再生クロックの位相を１／Ｎ周期遅らせ
る制御を行う。このようにすれば位相にずれが生じた場
合に同期確立を図るまでの時間はかかるが、検波信号に
重畳したノイズによる位相誤差は小さくなる。
【００７２】また第２の例は、マイクロコンピュータ３
６からの前進信号Ｓ１及び後退信号Ｓ２ を単に位相を
進めるか遅らせるかを指示するだけでなく、再生クロッ
クの位相が検波信号からどのくらいずれているかその位
相差も指示する信号とする。すなわちマイクロコンピュ
ータ３６は時刻ｔｎ−１ におけるサンプリング値Ｅｎ
−１ と直流レベルＬＤＣとの差を求め、これにより補
正すべき位相差を計算し、この位相差に見合った大きさ
の前進信号Ｓ１ 及び後退信号Ｓ２ を位相制御回路３
８に供給する。
６からの前進信号Ｓ１及び後退信号Ｓ２ を単に位相を
進めるか遅らせるかを指示するだけでなく、再生クロッ
クの位相が検波信号からどのくらいずれているかその位
相差も指示する信号とする。すなわちマイクロコンピュ
ータ３６は時刻ｔｎ−１ におけるサンプリング値Ｅｎ
−１ と直流レベルＬＤＣとの差を求め、これにより補
正すべき位相差を計算し、この位相差に見合った大きさ
の前進信号Ｓ１ 及び後退信号Ｓ２ を位相制御回路３
８に供給する。
【００７３】これにより位相制御回路３８は前進信号Ｓ
１ を受信すると再生クロックの位相をＭ／Ｎ周期進め
る制御を行い、また後退信号Ｓ２ を受信すると再生ク
ロックの位相をＭ／Ｎ周期遅らせる制御を行う。なお、
Ｍは正の整数で位相差に応じて変化し、信号が大きけれ
ばＭも大きく、また信号が小さければＭも小さくなる。
１ を受信すると再生クロックの位相をＭ／Ｎ周期進め
る制御を行い、また後退信号Ｓ２ を受信すると再生ク
ロックの位相をＭ／Ｎ周期遅らせる制御を行う。なお、
Ｍは正の整数で位相差に応じて変化し、信号が大きけれ
ばＭも大きく、また信号が小さければＭも小さくなる。
【００７４】このように再生クロックと検波信号の位相
のずれが大きいときには再生クロックの位相制御量を大
きくし、また位相のずれが小さいときには再生クロック
の位相制御量を小さくする。このようにすれば検波信号
にノイズが重畳した場合に位相制御量が大きくずれる虞
があるが同期確立に要する時間を短縮できる。
のずれが大きいときには再生クロックの位相制御量を大
きくし、また位相のずれが小さいときには再生クロック
の位相制御量を小さくする。このようにすれば検波信号
にノイズが重畳した場合に位相制御量が大きくずれる虞
があるが同期確立に要する時間を短縮できる。
【００７５】さらに第３の例は、通信の開始時当初の位
相引き込み動作時においては前述した第２の例の方式を
使用し再生クロックの位相制御量のステップをＭ／Ｎに
して比較的短時間で同期を確立し、一旦同期が確立した
後は前述した第１の例の方式を使用して再生クロックの
位相制御量のステップを１／Ｎに固定する。このように
すれば検波信号に重畳したノイズによる位相誤差を小さ
くできるとともに同期確立に要する時間も短縮できる。 次に本発明の他の実施例を図面を参照して説明する。回
路ブロックは図８と同様である。他の実施例の１つにお
いてはマイクロコンピュータ３６はメモリ３７を制御し
つつ図１０に示す判定処理を行うように設定されている
。
相引き込み動作時においては前述した第２の例の方式を
使用し再生クロックの位相制御量のステップをＭ／Ｎに
して比較的短時間で同期を確立し、一旦同期が確立した
後は前述した第１の例の方式を使用して再生クロックの
位相制御量のステップを１／Ｎに固定する。このように
すれば検波信号に重畳したノイズによる位相誤差を小さ
くできるとともに同期確立に要する時間も短縮できる。 次に本発明の他の実施例を図面を参照して説明する。回
路ブロックは図８と同様である。他の実施例の１つにお
いてはマイクロコンピュータ３６はメモリ３７を制御し
つつ図１０に示す判定処理を行うように設定されている
。
【００７６】これはデータのサンプリングタイミングに
なるとデータＥｎ をサンプリングする。そして予め設
定された高レベルＬＡ 、低レベルＬＢ に対してＥｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ の条件１が成立するか否かをチェック
し、この条件１が成立しなければ続いてＬＡ ＜Ｅｎ−
２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡでかつＥｎ ＜Ｌ
Ｂ の条件２が成立するか否かをチェックする。この条
件２も成立しなければデータＥｎ−１をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
なるとデータＥｎ をサンプリングする。そして予め設
定された高レベルＬＡ 、低レベルＬＢ に対してＥｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ の条件１が成立するか否かをチェック
し、この条件１が成立しなければ続いてＬＡ ＜Ｅｎ−
２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡでかつＥｎ ＜Ｌ
Ｂ の条件２が成立するか否かをチェックする。この条
件２も成立しなければデータＥｎ−１をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
【００７７】また前記において条件１が成立するとデー
タＥｎ−１ を制御情報値Ｖｘ としてメモリ３７に記
憶させる。そして３つの制御情報値Ｖｘ ，Ｖｘ−１
，Ｖｘ−２ の平均値Ｅｘ を求める。
タＥｎ−１ を制御情報値Ｖｘ としてメモリ３７に記
憶させる。そして３つの制御情報値Ｖｘ ，Ｖｘ−１
，Ｖｘ−２ の平均値Ｅｘ を求める。
【００７８】この状態で検波信号の直流レベルＬＤＣに
対してＥｘ ＜ＬＤＣか否かをチェックし、Ｅｘ ＜Ｌ
ＤＣで無ければ続いてＥｘ ＞ＬＤＣか否かをチェック
する。そしてＥｘ ＞ＬＤＣで無ければＥｘ ＝ＬＤＣ
と判断し制御情報値Ｖｘ−１ をＶｘ−２とし、制御情
報値Ｖｘ をＶｘ−１ とする。さらにデータＥｎ−１
をデータＥｎ−２ とし、データＥｎ をデータＥｎ
−１ とする。そして再度データのサンプリングタイミ
ングに待機する。
対してＥｘ ＜ＬＤＣか否かをチェックし、Ｅｘ ＜Ｌ
ＤＣで無ければ続いてＥｘ ＞ＬＤＣか否かをチェック
する。そしてＥｘ ＞ＬＤＣで無ければＥｘ ＝ＬＤＣ
と判断し制御情報値Ｖｘ−１ をＶｘ−２とし、制御情
報値Ｖｘ をＶｘ−１ とする。さらにデータＥｎ−１
をデータＥｎ−２ とし、データＥｎ をデータＥｎ
−１ とする。そして再度データのサンプリングタイミ
ングに待機する。
【００７９】またＥｘ ＜ＬＤＣであれば後退信号Ｓ２
を前記クロック信号発生器３４の位相制御回路３８に
出力する。またＥｘ ＞ＬＤＣであれば前進信号Ｓ１
を前記クロック信号発生器３４の位相制御回路３８に出
力する。そして制御情報値Ｖｘ−１ をＶｘ−２とし、
制御情報値Ｖｘ をＶｘ−１ とする。さらにデータＥ
ｎ−１ をデータＥｎ−２ とし、データＥｎ をデー
タＥｎ−１ とする。そして再度データのサンプリング
タイミングに待機する。
を前記クロック信号発生器３４の位相制御回路３８に
出力する。またＥｘ ＞ＬＤＣであれば前進信号Ｓ１
を前記クロック信号発生器３４の位相制御回路３８に出
力する。そして制御情報値Ｖｘ−１ をＶｘ−２とし、
制御情報値Ｖｘ をＶｘ−１ とする。さらにデータＥ
ｎ−１ をデータＥｎ−２ とし、データＥｎ をデー
タＥｎ−１ とする。そして再度データのサンプリング
タイミングに待機する。
【００８０】また前記において条件２が成立するとデー
タＥｎ−１ を制御情報値Ｖｙ としてメモリ３７に記
憶させる。そして３つの制御情報値Ｖｙ ，Ｖｙ−１
，Ｖｙ−２ の平均値Ｅｙ を求める。
タＥｎ−１ を制御情報値Ｖｙ としてメモリ３７に記
憶させる。そして３つの制御情報値Ｖｙ ，Ｖｙ−１
，Ｖｙ−２ の平均値Ｅｙ を求める。
【００８１】この状態で検波信号の直流レベルＬＤＣに
対してＥｙ ＜ＬＤＣか否かをチェックし、Ｅｙ ＜Ｌ
ＤＣで無ければ続いてＥｙ ＞ＬＤＣか否かをチェック
する。そしてＥｙ ＞ＬＤＣで無ければＥｙ ＝ＬＤＣ
と判断し制御情報値Ｖｙ−１ をＶｙ−２とし、制御情
報値Ｖｙ をＶｙ−１ とする。さらにデータＥｎ−１
をデータＥｎ−２ とし、データＥｎ をデータＥｎ
−１ とする。そして再度データのサンプリングタイミ
ングに待機する。
対してＥｙ ＜ＬＤＣか否かをチェックし、Ｅｙ ＜Ｌ
ＤＣで無ければ続いてＥｙ ＞ＬＤＣか否かをチェック
する。そしてＥｙ ＞ＬＤＣで無ければＥｙ ＝ＬＤＣ
と判断し制御情報値Ｖｙ−１ をＶｙ−２とし、制御情
報値Ｖｙ をＶｙ−１ とする。さらにデータＥｎ−１
をデータＥｎ−２ とし、データＥｎ をデータＥｎ
−１ とする。そして再度データのサンプリングタイミ
ングに待機する。
【００８２】またＥｙ ＜ＬＤＣであれば前進信号Ｓ１
を前記クロック信号発生器３４の位相制御回路３８に
出力する。またＥｙ ＞ＬＤＣであれば後退信号Ｓ２
を前記クロック信号発生器３４の位相制御回路３８に出
力する。そして制御情報値Ｖｙ−１ をＶｙ−２とし、
制御情報値Ｖｙ をＶｙ−１ とする。さらにデータＥ
ｎ−１ をデータＥｎ−２ とし、データＥｎ をデー
タＥｎ−１ とする。そして再度データのサンプリング
タイミングに待機する。
を前記クロック信号発生器３４の位相制御回路３８に
出力する。またＥｙ ＞ＬＤＣであれば後退信号Ｓ２
を前記クロック信号発生器３４の位相制御回路３８に出
力する。そして制御情報値Ｖｙ−１ をＶｙ−２とし、
制御情報値Ｖｙ をＶｙ−１ とする。さらにデータＥ
ｎ−１ をデータＥｎ−２ とし、データＥｎ をデー
タＥｎ−１ とする。そして再度データのサンプリング
タイミングに待機する。
【００８３】本実施例においては、Ｅｎ−２ ＜ＬＢ
でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ
の条件１が成立するとデータＥｎ−１ を制御情報値
Ｖｘ としてメモリ３７に記憶させる。そして３つの制
御情報値Ｖｘ ，Ｖｘ−１ ，Ｖｘ−２ の平均値Ｅｘ
を求め、この平均値Ｅｘ を検波信号の直流レベルＬ
ＤＣと比較して前進信号Ｓ１ を出力するか後退信号Ｓ
２ を出力させるかそれとも信号を出力しないか決めて
いる。
でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ
の条件１が成立するとデータＥｎ−１ を制御情報値
Ｖｘ としてメモリ３７に記憶させる。そして３つの制
御情報値Ｖｘ ，Ｖｘ−１ ，Ｖｘ−２ の平均値Ｅｘ
を求め、この平均値Ｅｘ を検波信号の直流レベルＬ
ＤＣと比較して前進信号Ｓ１ を出力するか後退信号Ｓ
２ を出力させるかそれとも信号を出力しないか決めて
いる。
【００８４】また、ＬＡ ＜Ｅｎ−２ でかつＬＢ ≦
Ｅｎ−１≦ＬＡ でかつＥｎ ＜ＬＢ の条件２が成立
するとデータＥｎ−１ を制御情報値Ｖｙ としてメモ
リ３７に記憶させる。そして３つの制御情報値Ｖｙ ，
Ｖｙ−１ ，Ｖｙ−２ の平均値Ｅｙ を求め、この平
均値Ｅｙ を検波信号の直流レベルＬＤＣと比較して前
進信号Ｓ１ を出力するか後退信号Ｓ２ を出力させる
かそれとも信号を出力しないか決めている。このように
３つの制御情報値の平均値を求めているので検波信号に
ノイズがあってもそのノイズの影響を充分に軽減できる
。
Ｅｎ−１≦ＬＡ でかつＥｎ ＜ＬＢ の条件２が成立
するとデータＥｎ−１ を制御情報値Ｖｙ としてメモ
リ３７に記憶させる。そして３つの制御情報値Ｖｙ ，
Ｖｙ−１ ，Ｖｙ−２ の平均値Ｅｙ を求め、この平
均値Ｅｙ を検波信号の直流レベルＬＤＣと比較して前
進信号Ｓ１ を出力するか後退信号Ｓ２ を出力させる
かそれとも信号を出力しないか決めている。このように
３つの制御情報値の平均値を求めているので検波信号に
ノイズがあってもそのノイズの影響を充分に軽減できる
。
【００８５】また本実施例においても再生されるクロッ
クと検波信号の位相差を検出するのに最も適した検波信
号波形を受信したときのみ位相差を検出して再生クロッ
クの発生を制御することができるので、前記実施例と同
様、ノイズに強く、位相ジッタの少ない安定したクロッ
クの再生ができる。他の実施例の別の１つにおいてはマ
イクロコンピュータ３６はメモリ３７を制御しつつ図１
１に示す判定処理を行うように設定されている。
クと検波信号の位相差を検出するのに最も適した検波信
号波形を受信したときのみ位相差を検出して再生クロッ
クの発生を制御することができるので、前記実施例と同
様、ノイズに強く、位相ジッタの少ない安定したクロッ
クの再生ができる。他の実施例の別の１つにおいてはマ
イクロコンピュータ３６はメモリ３７を制御しつつ図１
１に示す判定処理を行うように設定されている。
【００８６】これはデータのサンプリングタイミングに
なるとデータＥｎ をサンプリングする。そして予め設
定された高レベルＬＡ 、低レベルＬＢ に対してＥｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ の条件１が成立するか否かをチェック
し、この条件１が成立しなければ続いてＬＡ ＜Ｅｎ−
２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡでかつＥｎ ＜Ｌ
Ｂ の条件２が成立するか否かをチェックする。この条
件２も成立しなければデータＥｎ−１をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
なるとデータＥｎ をサンプリングする。そして予め設
定された高レベルＬＡ 、低レベルＬＢ に対してＥｎ
−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でか
つＬＡ ＜Ｅｎ の条件１が成立するか否かをチェック
し、この条件１が成立しなければ続いてＬＡ ＜Ｅｎ−
２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡでかつＥｎ ＜Ｌ
Ｂ の条件２が成立するか否かをチェックする。この条
件２も成立しなければデータＥｎ−１をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
【００８７】また前記において条件１が成立すると条件
１処理を行ってからデータＥｎ−１ をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
１処理を行ってからデータＥｎ−１ をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
【００８８】また前記において条件２が成立すると条件
２処理を行ってからデータＥｎ−１ をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
２処理を行ってからデータＥｎ−１ をデータＥｎ−２
とし、データＥｎ をデータＥｎ−１ とする。そし
て再度データのサンプリングタイミングに待機する。
【００８９】前記条件１処理は図１２に示すようにその
ときのデータＥｎ−１をＥ１ｎ−１とする。そしてＥ１
ｎ−１＜ＬＤＣか否かをチェックする。Ｅ１ｎ−１＜Ｌ
ＤＣであれば続いてＥ２ｎ−１≦ＬＤＣか否かをチェッ
クする。ここでデータＥ２ｎ−１は条件２が成立したと
きのデータＥｎ−１ の値である。 そしてＥ２ｎ−１≦ＬＤＣでなければ後退信号Ｓ２ を
前記クロック信号発生器３４の位相制御回路３８に出力
してこの処理を終了する。
ときのデータＥｎ−１をＥ１ｎ−１とする。そしてＥ１
ｎ−１＜ＬＤＣか否かをチェックする。Ｅ１ｎ−１＜Ｌ
ＤＣであれば続いてＥ２ｎ−１≦ＬＤＣか否かをチェッ
クする。ここでデータＥ２ｎ−１は条件２が成立したと
きのデータＥｎ−１ の値である。 そしてＥ２ｎ−１≦ＬＤＣでなければ後退信号Ｓ２ を
前記クロック信号発生器３４の位相制御回路３８に出力
してこの処理を終了する。
【００９０】またＥ２ｎ−１≦ＬＤＣであれば高レベル
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
【００９１】前記においてＥ１ｎ−１＜ＬＤＣでなけれ
ば続いてＥ１ｎ−１＝ＬＤＣか否かをチェックする。そ
してＥ１ｎ−１＝ＬＤＣであればさらに続いてＥ２ｎ−
１＝ＬＤＣか否かをチェックする。そしてＥ２ｎ−１＝
ＬＤＣであれば何等補正処理をせずにこの処理を終了す
る。
ば続いてＥ１ｎ−１＝ＬＤＣか否かをチェックする。そ
してＥ１ｎ−１＝ＬＤＣであればさらに続いてＥ２ｎ−
１＝ＬＤＣか否かをチェックする。そしてＥ２ｎ−１＝
ＬＤＣであれば何等補正処理をせずにこの処理を終了す
る。
【００９２】またＥ２ｎ−１＝ＬＤＣで無ければ高レベ
ルＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２
−ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛
（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する
。また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）
／２に補正する。さらにマイクロコンピュータ３６が行
うデータ判定の識別閾値をＬＤＣの補正量と同量補正し
てこの処理を終了する。
ルＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２
−ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛
（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する
。また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）
／２に補正する。さらにマイクロコンピュータ３６が行
うデータ判定の識別閾値をＬＤＣの補正量と同量補正し
てこの処理を終了する。
【００９３】前記においてＥ１ｎ−１＝ＬＤＣでなけれ
ば続いてＥ２ｎ−１≧ＬＤＣか否かをチェックする。そ
してＥ２ｎ−１≧ＬＤＣで無ければ前進信号Ｓ１ を前
記クロック信号発生器３４の位相制御回路３８に出力し
てこの処理を終了する。
ば続いてＥ２ｎ−１≧ＬＤＣか否かをチェックする。そ
してＥ２ｎ−１≧ＬＤＣで無ければ前進信号Ｓ１ を前
記クロック信号発生器３４の位相制御回路３８に出力し
てこの処理を終了する。
【００９４】またＥ２ｎ−１≧ＬＤＣであれば高レベル
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
【００９５】前記条件２処理は図１３に示すようにその
ときのデータＥｎ−１をＥ２ｎ−１とする。そしてＥ２
ｎ−１＜ＬＤＣか否かをチェックする。Ｅ２ｎ−１＜Ｌ
ＤＣであれば続いてＥ１ｎ−１≦ＬＤＣか否かをチェッ
クする。そしてＥ１ｎ−１≦ＬＤＣでなければ前進信号
Ｓ１ を前記クロック信号発生器３４の位相制御回路３
８に出力してこの処理を終了する。
ときのデータＥｎ−１をＥ２ｎ−１とする。そしてＥ２
ｎ−１＜ＬＤＣか否かをチェックする。Ｅ２ｎ−１＜Ｌ
ＤＣであれば続いてＥ１ｎ−１≦ＬＤＣか否かをチェッ
クする。そしてＥ１ｎ−１≦ＬＤＣでなければ前進信号
Ｓ１ を前記クロック信号発生器３４の位相制御回路３
８に出力してこの処理を終了する。
【００９６】またＥ１ｎ−１≦ＬＤＣであれば高レベル
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
【００９７】前記においてＥ２ｎ−１＜ＬＤＣでなけれ
ば続いてＥ２ｎ−１＝ＬＤＣか否かをチェックする。そ
してＥ２ｎ−１＝ＬＤＣであればさらに続いてＥ１ｎ−
１＝ＬＤＣか否かをチェックする。そしてＥ１ｎ−１＝
ＬＤＣであれば何等補正処理をせずにこの処理を終了す
る。
ば続いてＥ２ｎ−１＝ＬＤＣか否かをチェックする。そ
してＥ２ｎ−１＝ＬＤＣであればさらに続いてＥ１ｎ−
１＝ＬＤＣか否かをチェックする。そしてＥ１ｎ−１＝
ＬＤＣであれば何等補正処理をせずにこの処理を終了す
る。
【００９８】またＥ１ｎ−１＝ＬＤＣで無ければ高レベ
ルＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２
−ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛
（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する
。また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）
／２に補正する。さらにマイクロコンピュータ３６が行
うデータ判定の識別閾値をＬＤＣの補正量と同量補正し
てこの処理を終了する。
ルＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２
−ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛
（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する
。また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）
／２に補正する。さらにマイクロコンピュータ３６が行
うデータ判定の識別閾値をＬＤＣの補正量と同量補正し
てこの処理を終了する。
【００９９】前記においてＥ２ｎ−１＝ＬＤＣでなけれ
ば続いてＥ１ｎ−１≧ＬＤＣか否かをチェックする。そ
してＥ１ｎ−１≧ＬＤＣで無ければ後退信号Ｓ２ を前
記クロック信号発生器３４の位相制御回路３８に出力し
てこの処理を終了する。
ば続いてＥ１ｎ−１≧ＬＤＣか否かをチェックする。そ
してＥ１ｎ−１≧ＬＤＣで無ければ後退信号Ｓ２ を前
記クロック信号発生器３４の位相制御回路３８に出力し
てこの処理を終了する。
【０１００】またＥ１ｎ−１≧ＬＤＣであれば高レベル
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
ＬＡ をＬＡ ＋｛（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−
ＬＤＣ｝に補正し、また低レベルＬＢ をＬＢ ＋｛（
Ｅ１ｎ−１＋Ｅ２ｎ−１）／２−ＬＤＣ｝に補正する。 また基準レベルＬＤＣを（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正する。さらにマイクロコンピュータ３６が行う
データ判定の識別閾値をＬＤＣの補正量と同量補正して
この処理を終了する。
【０１０１】本実施例においては検波信号レベルにドリ
フトがなく、再生クロック信号に位相のずれが生じた場
合において、再生クロック信号が進み位相であったとき
にはＥ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、後退信号Ｓ２ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
フトがなく、再生クロック信号に位相のずれが生じた場
合において、再生クロック信号が進み位相であったとき
にはＥ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、後退信号Ｓ２ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
【０１０２】また検波信号レベルにドリフトがなく、再
生クロック信号に位相のずれが生じた場合において、再
生クロック信号が遅れ位相であったときにはＥ１ｎ−１
＞ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとなり、基準レベルＬＤ
Ｃの補正は行われず、前進信号Ｓ１ が出力されて再生
クロック信号の位相が早くなる制御のみが行われる。
生クロック信号に位相のずれが生じた場合において、再
生クロック信号が遅れ位相であったときにはＥ１ｎ−１
＞ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとなり、基準レベルＬＤ
Ｃの補正は行われず、前進信号Ｓ１ が出力されて再生
クロック信号の位相が早くなる制御のみが行われる。
【０１０３】検波信号レベルにマイナス側へのドリフト
が生じ、再生クロック信号に位相のずれが生じていない
場合は、Ｅ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとな
り、基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正される。またこのとき識別閾値である高レベル
ＬＡ 及び低レベルＬＢ も基準レベルＬＤＣの補正量
分補正される。さらにデータ判定の識別閾値も基準レベ
ルＬＤＣの補正量分補正される。
が生じ、再生クロック信号に位相のずれが生じていない
場合は、Ｅ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとな
り、基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／
２に補正される。またこのとき識別閾値である高レベル
ＬＡ 及び低レベルＬＢ も基準レベルＬＤＣの補正量
分補正される。さらにデータ判定の識別閾値も基準レベ
ルＬＤＣの補正量分補正される。
【０１０４】また検波信号レベルにプラス側へのドリフ
トが生じ、再生クロック信号に位相のずれが生じていな
い場合は、Ｅ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣと
なり、同様に基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ
−１）／２に補正される。またこのとき識別閾値である
高レベルＬＡ 及び低レベルＬＢ も基準レベルＬＤＣ
の補正量分補正される。さらにデータ判定の識別閾値も
基準レベルＬＤＣの補正量分補正される。
トが生じ、再生クロック信号に位相のずれが生じていな
い場合は、Ｅ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣと
なり、同様に基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ
−１）／２に補正される。またこのとき識別閾値である
高レベルＬＡ 及び低レベルＬＢ も基準レベルＬＤＣ
の補正量分補正される。さらにデータ判定の識別閾値も
基準レベルＬＤＣの補正量分補正される。
【０１０５】検波信号レベルにマイナス側へのドリフト
が生じ、かつ再生クロック信号に進む位相のずれが生じ
ている場合は、Ｅ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＜ＬＤ
Ｃで、かつＥ１ｎ−１≠Ｅ２ｎ−１となるから、先ず基
準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２に補
正される。またこのとき識別閾値である高レベルＬＡ
及び低レベルＬＢ も基準レベルＬＤＣの補正量分補正
される。さらにデータ判定の識別閾値も基準レベルＬＤ
Ｃの補正量分補正される。
が生じ、かつ再生クロック信号に進む位相のずれが生じ
ている場合は、Ｅ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＜ＬＤ
Ｃで、かつＥ１ｎ−１≠Ｅ２ｎ−１となるから、先ず基
準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２に補
正される。またこのとき識別閾値である高レベルＬＡ
及び低レベルＬＢ も基準レベルＬＤＣの補正量分補正
される。さらにデータ判定の識別閾値も基準レベルＬＤ
Ｃの補正量分補正される。
【０１０６】そして基準レベルＬＤＣの補正により検波
信号レベルのドリフトがなくなると、再生クロック信号
の進み位相のずれのみとなるのでここからは上述したよ
うにＥ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、後退信号Ｓ２ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
信号レベルのドリフトがなくなると、再生クロック信号
の進み位相のずれのみとなるのでここからは上述したよ
うにＥ１ｎ−１＜ＬＤＣ、Ｅ２ｎ−１＞ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、後退信号Ｓ２ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
【０１０７】また検波信号レベルにプラス側へのドリフ
トが生じ、かつ再生クロック信号に進む位相のずれが生
じている場合は、Ｅ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＞Ｌ
ＤＣで、かつＥ１ｎ−１≠Ｅ２ｎ−１となるから、先ず
基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２に
補正される。またこのとき識別閾値である高レベルＬＡ
及び低レベルＬＢも基準レベルＬＤＣの補正量分補正
される。さらにデータ判定の識別閾値も基準レベルＬＤ
Ｃの補正量分補正される。
トが生じ、かつ再生クロック信号に進む位相のずれが生
じている場合は、Ｅ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＞Ｌ
ＤＣで、かつＥ１ｎ−１≠Ｅ２ｎ−１となるから、先ず
基準レベルＬＤＣは（Ｅ１ｎ−１＋Ｅ２ｎ−１）／２に
補正される。またこのとき識別閾値である高レベルＬＡ
及び低レベルＬＢも基準レベルＬＤＣの補正量分補正
される。さらにデータ判定の識別閾値も基準レベルＬＤ
Ｃの補正量分補正される。
【０１０８】そして基準レベルＬＤＣの補正により検波
信号レベルのドリフトがなくなると、再生クロック信号
の進み位相のずれのみとなるのでここからは上述したよ
うにＥ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、前進信号Ｓ１ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
信号レベルのドリフトがなくなると、再生クロック信号
の進み位相のずれのみとなるのでここからは上述したよ
うにＥ１ｎ−１＞ＬＤＣ、Ｅ２ｎ−１＜ＬＤＣとなり、
基準レベルＬＤＣの補正は行われず、前進信号Ｓ１ が
出力されて再生クロック信号の位相が遅くなる制御のみ
が行われる。
【０１０９】以上の制御は検波信号レベルにマイナス側
へのドリフトが生じ、かつ再生クロック信号に遅れ位相
のずれが生じている場合や検波信号レベルにプラス側へ
のドリフトが生じ、かつ再生クロック信号に遅れ位相の
ずれが生じている場合にも同様に行われる。
へのドリフトが生じ、かつ再生クロック信号に遅れ位相
のずれが生じている場合や検波信号レベルにプラス側へ
のドリフトが生じ、かつ再生クロック信号に遅れ位相の
ずれが生じている場合にも同様に行われる。
【０１１０】このように検波信号レベルと基準レベルＬ
ＤＣにレベルのずれがあってもそれを確実に補正でき、
そしてこの補正後に再生クロック信号の位相のずれの補
正を行うので、常に受信した検波信号を正確な再生クロ
ック信号でサンプリングすることができ、確実なデータ
判定ができる。
ＤＣにレベルのずれがあってもそれを確実に補正でき、
そしてこの補正後に再生クロック信号の位相のずれの補
正を行うので、常に受信した検波信号を正確な再生クロ
ック信号でサンプリングすることができ、確実なデータ
判定ができる。
【０１１１】
【発明の効果】以上詳述したように本発明によれば、再
生されるクロックと検波信号の位相差を検出するのに最
も適した検波信号波形を受信したときのみ位相差を検出
して再生クロックの発生を制御することにより、ノイズ
に強く、位相ジッタの少ない安定したクロックの再生が
できる無線通信装置を提供できるものである。
生されるクロックと検波信号の位相差を検出するのに最
も適した検波信号波形を受信したときのみ位相差を検出
して再生クロックの発生を制御することにより、ノイズ
に強く、位相ジッタの少ない安定したクロックの再生が
できる無線通信装置を提供できるものである。
【０１１２】また本発明によれば、検波信号の中心レベ
ルが基準レベルからずれ、同時に再生クロックの位相が
ずれている場合においても、基準レベルや識別閾値を正
確に補正でき、また再生クロック信号の位相についても
正しく補正でき、従って常に正しいデータ判定ができる
無線通信装置及びその装置の受信制御方式を提供できる
ものである。
ルが基準レベルからずれ、同時に再生クロックの位相が
ずれている場合においても、基準レベルや識別閾値を正
確に補正でき、また再生クロック信号の位相についても
正しく補正でき、従って常に正しいデータ判定ができる
無線通信装置及びその装置の受信制御方式を提供できる
ものである。
【図１】 本発明の動作を説明するためのアイパター
ンを示す図。
ンを示す図。
【図２】 本発明の動作を説明するためのアイパター
ンを示す図。
ンを示す図。
【図３】 本発明の動作を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
【図４】 本発明の動作を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
【図５】 本発明の動作を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
【図６】 本発明の動作を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
【図７】 本発明の動作を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
【図８】 本発明の一実施例を示す回路ブロック図。
【図９】 同実施例における要部判定処理を示す流れ
図。
図。
【図１０】 本発明の他の実施例における要部判定処
理を示す流れ図。
理を示す流れ図。
【図１１】 本発明の他の実施例における要部判定処
理を示す流れ図。
理を示す流れ図。
【図１２】 図１１の条件１処理を示す流れ図。
【図１３】 図１１の条件２処理を示す流れ図。
【図１４】 従来例を示す回路ブロック図。
【図１５】 同従来例のゼロクロス選択回路の構成を
示す回路図。
示す回路図。
【図１６】 同従来例のゼロクロス選択回路の各部の
信号タイミングを示すタイミング波形図。
信号タイミングを示すタイミング波形図。
【図１７】 別の従来例を示す回路ブロック図。
【図１８】 同従来例を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図１９】 図１４のゼロクロス選択回路の各部の信
号タイミングを示すタイミング波形図。
号タイミングを示すタイミング波形図。
【図２０】 従来の課題を説明するためのアイパター
ン図。
ン図。
【図２１】 従来の課題を説明するためのアイパター
ンと再生クロック波形を示す図。
ンと再生クロック波形を示す図。
３２…周波数検波器、３３…サンプルホールド回路、３
４…クロック信号発生器、３６…マイクロコンピュータ
、３７…メモリ、３８…位相制御回路。
４…クロック信号発生器、３６…マイクロコンピュータ
、３７…メモリ、３８…位相制御回路。
Claims (13)
- 【請求項１】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するときは、サンプリング値Ｅｎ−１ が基準レベルＬ
ＤＣに対してＥｎ−１ ＜ＬＤＣならば前記クロック信
号発生器を制御して再生されるクロック信号の位相を遅
らせ、Ｅｎ−１ ＞ＬＤＣならば前記クロック信号発生
器を制御して再生されるクロック信号の位相を進ませる
位相制御信号を出力する第１の判定手段と、任意のタイ
ミングｔｎ におけるサンプリング値Ｅｎ とタイミン
グｔｎ より１クロック前のタイミングにおけるサンプ
リング値Ｅｎ−１ とタイミングｔｎ より２クロック
前のタイミングにおけるサンプリング値Ｅｎ−２ に対
して、ＬＡ ＜Ｅｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦
ＬＡ でかつＥｎ ＜ＬＢ が成立するときは、サンプ
リング値Ｅｎ−１ が基準レベルＬＤＣに対してＥｎ−
１ ＜ＬＤＣならば前記クロック信号発生器を制御して
再生されるクロック信号の位相を進ませ、Ｅｎ−１ ＞
ＬＤＣならば前記クロック信号発生器を制御して再生さ
れるクロック信号の位相を遅らせる位相制御信号を出力
する第２の判定手段を設けたことを特徴とする無線通信
装置。 - 【請求項２】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
する毎にサンプリング値Ｅｎ−１を制御情報値として前
記メモリに記憶する第１の記憶処理手段と、前記メモリ
に記憶された制御情報値の最新値を含め予め設定された
規定回数前までの制御情報値の平均値Ｅｘ を求め、こ
の平均値Ｅｘ が基準レベルＬＤＣに対してＥｘ＜ＬＤ
Ｃならば前記クロック信号発生器を制御して再生される
クロック信号の位相を遅らせ、Ｅｘ ＞ＬＤＣならば前
記クロック信号発生器を制御して再生されるクロック信
号の位相を進ませる位相制御信号を出力する第１の判定
手段と、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、ＬＡ ＜Ｅｎ−２ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ ＜ＬＢ が成立
する毎にサンプリング値Ｅｎ−１を制御情報値として前
記メモリに記憶する第２の記憶処理手段と、前記メモリ
に記憶された制御情報値の最新値を含め予め設定された
規定回数前までの制御情報値の平均値Ｅｙ を求め、こ
の平均値Ｅｙ が基準レベルＬＤＣに対してＥｙ ＜Ｌ
ＤＣならば前記クロック信号発生器を制御して再生され
るクロック信号の位相を進ませ、Ｅｙ ＞ＬＤＣならば
前記クロック信号発生器を制御して再生されるクロック
信号の位相を遅らせる位相制御信号を出力する第２の判
定手段を設けたことを特徴とする無線通信装置。 - 【請求項３】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１に基づいて基準レベルＬＤＣを補正する補正
手段を設けたことを特徴とする無線通信装置。 - 【請求項４】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１に基づいて基準レベルＬＤＣを補正する補正
手段と、条件１の下でＥ１ｎ−１＜ＬＤＣが成立すると
ともに条件２の下でＬＤＣ＜Ｅ２ｎ−１が成立するとき
前記クロック信号発生器を制御して再生されるクロック
信号の位相を遅らせる位相制御信号を出力する判定手段
を設けたことを特徴とする無線通信装置。 - 【請求項５】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１に基づいて基準レベルＬＤＣを補正する補正
手段と、条件１の下でＬＤＣ＜Ｅ１ｎ−１が成立すると
ともに条件２の下でＥ２ｎ−１＜ＬＤＣが成立するとき
前記クロック信号発生器を制御して再生されるクロック
信号の位相を進ませる位相制御信号を出力する判定手段
を設けたことを特徴とする無線通信装置。 - 【請求項６】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１に基づいて基準レベルＬＤＣを補正するとと
もにその補正量と同量だけ識別閾値ＬＡ とＬＢ を
補正する補正手段を設けたことを特徴とする無線通信装
置。 - 【請求項７】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１との平均値に基準レベルＬＤＣが一致するよ
う補正する補正手段を設けたことを特徴とする無線通信
装置。 - 【請求項８】 ＧＭＳＫ変調波を受信し検波信号を得
る検波器と、サンプリングクロック信号を発生させるク
ロック信号発生器と、このクロック信号発生器からのク
ロック信号のタイミングで前記検波器からの検波信号を
サンプリングするサンプリング回路と、このサンプリン
グ回路でサンプリングされた値を記憶するメモリと、こ
のメモリのサンプリング値に基づいて演算を行ない、前
記クロック信号発生器の位相制御を行なう位相制御信号
を出力するとともに受信データ判定を行なう演算手段か
らなる無線通信装置において、前記演算手段は、検波信
号に対して直流レベルに対応する基準レベルＬＤＣ並び
に高レベルＬＡ と低レベルＬＢ の２つの識別閾値を
設定し、任意のタイミングｔｎ におけるサンプリング
値Ｅｎ とタイミングｔｎ より１クロック前のタイミ
ングにおけるサンプリング値Ｅｎ−１ とタイミングｔ
ｎ より２クロック前のタイミングにおけるサンプリン
グ値Ｅｎ−２ に対して、Ｅｎ−２ ＜ＬＢ でかつＬ
Ｂ ≦Ｅｎ−１ ≦ＬＡ でかつＬＡ ＜Ｅｎ が成立
するとき条件１成立を判断する手段と、またＬＡ ＜Ｅ
ｎ−２ でかつＬＢ ≦Ｅｎ−１ ≦ＬＡ でかつＥｎ
＜ＬＢ が成立するとき条件２成立を判断する手段と
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
Ｅ１ｎ−１＜ＬＤＣが成立するとともに条件２の下でＥ
２ｎ−１≦ＬＤＣが成立するとき、条件１の下でＥ１ｎ
−１＝ＬＤＣが成立するとともに条件２の下でＥ２ｎ−
１≠ＬＤＣが成立するとき並びに条件１の下でＬＤＣ＜
Ｅ１ｎ−１が成立するとともに条件２の下でＬＤＣ≦Ｅ
２ｎ−１が成立するとき、サンプリング値Ｅ１ｎ−１と
Ｅ２ｎ−１に基づいて基準レベルＬＤＣを補正するとと
もにその補正量と同量だけ受信データ判定のための識別
閾値を補正する補正手段を設けたことを特徴とする無線
通信装置。 - 【請求項９】 受信したＧＭＳＫ変調波を周波数検波
して得られる検波信号をクロック信号発生器からのクロ
ック信号によりサンプリングして前記クロック信号発生
器の位相制御を行なうとともに受信データ判定を行なう
無線通信装置の受信制御方式において、検波信号に対し
て直流レベルに対応する基準レベルＬＤＣ並びに高レベ
ルＬＡ と低レベルＬＢ の２つの識別閾値を設定し、
前記クロック信号発生器からのクロック信号のタイミン
グで検波信号をサンプリングして記憶し、任意のタイミ
ングｔｎ におけるサンプリング値Ｅｎ とタイミング
ｔｎ より１クロック前のタイミングにおけるサンプリ
ング値Ｅｎ−１ とタイミングｔｎ より２クロック前
のタイミングにおけるサンプリング値Ｅｎ−２ に対し
て、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＬＡ ＜Ｅｎ が成立するときを条件１とし
、またＬＡ ＜Ｅｎ−２ でかつＬＢ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＥｎ ＜ＬＢ が成立するときを条件２とし
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
サンプリング値Ｅ１ｎ−１が基準レベルＬＤＣと一致し
ないか、又は条件２の下でサンプリング値Ｅ２ｎ−１が
基準レベルＬＤＣと一致しないとき、サンプリング値Ｅ
１ｎ−１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一
致するよう補正することを特徴とする無線通信装置の受
信制御方式。 - 【請求項１０】 受信したＧＭＳＫ変調波を周波数検
波して得られる検波信号をクロック信号発生器からのク
ロック信号によりサンプリングして前記クロック信号発
生器の位相制御を行なうとともに受信データ判定を行な
う無線通信装置の受信制御方式において、検波信号に対
して直流レベルに対応する基準レベルＬＤＣ並びに高レ
ベルＬＡ と低レベルＬＢ の２つの識別閾値を設定し
、前記クロック信号発生器からのクロック信号のタイミ
ングで検波信号をサンプリングして記憶し、任意のタイ
ミングｔｎ におけるサンプリング値Ｅｎとタイミング
ｔｎ より１クロック前のタイミングにおけるサンプリ
ング値Ｅｎ−１ とタイミングｔｎ より２クロック前
のタイミングにおけるサンプリング値Ｅｎ−２ に対し
て、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＬＡ ＜Ｅｎ が成立するときを条件１とし
、またＬＡ ＜Ｅｎ−２ でかつＬＢ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＥｎ ＜ＬＢ が成立するときを条件２とし
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
サンプリング値Ｅ１ｎ−１が基準レベルＬＤＣと一致し
ないか、又は条件２の下でサンプリング値Ｅ２ｎ−１が
基準レベルＬＤＣと一致しないとき、サンプリング値Ｅ
１ｎ−１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一
致するよう補正するとともにその補正後において条件１
の下でＥ１ｎ−１＜ＬＤＣが成立するとともに条件２の
下でＬＤＣ＜Ｅ２ｎ−１が成立するとき前記クロック信
号発生器を制御して再生されるクロック信号の位相を遅
らせる位相制御信号を出力することを特徴とする無線通
信装置の受信制御方式。 - 【請求項１１】 受信したＧＭＳＫ変調波を周波数検
波して得られる検波信号をクロック信号発生器からのク
ロック信号によりサンプリングして前記クロック信号発
生器の位相制御を行なうとともに受信データ判定を行な
う無線通信装置の受信制御方式において、検波信号に対
して直流レベルに対応する基準レベルＬＤＣ並びに高レ
ベルＬＡ と低レベルＬＢ の２つの識別閾値を設定し
、前記クロック信号発生器からのクロック信号のタイミ
ングで検波信号をサンプリングして記憶し、任意のタイ
ミングｔｎ におけるサンプリング値Ｅｎとタイミング
ｔｎ より１クロック前のタイミングにおけるサンプリ
ング値Ｅｎ−１ とタイミングｔｎ より２クロック前
のタイミングにおけるサンプリング値Ｅｎ−２ に対し
て、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＬＡ ＜Ｅｎ が成立するときを条件１とし
、またＬＡ ＜Ｅｎ−２ でかつＬＢ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＥｎ ＜ＬＢ が成立するときを条件２とし
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
サンプリング値Ｅ１ｎ−１が基準レベルＬＤＣと一致し
ないか、又は条件２の下でサンプリング値Ｅ２ｎ−１が
基準レベルＬＤＣと一致しないとき、サンプリング値Ｅ
１ｎ−１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一
致するよう補正するとともにその補正後において条件１
の下でＬＤＣ＜Ｅ１ｎ−１が成立するとともに条件２の
下でＥ２ｎ−１＜ＬＤＣが成立するとき前記クロック信
号発生器を制御して再生されるクロック信号の位相を進
ませる位相制御信号を出力することを特徴とする無線通
信装置の受信制御方式。 - 【請求項１２】 受信したＧＭＳＫ変調波を周波数検
波して得られる検波信号をクロック信号発生器からのク
ロック信号によりサンプリングして前記クロック信号発
生器の位相制御を行なうとともに受信データ判定を行な
う無線通信装置の受信制御方式において、検波信号に対
して直流レベルに対応する基準レベルＬＤＣ並びに高レ
ベルＬＡ と低レベルＬＢ の２つの識別閾値を設定し
、前記クロック信号発生器からのクロック信号のタイミ
ングで検波信号をサンプリングして記憶し、任意のタイ
ミングｔｎ におけるサンプリング値Ｅｎとタイミング
ｔｎ より１クロック前のタイミングにおけるサンプリ
ング値Ｅｎ−１ とタイミングｔｎ より２クロック前
のタイミングにおけるサンプリング値Ｅｎ−２ に対し
て、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＬＡ ＜Ｅｎ が成立するときを条件１とし
、またＬＡ ＜Ｅｎ−２ でかつＬＢ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＥｎ ＜ＬＢ が成立するときを条件２とし
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
サンプリング値Ｅ１ｎ−１が基準レベルＬＤＣと一致し
ないか、又は条件２の下でサンプリング値Ｅ２ｎ−１が
基準レベルＬＤＣと一致しないとき、サンプリング値Ｅ
１ｎ−１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一
致するよう補正するとともにその補正後において基準レ
ベルＬＤＣの補正量と同量だけ識別閾値ＬＡ とＬＢ
を補正することを特徴とする無線通信装置の受信制御方
式。 - 【請求項１３】 受信したＧＭＳＫ変調波を周波数検
波して得られる検波信号をクロック信号発生器からのク
ロック信号によりサンプリングして前記クロック信号発
生器の位相制御を行なうとともに受信データ判定を行な
う無線通信装置の受信制御方式において、検波信号に対
して直流レベルに対応する基準レベルＬＤＣ並びに高レ
ベルＬＡ と低レベルＬＢ の２つの識別閾値を設定し
、前記クロック信号発生器からのクロック信号のタイミ
ングで検波信号をサンプリングして記憶し、任意のタイ
ミングｔｎ におけるサンプリング値Ｅｎとタイミング
ｔｎ より１クロック前のタイミングにおけるサンプリ
ング値Ｅｎ−１ とタイミングｔｎ より２クロック前
のタイミングにおけるサンプリング値Ｅｎ−２ に対し
て、Ｅｎ−２ ＜ＬＢ でかつＬＢ ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＬＡ ＜Ｅｎ が成立するときを条件１とし
、またＬＡ ＜Ｅｎ−２ でかつＬＢ≦Ｅｎ−１ ≦Ｌ
Ａ でかつＥｎ ＜ＬＢ が成立するときを条件２とし
、条件１成立時のＥｎ−１ をＥ１ｎ−１、条件２成立
時のＥｎ−１ をＥ２ｎ−１としたとき、条件１の下で
サンプリング値Ｅ１ｎ−１が基準レベルＬＤＣと一致し
ないか、又は条件２の下でサンプリング値Ｅ２ｎ−１が
基準レベルＬＤＣと一致しないとき、サンプリング値Ｅ
１ｎ−１とＥ２ｎ−１の平均値に基準レベルＬＤＣが一
致するよう補正するとともにその補正後において基準レ
ベルＬＤＣの補正量と同量だけ受信データ判定のための
識別閾値を補正することを特徴とする無線通信装置の受
信制御方式。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057591A JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
| US07/730,474 US5111152A (en) | 1990-07-19 | 1991-07-16 | Apparatus and method for demodulating a digital modulation signal |
| DE69126071T DE69126071T2 (de) | 1990-07-19 | 1991-07-16 | Verfahren und Einrichtung zur Demodulation von digitalem Modulationssignal |
| EP91111869A EP0467306B1 (en) | 1990-07-19 | 1991-07-16 | Apparatus and method for demodulating a digital modulation signal |
| CA002047308A CA2047308C (en) | 1990-07-19 | 1991-07-17 | Apparatus and method for demodulating a digital modulation signal |
| NO912819A NO303370B1 (no) | 1990-07-19 | 1991-07-18 | Demodulasjon av et modulert signal |
| KR1019910012348A KR950005162B1 (ko) | 1990-07-19 | 1991-07-19 | 디지탈 변조신호를 위한 복조장치 및 복조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-191094 | 1990-07-19 | ||
| JP19109490 | 1990-07-19 | ||
| JP11057591A JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229750A true JPH04229750A (ja) | 1992-08-19 |
| JP2679889B2 JP2679889B2 (ja) | 1997-11-19 |
Family
ID=26450179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057591A Expired - Fee Related JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5111152A (ja) |
| EP (1) | EP0467306B1 (ja) |
| JP (1) | JP2679889B2 (ja) |
| KR (1) | KR950005162B1 (ja) |
| CA (1) | CA2047308C (ja) |
| DE (1) | DE69126071T2 (ja) |
| NO (1) | NO303370B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154434A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 四値ｆｓｋ受信機 |
| US8184738B2 (en) | 2005-09-28 | 2012-05-22 | Nec Corporation | Clock reproducing apparatus and method |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2692420A1 (fr) * | 1992-06-11 | 1993-12-17 | Sgs Thomson Microelectronics | Procédé et dispositif d'asservissement en fréquence et phase d'un oscillateur. |
| DE4221476A1 (de) * | 1992-06-30 | 1994-01-05 | Siemens Ag | Verfahren und Anordnung zur Regeneration eines Binärsignals |
| US5453715A (en) * | 1994-08-15 | 1995-09-26 | Motorola, Inc. | Communication device with efficient multi-level digital demodulator |
| KR0178750B1 (ko) * | 1996-02-13 | 1999-05-15 | 김광호 | 전-디지탈 심볼타이밍 복구장치 |
| GB2322042B (en) * | 1997-02-05 | 2002-02-06 | Ericsson Telefon Ab L M | Radio architecture |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| JP3179429B2 (ja) * | 1999-01-29 | 2001-06-25 | 日本電気アイシーマイコンシステム株式会社 | 周波数測定用テスト回路及びそれを備えた半導体集積回路 |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7508946B2 (en) * | 2001-06-27 | 2009-03-24 | Sony Corporation | Integrated circuit device, information processing apparatus, memory management method for information storage device, mobile terminal apparatus, semiconductor integrated circuit device, and communication method using mobile terminal apparatus |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| JP2003229920A (ja) * | 2002-02-01 | 2003-08-15 | General Res Of Electronics Inc | Ｆｓｋ復調信号の中心レベル検出補正回路 |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183862A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | デイジタル信号処理回路 |
| NL8603110A (nl) * | 1986-12-08 | 1988-07-01 | Philips Nv | Schakeling voor het terugwinnen van een draaggolf. |
| WO1988005235A1 (en) * | 1987-01-12 | 1988-07-14 | Fujitsu Limited | Discrimination timing control circuit |
| JPH01240024A (ja) * | 1988-03-22 | 1989-09-25 | Nippon Telegr & Teleph Corp <Ntt> | クロック再生回路 |
| US5001724A (en) * | 1989-01-13 | 1991-03-19 | Hewlett-Packard Company | Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal |
| US4887050A (en) * | 1989-03-31 | 1989-12-12 | Motorola, Inc. | Frequency control apparatus and method for a digital radio receiver |
-
1991
- 1991-05-15 JP JP11057591A patent/JP2679889B2/ja not_active Expired - Fee Related
- 1991-07-16 EP EP91111869A patent/EP0467306B1/en not_active Expired - Lifetime
- 1991-07-16 US US07/730,474 patent/US5111152A/en not_active Expired - Fee Related
- 1991-07-16 DE DE69126071T patent/DE69126071T2/de not_active Expired - Fee Related
- 1991-07-17 CA CA002047308A patent/CA2047308C/en not_active Expired - Fee Related
- 1991-07-18 NO NO912819A patent/NO303370B1/no not_active IP Right Cessation
- 1991-07-19 KR KR1019910012348A patent/KR950005162B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154434A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 四値ｆｓｋ受信機 |
| US8184738B2 (en) | 2005-09-28 | 2012-05-22 | Nec Corporation | Clock reproducing apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2047308C (en) | 1997-05-06 |
| US5111152A (en) | 1992-05-05 |
| EP0467306B1 (en) | 1997-05-14 |
| DE69126071T2 (de) | 1997-08-28 |
| KR950005162B1 (ko) | 1995-05-19 |
| NO912819L (no) | 1992-01-20 |
| NO912819D0 (no) | 1991-07-18 |
| DE69126071D1 (de) | 1997-06-19 |
| EP0467306A3 (en) | 1993-06-02 |
| JP2679889B2 (ja) | 1997-11-19 |
| CA2047308A1 (en) | 1992-01-20 |
| EP0467306A2 (en) | 1992-01-22 |
| NO303370B1 (no) | 1998-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229750A (ja) | 無線通信装置及びその装置の受信制御方式 | |
| US5367542A (en) | Digital data recovery using delay time rulers | |
| JPH11330970A (ja) | マンチェスタ符号化データ復号化装置 | |
| US7397881B2 (en) | Erroneous phase lock detection circuit | |
| KR0132811B1 (ko) | 디지탈 데이터 복구장치 | |
| JPH07221800A (ja) | データ識別再生回路 | |
| US5969894A (en) | Method for detecting data encoded as state transitions in a read signal | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| US5479456A (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| JP3479128B2 (ja) | 位相調整回路 | |
| JPH06231547A (ja) | ディジタル信号再生装置 | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| JPH104436A (ja) | クロック再生回路 | |
| US20040027948A1 (en) | Reproducing apparatus and related computer program | |
| JP2538604B2 (ja) | タイミング再生回路 | |
| JPH118656A (ja) | スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置 | |
| US4437071A (en) | Device for the recovery of a clock signal from a binary signal | |
| JP4034131B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2632068B2 (ja) | タイミング再生装置 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 | |
| JPS5957520A (ja) | 位相比較器 | |
| JPH0254643A (ja) | タイミング再生回路 | |
| JPH0254622A (ja) | タイミング再生回路 | |
| JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 | |
| JPH0354934A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |