JP2632068B2 - タイミング再生装置 - Google Patents
タイミング再生装置Info
- Publication number
- JP2632068B2 JP2632068B2 JP2097577A JP9757790A JP2632068B2 JP 2632068 B2 JP2632068 B2 JP 2632068B2 JP 2097577 A JP2097577 A JP 2097577A JP 9757790 A JP9757790 A JP 9757790A JP 2632068 B2 JP2632068 B2 JP 2632068B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- timing
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送特性の悪い通信路においても高い信頼
性でタイミング信号を抽出する装置に関するものであ
る。
性でタイミング信号を抽出する装置に関するものであ
る。
通信の分野でデジタル信号を伝送する際には、タイミ
ング信号抽出回路を受信側に用意する場合が多い。従来
のタイミング抽出回路を第５図に示す。入力端子１から
変調波が検波器２へ入力される。検波器２は変調波を検
波し、検波信号を出力する。識別器３では、この検波信
号のレベルが設定された識別レベルを越えるとき
「１」、越えないとき「０」のデジタル信号を発生す
る。タイミング再生回路４はデジタルPLLで構成され、
このデジタル信号をもとにタイミング信号を抽出して出
力端子５から再生タイミング信号を出力する。
ング信号抽出回路を受信側に用意する場合が多い。従来
のタイミング抽出回路を第５図に示す。入力端子１から
変調波が検波器２へ入力される。検波器２は変調波を検
波し、検波信号を出力する。識別器３では、この検波信
号のレベルが設定された識別レベルを越えるとき
「１」、越えないとき「０」のデジタル信号を発生す
る。タイミング再生回路４はデジタルPLLで構成され、
このデジタル信号をもとにタイミング信号を抽出して出
力端子５から再生タイミング信号を出力する。
タイミング再生回路の動作を第６図に示す。同図
（ａ）の実線は検波信号の波形を表わす。この波形は雑
音、遅延、符号間干渉により、第６図（ａ）に破線で示
す本来の波形とは異なる。第６図（ａ）の領域Ａでは、
雑音等の劣化要因によって乱れた波形が一点鎖線で表わ
した識別レベルDLを交差していない。しかしながら、領
域Ｂにおいては乱れた波形が識別レベルDLを何度も交差
している。第６図（ｂ）は、第６図（ａ）の検波信号か
らデータ信号を識別する識別器の出力信号の波形を示し
ている。この波形は劣化要因がなければタイミング周期
Ｔの整数倍間隔で立ち上がる。しかし、領域Ｃにおいて
は、伝送劣化により波形が乱れＴの間隔で立ち上がって
いない。第６図（ｃ）は、識別器４の出力を入力とする
タイミング再生回路４の出力を示している。第６図
（ｂ）の領域Ｃにおける信号波形の乱れの影響をうけ
て、領域Ｄでタイミング再生回路４の動作が不安定にな
っている。
（ａ）の実線は検波信号の波形を表わす。この波形は雑
音、遅延、符号間干渉により、第６図（ａ）に破線で示
す本来の波形とは異なる。第６図（ａ）の領域Ａでは、
雑音等の劣化要因によって乱れた波形が一点鎖線で表わ
した識別レベルDLを交差していない。しかしながら、領
域Ｂにおいては乱れた波形が識別レベルDLを何度も交差
している。第６図（ｂ）は、第６図（ａ）の検波信号か
らデータ信号を識別する識別器の出力信号の波形を示し
ている。この波形は劣化要因がなければタイミング周期
Ｔの整数倍間隔で立ち上がる。しかし、領域Ｃにおいて
は、伝送劣化により波形が乱れＴの間隔で立ち上がって
いない。第６図（ｃ）は、識別器４の出力を入力とする
タイミング再生回路４の出力を示している。第６図
（ｂ）の領域Ｃにおける信号波形の乱れの影響をうけ
て、領域Ｄでタイミング再生回路４の動作が不安定にな
っている。
このように従来の回路では、伝送劣化によりデータ信
号の波形が乱されてしまった場合にタイミング再生回路
４の動作が不安定になるという欠点があった。
号の波形が乱されてしまった場合にタイミング再生回路
４の動作が不安定になるという欠点があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、伝送特性の悪い通信路におい
て高安定なタイミング抽出ができないという点を解決し
たタイミング再生装置を提供することにある。
その目的とするところは、伝送特性の悪い通信路におい
て高安定なタイミング抽出ができないという点を解決し
たタイミング再生装置を提供することにある。
このような課題を解決するために本発明の第１の発明
は、変調波を検波する検波器と、この検波器の出力をも
とに信号を識別する識別器と、この識別器の出力をもと
にデータ信号の変化点における時刻を測定する時刻測定
回路と、検波器の出力と識別器の出力との差分を基に伝
送劣化による誤差が少ないデータ信号の変化点の時刻を
基準時刻に選び、この基準時刻と時刻測定回路の出力と
の差分がタイミング信号の周期の整数倍に近いか否かに
より、データ信号の伝送劣化を判定するマイクロプロセ
ッサと、このマイクロプロセッサがデータ信号の伝送劣
化により出力する制御信号をもとに伝送劣化による誤り
の少ないデータ信号を選択して出力するゲート回路と、
このゲート回路の出力をもとにタイミング再生を行ない
タイミング信号を出力するタイミング再生回路とを設け
るようにしたものである。
は、変調波を検波する検波器と、この検波器の出力をも
とに信号を識別する識別器と、この識別器の出力をもと
にデータ信号の変化点における時刻を測定する時刻測定
回路と、検波器の出力と識別器の出力との差分を基に伝
送劣化による誤差が少ないデータ信号の変化点の時刻を
基準時刻に選び、この基準時刻と時刻測定回路の出力と
の差分がタイミング信号の周期の整数倍に近いか否かに
より、データ信号の伝送劣化を判定するマイクロプロセ
ッサと、このマイクロプロセッサがデータ信号の伝送劣
化により出力する制御信号をもとに伝送劣化による誤り
の少ないデータ信号を選択して出力するゲート回路と、
このゲート回路の出力をもとにタイミング再生を行ない
タイミング信号を出力するタイミング再生回路とを設け
るようにしたものである。
また、本発明の第２の発明は、変調波を検波する検波
器と、この検波器の出力をもとに信号を識別する識別器
と、この識別器の出力をもとにデータ信号の変化点にお
ける時刻を測定する時刻測定回路と、フレーク同期信号
を相関検出する相関器と、この相関器の出力をもとにフ
レーム同期信号検出時刻を測定するフレーム同期信号検
出時刻測定回路と、検波器の出力と識別器の出力との差
分又はフレーム同期信号検出時刻測定回路の出力を基に
伝送劣化による誤差が少ないデータ信号の変化点の時刻
を基準時刻に選ぶと共に、この基準時刻をフレーム同期
信号検出時刻測定回路の出力が得られる度に設定し直
し、基準時刻と時刻測定回路の出力との差分がタイミン
グ信号の周期の整数倍に近いか否かにより、データ信号
の伝送劣化を判定するマイクロプロセッサと、このマイ
クロプロセッサがデータ信号の伝送劣化により出力する
制御信号をもとに伝送劣化による誤りの少ないデータ信
号を選択して出力するゲート回路と、このゲート回路の
出力をもとにタイミング再生を行ないタイミング信号を
出力するタイミング再生回路とを設けるようにしたもの
である。
器と、この検波器の出力をもとに信号を識別する識別器
と、この識別器の出力をもとにデータ信号の変化点にお
ける時刻を測定する時刻測定回路と、フレーク同期信号
を相関検出する相関器と、この相関器の出力をもとにフ
レーム同期信号検出時刻を測定するフレーム同期信号検
出時刻測定回路と、検波器の出力と識別器の出力との差
分又はフレーム同期信号検出時刻測定回路の出力を基に
伝送劣化による誤差が少ないデータ信号の変化点の時刻
を基準時刻に選ぶと共に、この基準時刻をフレーム同期
信号検出時刻測定回路の出力が得られる度に設定し直
し、基準時刻と時刻測定回路の出力との差分がタイミン
グ信号の周期の整数倍に近いか否かにより、データ信号
の伝送劣化を判定するマイクロプロセッサと、このマイ
クロプロセッサがデータ信号の伝送劣化により出力する
制御信号をもとに伝送劣化による誤りの少ないデータ信
号を選択して出力するゲート回路と、このゲート回路の
出力をもとにタイミング再生を行ないタイミング信号を
出力するタイミング再生回路とを設けるようにしたもの
である。
本発明によるタイミング再生装置においては、伝送特
性の悪い通信路でも信頼性の高いタイミング再生が可能
となる。
性の悪い通信路でも信頼性の高いタイミング再生が可能
となる。
まず、本発明の特徴と従来技術との差について述べ
る。本発明は、検波信号波形を識別する識別器の出力信
号波形のうち、雑音等の劣化要因により大幅な誤差を持
つ信号を除去するゲート回路出力をタイミング再生回路
の入力とすることにより、高安定なタイミング再生を可
能とすることを最も主要な特徴とする。
る。本発明は、検波信号波形を識別する識別器の出力信
号波形のうち、雑音等の劣化要因により大幅な誤差を持
つ信号を除去するゲート回路出力をタイミング再生回路
の入力とすることにより、高安定なタイミング再生を可
能とすることを最も主要な特徴とする。
従来の技術とは、検波出力を識別する識別器の出力を
そのままタイミング再生回路に入力するのではなく、識
別器とタイミング再生回路の間に大幅な誤差を持つ信号
を除去できるゲート回路が挿入されていることが異な
る。
そのままタイミング再生回路に入力するのではなく、識
別器とタイミング再生回路の間に大幅な誤差を持つ信号
を除去できるゲート回路が挿入されていることが異な
る。
本発明によるタイミング再生装置の第１の実施例を第
１図に示す。変調波が入力端子６から入力される。検波
器７は変調波を検波し、識別器８は検波出力からデータ
信号を識別する。このデータ信号は遅延回路９によりTD
遅延される。この遅延時間TDは、図中の点線で囲まれた
ゲート制御回路14の演算処理時間よりも長くする。ゲー
ト回路10は、ゲート制御回路14が出力する制御信号によ
り遅延回路出力をそのまま通すか、あるいは通さずに一
定レベルの信号を出力する。タイミング再生回路11はゲ
ート回路10の出力を入力として再生タイミング信号を出
力する。この信号は本来出力すべきタイミング信号より
TD遅れている。遅延回路12は、タイミング再生回路11の
出力の位相調整のため、nT−TD（＞０）遅延させる。た
だし、Ｔはタイミング信号の周期、ｎは自然数である。
このように位相が補正された再生タイミング信号が出力
端子13から出力される。
１図に示す。変調波が入力端子６から入力される。検波
器７は変調波を検波し、識別器８は検波出力からデータ
信号を識別する。このデータ信号は遅延回路９によりTD
遅延される。この遅延時間TDは、図中の点線で囲まれた
ゲート制御回路14の演算処理時間よりも長くする。ゲー
ト回路10は、ゲート制御回路14が出力する制御信号によ
り遅延回路出力をそのまま通すか、あるいは通さずに一
定レベルの信号を出力する。タイミング再生回路11はゲ
ート回路10の出力を入力として再生タイミング信号を出
力する。この信号は本来出力すべきタイミング信号より
TD遅れている。遅延回路12は、タイミング再生回路11の
出力の位相調整のため、nT−TD（＞０）遅延させる。た
だし、Ｔはタイミング信号の周期、ｎは自然数である。
このように位相が補正された再生タイミング信号が出力
端子13から出力される。
第１図の装置の動作を第２図に示す。同図（ａ）は検
波器７の出力である検波信号の波形を示している。図中
の領域A,Cでは、雑音等による劣化要因の影響が少なく
波形の乱れが小さいが、領域Ｂでは劣化要因の影響のた
め波形が大きく乱れている。図中の一点鎖線は識別器８
に設定された識別レベルDLを表わしている。第２図
（ｂ）は第２図（ａ）の検波信号を入力とした識別器９
のデータ信号出力を表わしている。このデータ信号のｋ
番目の立ち上がり時刻tkは、次式（１）のようになる。
波器７の出力である検波信号の波形を示している。図中
の領域A,Cでは、雑音等による劣化要因の影響が少なく
波形の乱れが小さいが、領域Ｂでは劣化要因の影響のた
め波形が大きく乱れている。図中の一点鎖線は識別器８
に設定された識別レベルDLを表わしている。第２図
（ｂ）は第２図（ａ）の検波信号を入力とした識別器９
のデータ信号出力を表わしている。このデータ信号のｋ
番目の立ち上がり時刻tkは、次式（１）のようになる。
tk＝kT＋ΔＴ＋εkT …（１） ただし、初期位相をΔＴ、伝送路における雑音、遅
延、符号間干渉等による誤差量をεkTとする。雑音等の
劣化要因がなければ、このデータ信号はタイミング周期
Ｔの整数間隔で立ち上がる。伝送劣化によって波形が乱
されている領域Ｂに相当する部分では、データ信号の立
ち上がりも乱れており、第２図（ｂ）のt1,t2,t3のよう
にＴの整数倍間隔が大きくずれた所で信号が立ち上がっ
ている。
延、符号間干渉等による誤差量をεkTとする。雑音等の
劣化要因がなければ、このデータ信号はタイミング周期
Ｔの整数間隔で立ち上がる。伝送劣化によって波形が乱
されている領域Ｂに相当する部分では、データ信号の立
ち上がりも乱れており、第２図（ｂ）のt1,t2,t3のよう
にＴの整数倍間隔が大きくずれた所で信号が立ち上がっ
ている。
ここで、基準時間を伝送劣化による誤差が小さい立ち
上がり時刻に選ぶ。この操作は、第１図の誤差量検出器
19の出力をもちいてマイクロプロセッサ18が行なう。誤
差量検出器19の出力を第２図（ｃ）に示す。誤差量検出
器19は、検波信号と識別されたデータ信号との差の絶対
値を出力する。この量は伝送劣化の増大に伴い増加す
る。マイクロプロセッサ18は、データ信号の変化点以外
で誤差量検出器19の出力が小さい領域を探し、その領域
にあるデータ信号の立ち上がり時刻を基準時刻に選ぶ。
第２図（ｂ）においてはt0が基準時刻として選ばれてい
る。
上がり時刻に選ぶ。この操作は、第１図の誤差量検出器
19の出力をもちいてマイクロプロセッサ18が行なう。誤
差量検出器19の出力を第２図（ｃ）に示す。誤差量検出
器19は、検波信号と識別されたデータ信号との差の絶対
値を出力する。この量は伝送劣化の増大に伴い増加す
る。マイクロプロセッサ18は、データ信号の変化点以外
で誤差量検出器19の出力が小さい領域を探し、その領域
にあるデータ信号の立ち上がり時刻を基準時刻に選ぶ。
第２図（ｂ）においてはt0が基準時刻として選ばれてい
る。
識別されたデジタル信号の立ち上がり時刻tkの測定
は、第１図の一点鎖線で囲まれた時刻測定回路20が行な
う。この時刻測定回路20は、基準発振器15、カウンタ1
6、ラッチ回路17から構成される。基準発振器15の出力
信号波形を第２図（ｅ）に示す。ただしτは基準発振器
15の周期である。カウンタ16が基準発振器15の立ち上が
りで動作するものとすると、カウンタ16の出力ｎ（ｔ）
は時間ｔに対して第２図（ｄ）に示すような振舞いをす
る。カウンタ出力ｎ（ｔ）と時刻ｔの関係は、次式
（２）のようになる。
は、第１図の一点鎖線で囲まれた時刻測定回路20が行な
う。この時刻測定回路20は、基準発振器15、カウンタ1
6、ラッチ回路17から構成される。基準発振器15の出力
信号波形を第２図（ｅ）に示す。ただしτは基準発振器
15の周期である。カウンタ16が基準発振器15の立ち上が
りで動作するものとすると、カウンタ16の出力ｎ（ｔ）
は時間ｔに対して第２図（ｄ）に示すような振舞いをす
る。カウンタ出力ｎ（ｔ）と時刻ｔの関係は、次式
（２）のようになる。
ｎ（ｔ）＝trunc（（ｔ−ts）／τ） …（２） ただしtrunc（ｘ）はｘの整数値を与える関数であ
り、時刻tsのとき基準発振器15の初期位相０とカウンタ
16の初期値が０が同時に設定されたものとする。ラッチ
回路17は、カウンタ16の出力ｎ（ｔ）を識別器23の出力
信号の立ち上がりでラッチしたものを出力する。したが
って、ｎ（tk）がラッチ回路17の出力となる。この様子
を点線で第２図（ｄ）に示す。マイクロプロセッサ18
は、このラッチ回路17の出力ｎ（tk）を使って以下で説
明するアルゴリズムを行ない、大幅な誤差を持つ信号を
除去するようにゲート回路10に制御信号を送る。
り、時刻tsのとき基準発振器15の初期位相０とカウンタ
16の初期値が０が同時に設定されたものとする。ラッチ
回路17は、カウンタ16の出力ｎ（ｔ）を識別器23の出力
信号の立ち上がりでラッチしたものを出力する。したが
って、ｎ（tk）がラッチ回路17の出力となる。この様子
を点線で第２図（ｄ）に示す。マイクロプロセッサ18
は、このラッチ回路17の出力ｎ（tk）を使って以下で説
明するアルゴリズムを行ない、大幅な誤差を持つ信号を
除去するようにゲート回路10に制御信号を送る。
マイクロプロセッサ18およびゲート回路10の回路動作
を第３図に示す。同図（ａ）は第１図の遅延回路９の出
力を示している。図中の立ち上がり時刻t0′,t4′での
波形は伝送劣化の影響が少なく立ち上がり時刻の誤差も
小さいが、t1′,t2′,t3′での波形は伝送劣化の影響を
受けて立ち上がり時刻の誤差が大きい。マイクロプロセ
ッサ18では、t0′,t4′での立ち上がりパルスを選択
し、t1′,t2′,t3′での立ち上がりパルスを捨てるた
め、制御信号として第３図（ｂ）に示すように選択すべ
き立ち上がりを中心に短い幅のパルス信号を発生する。
ゲート回路10では、第３図（ｃ）に示すように、遅延回
路９の出力とマイクロプロセッサ18が出力する制御信号
とのアンド（AND）出力を発生する。タイミング再生回
路11では、このゲート回路10の出力をもとにして第３図
（ｄ）に示すような再生タイミング信号を発生する。遅
延回路12では、この再生タイミング信号の位相補正をし
て出力端子13から高安定再生タイミング信号を出力す
る。
を第３図に示す。同図（ａ）は第１図の遅延回路９の出
力を示している。図中の立ち上がり時刻t0′,t4′での
波形は伝送劣化の影響が少なく立ち上がり時刻の誤差も
小さいが、t1′,t2′,t3′での波形は伝送劣化の影響を
受けて立ち上がり時刻の誤差が大きい。マイクロプロセ
ッサ18では、t0′,t4′での立ち上がりパルスを選択
し、t1′,t2′,t3′での立ち上がりパルスを捨てるた
め、制御信号として第３図（ｂ）に示すように選択すべ
き立ち上がりを中心に短い幅のパルス信号を発生する。
ゲート回路10では、第３図（ｃ）に示すように、遅延回
路９の出力とマイクロプロセッサ18が出力する制御信号
とのアンド（AND）出力を発生する。タイミング再生回
路11では、このゲート回路10の出力をもとにして第３図
（ｄ）に示すような再生タイミング信号を発生する。遅
延回路12では、この再生タイミング信号の位相補正をし
て出力端子13から高安定再生タイミング信号を出力す
る。
次に、マイクロプロセッサ18で行なうアルゴリズムに
ついて詳細に説明する。ラッチ回路17の出力ｎ（tk）は
次式（３）で示される。
ついて詳細に説明する。ラッチ回路17の出力ｎ（tk）は
次式（３）で示される。
ｎ（tk）＝trunc（（tk−ts）／τ） …（３） 雑音等の劣化要因がなければ、データ信号の立ち上が
り時刻｛tk｝はタイミング周期Ｔの整数間隔となる。従
って、データ信号の立ち上がり基準時刻t0とｋ番目の立
ち上がり時刻tkの差は、タイミング周期Ｔの整数倍にな
る。逆に伝送劣化が著しい場合には、データ信号の立ち
上がり基準時刻t0とｋ番目の立ち上がり時刻tkの差はタ
イミング周期Ｔの整数倍から大幅にずれた値となる。以
上のことから、基準時刻とデータ信号の立ち上がり時刻
の差がタイミング周期Ｔの整数倍に近いか否かを調べる
ことにより、伝送劣化の程度を調べることができる。こ
のタイミング周期Ｔの整数倍からのずれは、（４）式で
定義されるＤ（Ｋ）で表わせられる。
り時刻｛tk｝はタイミング周期Ｔの整数間隔となる。従
って、データ信号の立ち上がり基準時刻t0とｋ番目の立
ち上がり時刻tkの差は、タイミング周期Ｔの整数倍にな
る。逆に伝送劣化が著しい場合には、データ信号の立ち
上がり基準時刻t0とｋ番目の立ち上がり時刻tkの差はタ
イミング周期Ｔの整数倍から大幅にずれた値となる。以
上のことから、基準時刻とデータ信号の立ち上がり時刻
の差がタイミング周期Ｔの整数倍に近いか否かを調べる
ことにより、伝送劣化の程度を調べることができる。こ
のタイミング周期Ｔの整数倍からのずれは、（４）式で
定義されるＤ（Ｋ）で表わせられる。
Ｄ（Ｋ）＝（ｎ（tk）−ｎ（t0））/fT −trunc（（ｎ（tk）−ｎ（t0））/fT） …（４） ただし、Ｄ（Ｋ）はずれをＴで規格化したものであ
る。ここでｆは基準発振器15の周波数であり、ｆ＝1/τ
である。マイクロプロセッサ18は、ラッチ回路17の出力
ｎ（tk）からＤ（Ｋ）を計算して、Ｄ（Ｋ）の絶対値が
ある定められたしきい値Dth未満であればデータ信号を
取り込み、しきい値Dth以上であればデータ信号を取り
込まないようゲート回路10を制御する。
る。ここでｆは基準発振器15の周波数であり、ｆ＝1/τ
である。マイクロプロセッサ18は、ラッチ回路17の出力
ｎ（tk）からＤ（Ｋ）を計算して、Ｄ（Ｋ）の絶対値が
ある定められたしきい値Dth未満であればデータ信号を
取り込み、しきい値Dth以上であればデータ信号を取り
込まないようゲート回路10を制御する。
以上説明したマイクロプロセッサ18のアルゴリズム
は、識別されたデジタル信号の立ち上がり情報のみを使
ったが、立ち下がり情報も併せて使うことも容易に行な
える。
は、識別されたデジタル信号の立ち上がり情報のみを使
ったが、立ち下がり情報も併せて使うことも容易に行な
える。
上述の第１の実施例で回路動作時間を長くすると、マ
イクロプロセッサが扱う数値が大きくなり、オーバーフ
ローする危険性がある。第１の実施例のこの欠点を補う
ため、フレーム構成を持つ信号を受信する場合、受信側
でフレーム同期信号を検出し、その検出時刻を使う。回
路構成を第４図に示す。第１の実施例の回路に、二点鎖
線で囲まれたフレーム同期信号検出時刻測定回路38とア
ナログ相関器34を付加したものである。検波器22の出力
からアナログ相関器34はフレーム同期信号を相関検出
し、検出したとみなした時刻にパルスを発生する。フレ
ーム同期信号検出時刻測定回路38は基準発振器30、カウ
ンタ31、ラッチ回路35から構成され、ラッチ回路35はカ
ウンタ31の出力をアナログ相関器34の立ち上がりでラッ
チする。ラッチ回路35の出力はフレーム同期信号検出時
刻を表わしている。マイクロプロセッサ33は、このラッ
チ回路35の出力をもとにして、第１の実施例のアルゴリ
ズムを修正する。具体的には、アナログ相関器34がパル
スを出力するたびに、第１の実施例のアルゴリズムのｎ
（t0）をラッチ回路35の出力で置き換える。つまり、フ
レーム同期信号を検出するたびに、基準時刻をフレーム
同期信号検出時刻に設定しなおす。他の回路動作は第１
の実施例と同じである。
イクロプロセッサが扱う数値が大きくなり、オーバーフ
ローする危険性がある。第１の実施例のこの欠点を補う
ため、フレーム構成を持つ信号を受信する場合、受信側
でフレーム同期信号を検出し、その検出時刻を使う。回
路構成を第４図に示す。第１の実施例の回路に、二点鎖
線で囲まれたフレーム同期信号検出時刻測定回路38とア
ナログ相関器34を付加したものである。検波器22の出力
からアナログ相関器34はフレーム同期信号を相関検出
し、検出したとみなした時刻にパルスを発生する。フレ
ーム同期信号検出時刻測定回路38は基準発振器30、カウ
ンタ31、ラッチ回路35から構成され、ラッチ回路35はカ
ウンタ31の出力をアナログ相関器34の立ち上がりでラッ
チする。ラッチ回路35の出力はフレーム同期信号検出時
刻を表わしている。マイクロプロセッサ33は、このラッ
チ回路35の出力をもとにして、第１の実施例のアルゴリ
ズムを修正する。具体的には、アナログ相関器34がパル
スを出力するたびに、第１の実施例のアルゴリズムのｎ
（t0）をラッチ回路35の出力で置き換える。つまり、フ
レーム同期信号を検出するたびに、基準時刻をフレーム
同期信号検出時刻に設定しなおす。他の回路動作は第１
の実施例と同じである。
このようにして、実質の回路動作時間をフレーム周期
以下にすることができ、最初に基準時刻の設定に誤りが
あったとしても、次のフレームから基準時刻を正しく設
定しなおすことができる。
以下にすることができ、最初に基準時刻の設定に誤りが
あったとしても、次のフレームから基準時刻を正しく設
定しなおすことができる。
以上説明したように本発明は、雑音等の劣化要因によ
り大幅な誤差を持つ信号を除去するゲート回路の出力を
タイミング再生回路の入力とすることにより、大幅な誤
差を持つ信号を除去できるので、伝送特性の悪い通信路
でも信頼性の高いタイミング再生が可能となる効果があ
る。
り大幅な誤差を持つ信号を除去するゲート回路の出力を
タイミング再生回路の入力とすることにより、大幅な誤
差を持つ信号を除去できるので、伝送特性の悪い通信路
でも信頼性の高いタイミング再生が可能となる効果があ
る。
第１図は本発明によるタイミング再生装置の一実施例を
示すブロック系統図、第２図および第３図は第１図の装
置の動作を説明するためのタイムチャート、第４図は本
発明によるタイミング再生装置の他の実施例を示すブロ
ック系統図、第５図は従来装置を示すブロック系統図、
第６図は第５図の装置の動作を説明するためのタイムチ
ャートである。 ６……入力端子、７……検波器、８……識別器、９……
遅延回路、10……ゲート回路、11……タイミング再生回
路、12……遅延回路、13……出力端子、14……ゲート制
御回路、15……基準発振器、16……カウンタ、17……ラ
ッチ回路、18……マイクロプロセッサ、19……誤差量検
出器、20……時刻測定回路。
示すブロック系統図、第２図および第３図は第１図の装
置の動作を説明するためのタイムチャート、第４図は本
発明によるタイミング再生装置の他の実施例を示すブロ
ック系統図、第５図は従来装置を示すブロック系統図、
第６図は第５図の装置の動作を説明するためのタイムチ
ャートである。 ６……入力端子、７……検波器、８……識別器、９……
遅延回路、10……ゲート回路、11……タイミング再生回
路、12……遅延回路、13……出力端子、14……ゲート制
御回路、15……基準発振器、16……カウンタ、17……ラ
ッチ回路、18……マイクロプロセッサ、19……誤差量検
出器、20……時刻測定回路。
Claims (2)
- 【請求項１】変調波を検波する検波器と、この検波器の
出力をもとに信号を識別する識別器と、この識別器の出
力をもとにデータ信号の変化点における時刻を測定する
時刻測定回路と、前記検波器の出力と識別器の出力との
差分を基に伝送劣化による誤差が少ないデータ信号の変
化点の時刻を基準時刻に選び、この基準時刻と前記時刻
測定回路の出力との差分がタイミング信号の周期の整数
倍に近いか否かにより、データ信号の伝送劣化を判定す
るマイクロプロセッサと、このマイクロプロセッサがデ
ータ信号の伝送劣化により出力する制御信号をもとに伝
送劣化による誤りの少ないデータ信号を選択して出力す
るゲート回路と、このゲート回路の出力をもとにタイミ
ング再生を行ないタイミング信号を出力するタイミング
再生回路とを備えたことを特徴とするタイミング再生装
置。 - 【請求項２】変調波を検波する検波器と、この検波器の
出力をもとに信号を識別する識別器と、この識別器の出
力をもとにデータ信号の変化点における時刻を測定する
時刻測定回路と、フレーク同期信号を相関検出する相関
器と、この相関器の出力をもとにフレーム同期信号検出
時刻を測定するフレーム同期信号検出時刻測定回路と、
前記検波器の出力と識別器の出力との差分又はフレーム
同期信号検出時刻測定回路の出力を基に伝送劣化による
誤差が少ないデータ信号の変化点の時刻を基準時刻に選
ぶと共に、この基準時刻をフレーム同期信号検出時刻測
定回路の出力が得られる度に設定し直し、基準時刻と前
記時刻測定回路の出力との差分がタイミング信号の周期
の整数倍に近いか否かにより、データ信号の伝送劣化を
判定するマイクロプロセッサと、このマイクロプロセッ
サがデータ信号の伝送劣化により出力する制御信号をも
とに伝送劣化による誤りの少ないデータ信号を選択して
出力するゲート回路と、このゲート回路の出力をもとに
タイミング再生を行ないタイミング信号を出力するタイ
ミング再生回路とを備えたことを特徴とするタイミング
再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097577A JP2632068B2 (ja) | 1990-04-16 | 1990-04-16 | タイミング再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097577A JP2632068B2 (ja) | 1990-04-16 | 1990-04-16 | タイミング再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03297240A JPH03297240A (ja) | 1991-12-27 |
| JP2632068B2 true JP2632068B2 (ja) | 1997-07-16 |
Family
ID=14196101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097577A Expired - Fee Related JP2632068B2 (ja) | 1990-04-16 | 1990-04-16 | タイミング再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632068B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452457A (en) * | 1977-10-04 | 1979-04-25 | Fujitsu Ltd | Synchronizing circuit of edge detection type |
| JPS61194678A (ja) * | 1985-02-22 | 1986-08-29 | Sony Corp | 同期回路 |
-
1990
- 1990-04-16 JP JP2097577A patent/JP2632068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03297240A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| NL7908952A (nl) | Inrichting voor het onttrekken van een synchroni- satiesignaal aan een digitaalinformatiesignaal. | |
| EP0700044A2 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| US6768433B1 (en) | Method and system for decoding biphase-mark encoded data | |
| EP1178483A2 (en) | Information reproducing apparatus and phase lock control apparatus | |
| EP0640967B1 (en) | Synchronizing mark detecting apparatus and method | |
| US20090252270A1 (en) | Data decision apparatus and error measurement apparatus | |
| US7414933B2 (en) | Reproducing apparatus having an improved PLL circuit and related computer program | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| US5414722A (en) | Selective data synchronizer | |
| JP2632068B2 (ja) | タイミング再生装置 | |
| US5282185A (en) | Apparatus for generating a data signal at an optimal phase | |
| US5459620A (en) | Diagnostic system of magnetic recording channel and magnetic disk drive apparatus | |
| JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
| JPH04274061A (ja) | ディジタル信号再生装置 | |
| US7123560B2 (en) | Apparatus for enabling PLL to lock on to a correct frequency and phase during the reproduction of a continuous-wave-corresponding signal and repetition of a specific pattern | |
| JP2002358736A (ja) | データ再生装置に用いられるクロック調整装置 | |
| US5293549A (en) | Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read | |
| KR100524919B1 (ko) | 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법 | |
| JPH1173733A (ja) | 情報記録再生装置 | |
| JP3171205B2 (ja) | 変調周波数検出回路 | |
| JP3809965B2 (ja) | データ検出装置 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |