JPH04225424A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画面構成ドット数の異な
る表示装置の使用を考慮した表示制御回路に関するもの
であり、特にドット数の少ない表示装置用に開発された
プログラムを、表示ドット数の大きな表示装置に表示す
ることができる表示制御回路に関する。

【０００２】

【従来の技術】近年表示装置は、ＣＲＴのみでなく、プ
ラズマディスプレイや液晶ディスプレイ等も多く使用さ
れるようになり、また表示装置のドット数についても多
くの種類が製品化されてきている。

【０００３】ワードプロセッサやパーソナルコンピュー
タ等にとって表示装置は無くてはならないものであり、
またその制御方法については高速化のために種々の回路
方式が提案されている。特開昭６２−１８４５５０号公
報記載のものもその一例であり、画像メモリに２ポート
メモリを採用して、ＣＰＵの画像メモリへのアクセスの
スループット向上を図る技術が開示されている。

【０００４】一方、製品の開発においては、過去に開発
したプログラムや、他のシステム用に開発されたプログ
ラムを共用することは経済性や製品の早期実施化のため
によく行われていることであるが、ドット数の異なる表
示装置間での表示制御用プログラムの共用化については
従来技術では考慮されておらず、前記特開昭６２−１８
４５５０号にも、その解決指向は記載はされていない。 従ってプログラムの画面制御部分については設計の変更
作業を新規に行うしか方法がなかった。

【０００５】

【発明が解決しようとする課題】表示ドット数の異なる
表示装置で、ドット数の少ない表示装置用に開発された
プログラムを共用しようとする場合、ドット数の多い表
示装置で表示データは画面の左上方に偏って表示される
か、または画面の位置関係が崩れて表示されるという不
具合が有った。従って本発明では、表示ドット数の少な
い画面のプログラムでも表示ドット数の多い表示装置に
バランスよく表示できるように実表示領域を任意の位置
に表示できる機能を得ようとすることを目的とするもの
である。

【０００６】

【課題を解決するための手段】前記に着目し、本発明は
表示有効領域中の実表示領域を設定するレジスタを設け
て、表示装置の実表示領域が表示有効領域のサイズと異
なる場合に、実表示領域を任意の位置に表示できる構成
にしたものである。

【０００７】

【作用】ドット数の少ない表示装置用に開発されたプロ
グラムでも、表示ドット数の大きな表示装置にバランス
よく画面の表示ができるため、共用しようとするプログ
ラムの画面制御部分の設計変更等を必要とせず、容易に
プログラムの共用化を図ることが出来る。

【０００８】

【実施例】以下、本発明構成の一実施例について説明す
る。

【０００９】図４は、本発明を適用すべき日本語ワード
プロセッサの外観の一例を示した図である。

【００１０】３０３は文字や記号等の入力を行なうキー
ボード入力装置（Ｋ／Ｂ）、３０１はキーボード３０３
からの入力データにより文書の編集処理等を行なう本体
、３０２は編集中の入力画面やメニュー画面等の表示を
行なう液晶表示装置（ＬＣＭ）、３０４は作成した文書
やデータの記憶，読み出しを行なうフロッピディスクド
ライブ装置であり、また本体３０１内には固定ディスク
装置が内蔵されている。図５は本体３０１内の制御回路
のブロック図を示したものである。

【００１１】４０１はシステム全体の制御を行なう中央
処理部（ＣＰＵ）、４０２は各ＬＳＩのイニシャル処理
やワープロとして動作させるためのプログラムを固定デ
ィスク４０８からメモリ４０３に転送するためのプログ
ラムが格納されているブートＲＯＭ、４０３はワードプ
ロセッサとして動作するためのプログラムを格納し、ま
た編集中の文書等を格納するプログラムメモリ、４０５
はＫ／Ｂ３０３とＣＰＵ４０１との間のデータの送受信
を行なうキー入力コントローラ（ＵＳＡＲＴ）、４０７
はＦＤＤ３０４とデータの転送を行なうための制御信号
を発生するコントローラ（ＦＤＣ）、４０８はプログラ
ムやデータの書き込み，読みだしを行なう固定ディスク
装置（ＨＤＤ）であり、４０９はＨＤＤ４０８へのアク
セスを行なうための制御信号を発生するコントローラ（
ＨＤＣ）である。４１３はＬＣＭ３０２へ表示するため
の文字や記号等を格納するキャラクタジェネレータ、４
１４は文字や記号をキャラクタジェネレータ４１３から
読みだしＬＣＭ３０２へ表示するデータを格納する画像
メモリ（ＶＲＡＭ）であり、例えば日立製作所製のマル
チポートＤＲＡＭ，ＨＭ５３４６１等を使用する。４１
５は文字や図形を表示するためＶＲＡＭ４１４からデー
タを読みだしＬＣＭ３０２へ転送するための表示コント
ローラである。

【００１２】このような構成の回路において、まず電源
を投入するとＣＰＵ４０１はブートＲＯＭ４０２のプロ
グラムに従って各コントローラへのイニシャルを行ない
、次にＨＤＤ４０８からプログラムメモリ４０３へワー
ドプロセッサとして動作させるためのプログラムを転送
する。ＣＰＵ４０１はこのプログラムにより文書編集等
の各種処理を行なうことになる。作成された文書の保存
、及び読み出しは周辺記憶装置であるＦＤＤ３０４，Ｈ
ＤＤ４０８に対して行なわれる。

【００１３】編集中の文書や図形等の画面への表示は、
表示コントローラ４１５によって行われる。

【００１４】図６に表示コントローラ４１５の内部構成
を示す。５０１はＣＰＵ４０１がＶＲＡＭ４１４にデー
タを書き込んだり，読みだしたりする場合に、そのデー
タにたいしＡＮＤ，ＯＲ，ＥＯＲ等の演算を行う論理演
算部、５０２はＶＲＡＭ４１４へのリード／ライトスト
ローブ信号の発生、及びＬＣＭ３０２への表示タイミン
グ信号の発生を行うタイミング発生部、５０３はＣＰＵ
４０１のＶＲＡＭ４１４へのデータの読み書きや、ＶＲ
ＡＭ４１４からＬＣＭ３０２への表示データの読みだし
を行うためのアドレスを発生するアドレス発生部である
。

【００１５】ＣＰＵ４０１からの表示データは表示コン
トローラ４１５内の論理演算部５０１を介し、例えば図
７のようなリード／モディファイ／ライトのタイミング
でＶＲＡＭ４１４に書き込まれる。ＶＲＡＭ４１４から
ＬＣＭ３０２へのデータの読みだしは、ＶＲＡＭ４１４
にマルチポートＤＲＡＭを使用しているため、ＣＰＵ４
０１が行うＶＲＡＭ４１４へのデータアクセスと並行し
て行うことが出来る。

【００１６】以上のようなシステムにおいて、例えば表
示画面の構成ドット数の異なるシステム用に開発された
ソフトウエアの表示制御部分の共用を図ろうとすると、
図８の表示画面は図９の如く余白部分が出来て画面レイ
アウトが崩れてしまうか、画面の表示位置関係が崩れて
文字や記号が判別出来なくなってしまうという問題が有
る。

【００１７】すなわち、これは、図８の表示画面ドット
数　＜　図９の表示画面ドット数の関係になっているこ
とに起因し、本発明は以上のような不具合を改善する手
段を提供するものである。

【００１８】尚、図１０ないし図１２において、表示有
効領域とは表示装置がデータの表示を行える領域であり
、実表示領域とは、表示有効領域中の実際にデータ表示
に使用する領域のことをいう。

【００１９】以下に本発明の詳細について説明する。

【００２０】図１は本発明に係る回路のブロック図を示
したものである。１０７は表示画面にデータが表示出来
ない領域（左余白，右余白，上余白，下余白）を設定し
、また画面のマスク部分の色指定を行うためのマスクレ
ジスタであり、ＣＰＵ４０１が画面の上下余白，左右余
白領域等の設定を行う。画面マスク部分の色指定につい
ては、データマスク部１０４でマスク時の表示データを
ＡＬＬ“０”か、ＡＬＬ“１”にセットすることで簡単
に行える。１０４はマスクレジスタ１０７の指示に従っ
てＶＲＡＭ４１４から読みだしたＬＣＭ３０２への表示
データにたいしてマスクを掛けるためのデータマスク部
である。ＶＲＡＭ４１４へのデータの書き込み／読みだ
しは従来例と同じように論理演算部５０１を介してタイ
ミング発生部５０２からのストローブ信号によって行わ
れる。一方ＶＲＡＭ４１４からの表示データはタイミン
グ発生部５０２からのクロック信号により順次読みださ
れ、データマスク部１０４を介してＬＣＭ３０２へ送ら
れる。ＬＣＭ３０２への表示データはマスクレジスタ１
０７にＣＰＵ４０１がマスク領域の設定を行っている場
合、タイミング発生部５０２はマスクレジスタ１０７の
設定データを参照して、ＶＲＡＭへのデータ読みだしタ
イミングやＬＣＭの表示タイミングと同期化したＭＡＳ
Ｋ信号を発生するため、データマスク部１０４はこのＭ
ＡＳＫ信号によってＬＣＭ３０２へのデータのマスク処
理を行う。

【００２１】図２，図３は表示画面横１ラインの信号の
関係を示したものである。図２は画面の表示位置制御を
行わないときの信号波形例であり、図３は位置制御を行
った場合の例である。

【００２２】ＳＴＡＲＴ信号（Ａ）は表示データの横方
向の先頭を表す信号、基本クロックＣＬＫ（Ｂ）はＬＣ
Ｍ３０２内の表示データのデータラッチ信号、アドレス
（Ｃ）はＶＲＡＭ４１４からＬＣＭ３０２への読みだし
アドレス、ＭＡＳＫ信号（Ｄ）はマスクレジスタ１０７
の設定値によりデータとアドレスにマスク処理を掛ける
ための信号であり、タイミング発生部５０２が発生する
。 データ（Ｅ）はＶＲＡＭ４１４から読みだしたデータを
データマスク部１０４でマスク処理を行ったあとのＬＣ
Ｍ３０２への表示データである。

【００２３】表示データへのマスク処理を行わない場合
は図２のようにＭＡＳＫ信号はハイレベルのままで、デ
ータは表示画面の先頭より順にｄ１，ｄ２，ｄ３…とＬ
ＣＭ３０２へ転送される。この時アドレスのカウントも
０から順にカウント処理が行われる。次に、マスク処理
を行う場合は図３のようになり、マスクを掛ける部分で
ＭＡＳＫ信号がロウレベルとなり、アドレスはカウント
を停止し、データマスク部１０４からのデータは“０”
が出力される。本例は表示画面横方向のドット数が大き
な表示装置を使用する場合であり、表示画面の左右に２
バイトずつのマスク領域を設けた例である。この時の表
示画面は図１１のようになり、マスク部分が白く表示さ
れる。また表示画面縦方向が大きくなる表示装置を使用
する場合や、縦横共ドット数が大きい表示装置の場合に
ついても同様に、ＭＡＳＫ信号の制御によって図１２，
図１０のように画面位置を調整することが出来る。マス
ク部分の表示の色については、マスク時のＬＣＭ３０２
への出力データを“１”になるようマスクレジスタ１０
７にセットすれば、表示画面のマスク部分を黒く表示す
ることも可能である。

【００２４】また、上記内容は表示画面の余白部分を管
理するレジスタをメモリ上に設け、ＶＲＡＭ４１４への
表示データの書き込み位置をＣＰＵ４０１が計算するこ
とで、ハードウエアで行うのと同様にソフトウエアでも
表示位置の制御を行うことができる。

【００２５】従って本発明によれば、画面の余白データ
をレジスタに設定するだけで、画面の表示ドット数の少
ない表示装置用に開発された画面プログラムでも、表示
ドット数の多い表示装置へ画面のレイアウトがアンバラ
ンスとなることなく共用することができる。

【００２６】

【発明の効果】以上の発明によれば、ドット数の少ない
表示装置用に開発されたプログラムでも、表示ドット数
の大きな表示装置にバランスよく画面の表示ができるた
め、共用しようとするプログラムの画面制御部分の設計
変更等を要さず、プログラムの共用化ができる表示制御
回路を提供できる。

【図面の簡単な説明】

【図１】本発明に係る表示制御回路のブロック図。

【図２】表示制御回路内の信号を示したタイミングチャ
ート。

【図３】表示制御回路内の信号を示したタイミングチャ
ート。

【図４】本発明を使用したワードプロセッサの外観図。

【図５】ワードプロセッサの内部ブロック図。

【図６】ワードプロセッサの表示制御回路のブロック図
。

【図７】画像メモリ（ＶＲＡＭ）へのメモリアクセス信
号を示したタイミングチャート。

【図８】本実施例における表示装置の画面表示例。

【図９】本実施例における表示装置の画面表示例。

【図１０】本実施例における表示装置の画面表示例。

【図１１】本実施例における表示装置の画面表示例。

【図１２】本実施例における表示装置の画面表示例。

【符号の説明】

１０４…データマスク部，１０７…マスクレジスタ、３
０２…液晶表示装置（ＬＣＭ）、４０１…ＣＰＵ、４１
４…画像メモリ（ＶＲＡＭ）、４１５…表示コントロー
ラ，５０１…論理演算部、５０２…タイミング発生部、
５０３…アドレス発生部。

Claims (5)

【特許請求の範囲】
1. 【請求項１】文字や図形をビット単位で記憶する画面情
   報記憶部と、該画面情報記憶部からのデータを表示する
   表示装置と、該画面情報記憶部への表示データの書き込
   みや読みだしと装置全体の制御を行う中央処理装置と、
   該中央処理装置と画面情報記憶部との間にあって表示デ
   ータの転送を行うデータ転送手段とを有する表示制御回
   路において、該表示装置の実表示領域が表示有効領域の
   サイズと異なる場合に、実表示領域を表示有効領域中の
   任意の位置に表示できる構成にしたことを特徴とする表
   示制御回路。
2. 【請求項２】請求項１において、実表示領域を表示有効
   領域の中心に対して対称の位置に表示できる構成にした
   ことを特徴とする表示制御回路。
3. 【請求項３】請求項１において、前記表示装置の表示有
   効領域中に実表示領域を設定するレジスタを設け、実表
   示領域を表示有効領域中の任意の位置に表示できる構成
   にしたことを特徴とする表示制御回路。
4. 【請求項４】請求項３において、実表示領域以外の部分
   の表示データは、表示データをマスクして表示する構成
   にしたことを特徴とする表示制御回路。
5. 【請求項５】請求項３において、実表示領域以外の部分
   の表示データは、画面情報記憶部よりデータを読みださ
   ない構成としたことを特徴とする表示制御回路。