JPH064053A - 表示装置のフレームメモリ構成方式 - Google Patents

Abstract

(57)【要約】 【目的】表示データの読み出しまたは書き込みのための
アクセスを低減できる表示装置のフレームメモリ構成方
式を提供する。 【構成】フレームメモリ部２に、表示データを格納する
表示用フレームメモリ２ａと修飾データを格納する修飾
用フレームメモリ２ｂとを有し、表示用フレームメモリ
２ａを第１の表示領域２ａ−１と第２の表示領域２ａ−
２とに分割し修飾用フレームメモリ２ｂを第１の修飾領
域２ｂ−１と第２の修飾領域２ｂ−２とに分割し、第１
の表示領域２ａ−１と第２の修飾領域２ｂ−１とをバス
１０ａに接続し第２の表示領域２ａ−２と第１の修飾領
域２ａ−２とをバス１０ｂに接続し、フレームメモリ制
御部４が第１の表示領域の表示データと第２の表示領域
の表示データとを同時に読み出して表示装置１に重畳表
示させるよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラスタ走査型ディスプ
レイでサイクルスチール方式のフレームメモリ制御を行
なう表示装置のフレームメモリ構成方式に関する。

【０００２】

【従来の技術】近年のラスタ走査型ディスプレイにおい
ては、画面の解像度が向上し走査周期もフリッカを少な
くするために短くなってきた。これにより、時間を割り
当てて交互にフレームメモリをアクセスすることで、フ
レームメモリに格納された表示データの読み出しとフレ
ームメモリへの表示データの書き込みとを行なうサイク
ルスチール方式が用いられている。

【０００３】また、表示専用メモリとしてＶＲＡＭ、す
なわち、デュアルポートメモリと呼ばれるランダムアク
セスポートとシリアルアクセスポートをもつＤＲＡＭが
開発され、このＶＲＡＭは画面解像度が１０２４ドット
×７６８ドット〜１２８０ドット×１０２４ドットのＣ
ＲＴディスプレイにおいて広く用いられている。ラスタ
走査型ディスプレイでは、表示データは連続して転送す
る必要があり、一方、表示データの更新はランダムなア
ドレスに対して行われる。

【０００４】このため、ＶＲＡＭでは、メモリ素子内に
シリアルなシフトレジスタを設け、表示のための転送、
すなわち、シフトレジスタにメモリのある１ブロックの
データのセットを１回行えば、シフトレジスタのデータ
を出力し終わるまでの期間をデータの更新に当てること
ができる。

【０００５】一方、ノート／ラップトップタイプのパー
ソナルコンピュータやワークステーションでは、小型化
による消費電力の制限、バッテリによるレジューム機
能、すなわち、スイッチを切った状態を保持し次に電源
を投入した時に、前の状態から処理を継続できる機能が
要求されている。

【０００６】しかしながら、前述したＶＲＡＭにあって
は、消費電流が大きく、また、データを保存しておくこ
とが困難であった。また、画面の更新速度を上げるため
に、文字情報を書き込んだデータと図形情報を書き込ん
だデータとを画面上に重畳表示する技術が要求されてい
る。この場合、文字と図形データの領域を分離しておく
ことで、図形の領域を再描画することなく文字データが
格納されている領域のみ更新することにより、例えば文
字画面のスクロールを行うことができる。

【０００７】さらには、ビットマップ方式を用いた表示
方式を採用する場合に、表示データに各種の付随情報を
もつ必要がある。この場合には、文字データは、”１”
／”０”のビットデータに展開されてメモリ上に書き込
まれる。このため、メモリ上に文字データが書き込まれ
ているかあるいは図形データが書き込まれているかを判
断することが困難であった。

【０００８】そこで、この解決方法として、表示データ
をメモリに展開すると同時に修飾データ領域に文字情報
とは異なったデータの書き込みを行なうことで、処理時
間を短縮することができる。

【０００９】すなわち、表示メモリに文字データを展開
すると同時に、修飾用メモリエリアに”１”のデータを
展開しておく。このようにすれば、文字の書き込まれて
いる部分のみ反転したい場合に修飾データが”１”であ
る場所を見ることで、反転すべき場所を知ることができ
る。

【００１０】

【発明が解決しようとする課題】図３は従来のこの種の
表示装置のフレームメモリ構成方式の一例を示す構成ブ
ロック図である。図３において、装置には、文字情報及
び図形情報からなる表示データを表示する表示装置１、
表示データを格納した表示用フレームメモリ２ａ、表示
データの修飾情報として用いられ表示装置１には表示さ
れない修飾データを格納した修飾用フレームメモリ２ｂ
が設けられている。

【００１１】コントロール部４には、表示装置１が接続
され、かつ、１つのバス１０を介して前記表示用フレー
ムメモリ２ａ及び修飾用フレームメモリ２ｂが接続さ
れ、２つのフレームメモリ２ａ，２ｂと表示装置１とを
制御するようになっている。

【００１２】コントロール部４には、２つのフレームメ
モリ２ａ，２ｂへのデータの書き込みまたは読み出しを
制御するメモリコントロール回路５、表示装置１に表示
データを表示させるために制御を行なう表示データ制御
回路６が設けられ、これらメモリコントロール回路５及
び表示データ制御回路６は１つのバス１０に接続されて
いる。

【００１３】このような構成によれば、表示装置１に文
字情報及び図形情報からなる表示データを重畳表示する
場合には、メモリコントロール回路５がバス１０を介し
て表示用フレームメモリ２ａを２回アクセスする。そし
て、続けて読み出された文字情報と図形情報とからなる
表示データはバス１０を介して表示データ制御回路６に
よって表示装置１に重畳表示される。

【００１４】また、データの更新を行う場合には、メモ
リコントロール回路５がバス１０を介して表示用フレー
ムメモリ２ａにデータの書き込みを１回行い、修飾用フ
レームメモリ２ｂに修飾データの書き込みを１回行な
う。

【００１５】このように図３に示すようなフレームメモ
リ構成方式にあっては、フレームメモリに対して４回の
アクセス（書き込み及び読み出し）が必要であり、この
ためメモリアクセスにかなりの時間を要していた。

【００１６】なお、既に書き込まれているデータに対し
て修正を行なう場合には、書き込みに先立ってデータの
読み出しが個々に必要である。また、図４は従来のフレ
ームメモリ構成方式の他の一例を示す構成ブロック図で
ある。図４においては、表示用フレームメモリ２ａを２
つの表示領域２ａ−１，２ａ−２に分割し、また修飾用
フレームメモリ２ｂを２つの修飾領域２ｂ−１，２ｂ−
２に分割する。

【００１７】そして、表示用フレームメモリ２ａをバス
１０ａでメモリコントロール回路５に接続し、修飾用フ
レームメモリ２ｂをバス１０ｂでメモリコントロール回
路５に接続する。また、バス１０ａと表示データ制御回
路６とを接続する。その他の構成にあっては、図３に示
す構成と同様である。

【００１８】このように２つのバス１０ａ，１０ｂを設
けたとしても、表示用フレームメモリ２ａの表示領域２
ａ−１，２ａ−２からそれぞれの表示データを読み出す
ためには、２回のアクセスが必要であった。

【００１９】図５は従来のフレームメモリ構成方式のそ
の他の一例を示す構成ブロック図である。図５におい
て、表示領域２ａ−１と修飾領域２ｂ−１とをバス１０
ａに接続するとともに、このバス１０ａをメモリコント
ロール回路５及び表示データ制御回路６に接続してい
る。表示領域２ａ−２と修飾領域２ｂ−２とをバス１０
ｂに接続するとともにこのバス１０ｂをメモリコントロ
ール回路５及び表示データ制御回路６に接続している。

【００２０】このような構成にあっては、表示領域２ａ
−１からの表示データをバス１０ａに、またこれと同時
に表示領域２ａ−２からの表示データをバス１０ｂに読
み出しできる。

【００２１】しかし、データの更新にあっては、例えば
バス１０ａからの表示データが表示領域２ａ−１に書き
込まれた後、続いてバス１０ａからの修飾データが修飾
領域２ｂ−１に書き込まれる。すなわち、同時に文字デ
ータと修飾データとの更新を行なうことができなかっ
た。

【００２２】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、表示データの読み出
しまたは書き込みのためのアクセスを低減することので
きる表示装置のフレームメモリ構成方式を提供すること
にある。

【００２３】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図１に示すように本発明は、表示
データを画面上に重畳表示する表示装置１、表示データ
を格納する表示用フレームメモリ２ａを有するとともに
表示データの修飾情報であって前記表示装置１に表示さ
れない修飾データを格納する修飾用フレームメモリ２ｂ
を有するフレームメモリ部２を備えている。

【００２４】表示装置１としては、例えばラスタ走査型
ディスプレイ装置であって、ＬＣＤ（liquid Crystal D
isply、液晶ディスプレイ装置）、モニター装置などで
ある。フレームメモリ制御部４は、２つのバス１０ａ，
１０ｂが接続され前記フレームメモリ部２に対する表示
データ及び修飾データの書き込みまたは表示データの読
み出しを交互に行ない表示データを前記表示装置１に表
示させる。

【００２５】フレームメモリ制御部４は、例えばＣＰＵ
（中央処理装置）、マイクロプロセッサ、表示データの
加工を直接に行なうラスタオペレーション回路やベクト
ル発生回路などである。

【００２６】前記表示用フレームメモリ２ａを第１の表
示領域２ａ−１と第２の表示領域２ａ−２とに分割し、
修飾用フレームメモリ２ｂを各表示領域に対応して第１
の修飾領域２ｂ−１と第２の修飾領域２ｂ−２とに分割
し、前記第１の表示領域２ａ−１と第２の修飾領域２ｂ
−１とをバス１０ａに接続し、前記第２の表示領域２ａ
−２と第１の修飾領域２ａ−２とをバス１０ｂに接続し
ている。

【００２７】前記フレームメモリ制御部４は、前記第１
の表示領域の表示データと第２の表示領域の表示データ
とを同時に読み出すよう構成する。より好適には、以下
にようにするのが望ましい。

【００２８】すなわち、前記フレームメモリ制御部４
は、データを書き込む際にバス１０ａから第１の表示領
域のための表示データを出力しこの表示データを第１の
表示領域２ａ−１に書き込み、またこれと同時にバス１
０ｂから第１の表示領域のための表示データに対応した
修飾データを出力しこの修飾データを第１の修飾領域２
ｂ−１に書き込むよう構成する。

【００２９】また、前記フレームメモリ部２として、半
導体メモリであって、ＣＭＯＳ（コンプリメンタリ・メ
タル・オキサイド・シリコン）タイプのＳＲＡＭ（スタ
ティック・ランダム・アクセス・メモリ）を用いるよう
構成する。

【００３０】

【作用】本発明によれば、フレームメモリ制御部４に２
つのバス１０ａ，１０ｂを接続し第１の表示領域２ａ−
１と第２の修飾領域２ｂ−１とを一方のバス１０ａに接
続し第２の表示領域２ａ−２と第１の修飾領域２ａ−２
とを他方のバス１０ｂに接続しておく。

【００３１】そして、フレームメモリ制御部４からバス
１０ａを介して表示領域２ａ−１に読み出しアクセスを
行なう。またこれと同時に、フレームメモリ制御部４か
らバス１０ｂを介して表示領域２ａ−２に読み出しアク
セスを行なう。

【００３２】そうすると、表示領域２ａ−１から表示デ
ータがバス１０ａに読み出されるとと同時に表示領域２
ａ−２から表示データがバス１０ｂに読み出される。従
って、読み出しアクセスが１回で済み、アクセス回数を
低減できる。そして、それぞれ読み出された２つの表示
データは表示装置１に重畳表示される。

【００３３】また、フレームメモリ制御部４は、データ
を書き込む際に一方のバス１０ａから出力される第１の
表示領域のための表示データを第１の表示領域２ａ−１
に書き込み、またこれと同時に他方のバス１０ｂから出
力される第１の表示領域のための表示データに対応した
修飾データを第１の修飾領域２ｂ−１に書き込むので、
書き込みアクセスが１回で済み、アクセス回数を低減で
きる。

【００３４】さらに、ＣＭＯＳタイプのＳＲＡＭを用い
るので、消費電流が小さくなり、省電力・バッテリによ
りデータを保持することができる。

【００３５】

【実施例】以下、本発明の具体的な実施例を説明する。
図２は本発明の一実施例の構成ブロック図である。図２
において、装置には、文字情報及び図形情報からなる表
示データを画面上に重畳表示するラスタ走査型ディスプ
レイでＬＣＤ（liquid Crystal Disply、液晶ディスプ
レイ装置）からなる表示装置１が設けられている。

【００３６】また、装置には、表示データを格納する表
示用フレームメモリ２ａを有するとともに、表示データ
の修飾情報であって表示装置１に表示されない修飾デー
タを格納する修飾用フレームメモリ２ｂを有するＣＭＯ
ＳタイプのＳＲＡＭからなるフレームメモリ部２が備え
られている。

【００３７】コントロール部４は、マイクロプロセッサ
であり、表示装置１が接続されかつ、２つのバス１０
ａ，１０ｂが接続され、前記フレームメモリ部２に対す
る表示データ及び修飾データの書き込みまたは表示デー
タの読み出しを交互に行ない表示データを前記表示装置
１に表示させる。

【００３８】コントロール部４は、２つのフレームメモ
リ２ａ，２ｂへのデータの書き込みまたは読み出しを制
御するメモリコントロール回路５、表示装置１に表示デ
ータを表示させるために制御を行なう表示データ制御回
路６が設けられ、これらメモリコントロール回路５及び
表示データ制御回路６は２つのバス１０ａ，１０ｂに接
続されている。

【００３９】メモリコントロール回路５には、プロセッ
サまたは描画用ＬＳＩ等のためのデータバス１２が接続
されている。前記表示用フレームメモリ２ａは、文字情
報または図形情報からなる第１の表示領域２ａ−１と図
形情報または文字情報からなる第２の表示領域２ａ−２
とに分割されている。

【００４０】また、修飾用フレームメモリ２ｂは、表示
領域２ａ−１に対応する第１の修飾領域２ｂ−１と、表
示領域２ａ−２に対応する第２の修飾領域２ｂ−２とに
分割されている。

【００４１】また、第１の表示領域２ａ−１と第２の修
飾領域２ｂ−１とは、一方のバス１０ａに接続されてお
り、第２の表示領域２ａ−２と第１の修飾領域２ａ−２
とは、他方のバス１０ｂに接続されている。

【００４２】前記メモリコントロール回路５は、第１の
表示領域２ａ−１の表示データをバス１０ａに、またこ
れと同時に第２の表示領域２ａ−２の表示データをバス
１０ｂに読み出すようになっている。

【００４３】また、メモリコントロール回路５は、デー
タを書き込む際に一方のバス１０ａから第１の表示領域
のための表示データを出力しこの表示データを第１の表
示領域２ａ−１に書き込み、またこれと同時に他方のバ
ス１０ｂから第１の表示領域のための表示データに対応
した修飾データを出力しこの修飾データを第１の修飾領
域２ｂ−１に書き込むようになっている。

【００４４】次に、このように構成された実施例の動作
を図面を参照して説明する。 （１）表示装置１に重畳表示するための読み出し まず、表示装置１に重畳表示するための読み出しについ
て説明する。図２において、メモリコントロール回路５
からバス１０ａを介して表示領域２ａ−１に読み出しア
クセスを行なう。またこれと同時に、メモリコントロー
ル回路５からバス１０ｂを介して表示領域２ａ−２に読
み出しアクセスを行なう。

【００４５】そうすると、表示領域２ａ−１から表示デ
ータがバス１０ａに読み出されるとと同時に表示領域２
ａ−２から表示データがバス１０ｂに読み出される。従
って、読み出しアクセスが１回で済み、アクセス回数を
低減できる。そして、それぞれ読み出された２つの表示
データは表示装置１に重畳表示される。なお、上述の表
示データの読み出しにあっては、修飾用フレームメモリ
２ｂは動作させないものとする。

【００４６】また、ＣＭＯＳタイプのＳＲＡＭを用いる
ので、消費電流が小さくなり、省電力・バッテリにより
データを保持することができる。 （２）データのフレームメモリへの書き込み（更新） 次に、データをフレームメモリに書き込み（更新）する
ためのアクセスについて説明する。 （ａ）表示領域２ａ−１への書き込みの場合 メモリコントロール回路５は、表示データ及び修飾デー
タをフレームメモリに書き込む際に、一方のバス１０ａ
から出力される第１の表示領域のための表示データを第
１の表示領域２ａ−１に書き込む。またこれと同時にメ
モリコントロール回路５は、他方のバス１０ｂから出力
される第１の表示領域のための表示データに対応した修
飾データを第１の修飾領域２ｂ−１に書き込む。なお、
表示領域２ａ−２及び修飾領域２ｂ−２は動作させない
ものとする。 （ｂ）表示領域２ａ−２への書き込みの場合 メモリコントロール回路５は、表示データ及び修飾デー
タをフレームメモリに書き込む際に、一方のバス１０ｂ
から出力される第２の表示領域のための表示データを第
２の表示領域２ａ−２に書き込む。またこれと同時にメ
モリコントロール回路５は、他方のバス１０ａから出力
される第２の表示領域のための表示データに対応した修
飾データを第２の修飾領域２ｂ−２に書き込む。なお、
表示領域２ａ−１及び修飾領域２ｂ−１は動作させない
ものとする。

【００４７】従って、書き込みアクセスが１回で済み、
アクセス回数を低減できる。このように本実施例によれ
ば、フレームメモリに対する読み出し及び書き込みアク
セスが２回で済み、従来の方式に比べて半分になる。

【００４８】

【発明の効果】本発明によれば、フレームメモリ制御部
４に２つのバス１０ａ，１０ｂを接続し第１の表示領域
２ａ−１と第２の修飾領域２ｂ−１とを一方のバス１０
ａに接続し第２の表示領域２ａ−２と第１の修飾領域２
ａ−２とを他方のバス１０ｂに接続しフレームメモリ制
御部４が第１の表示領域の表示データを一方のバス１０
ａに、また同時に第２の表示領域の表示データを他方の
バス１０ｂに読み出すので、読み出しアクセスが１回で
済む。

【００４９】また、フレームメモリ制御部４は、データ
を書き込む際に一方のバス１０ａから出力される第１の
表示領域のための表示データを第１の表示領域２ａ−１
に書き込み、またこれと同時に他方のバス１０ｂから出
力される第１の表示領域のための表示データに対応した
修飾データを第１の修飾領域２ｂ−１に書き込むので、
書き込みアクセスが１回で済む。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例の構成ブロック図である。

【図３】従来の表示装置のフレームメモリ構成方式の一
例を示す図である。

【図４】従来の表示装置のフレームメモリ構成方式の他
の一例を示す図である。

【図５】従来の表示装置のフレームメモリ構成方式のそ
の他の一例を示す図である。

【符号の説明】

１・・表示装置 ２ａ・・表示用フレームメモリ ２ｂ・・修飾用フレームメモリ ２ａ−１，２ａ−２・・表示領域 ２ｂ−１，２ｂ−２・・修飾領域 ４・・コントロール部 ５・・メモリコントロール回路 ６・・表示データ制御回路 １０，１０ａ，１０ｂ・・バス １２・・データバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表示データを画面上に重畳表示する表示
   装置（１）と、 表示データを格納する表示用フレームメモリ（２ａ）を
   有するとともに表示データの修飾情報であって前記表示
   装置（１）に表示されない修飾データを格納する修飾用
   フレームメモリ（２ｂ）を有するフレームメモリ部
   （２）と、 ２つのバス（１０ａ，１０ｂ）が接続され前記フレーム
   メモリ部（２）に対する表示データ及び修飾データの書
   き込みまたは表示データの読み出しを交互に行ない表示
   データを前記表示装置（１）に表示させるフレームメモ
   リ制御部（４）とを備え、 前記表示用フレームメモリ（２ａ）を第１の表示領域
   （２ａ−１）と第２の表示領域（２ａ−２）とに分割
   し、修飾用フレームメモリ（２ｂ）を各表示領域に対応
   して第１の修飾領域（２ｂ−１）と第２の修飾領域（２
   ｂ−２）とに分割し、前記第１の表示領域（２ａ−１）
   と第２の修飾領域（２ｂ−１）とを前記バス（１０ａ）
   に接続し、前記第２の表示領域（２ａ−２）と第１の修
   飾領域（２ａ−２）とを前記バス（１０ｂ）に接続し、 前記フレームメモリ制御部（４）は、前記第１の表示領
   域の表示データと第２の表示領域の表示データとを同時
   に読み出すことを特徴とする表示装置のフレームメモリ
   構成方式。
2. 【請求項２】 前記フレームメモリ制御部（４）は、デ
   ータを書き込む際にバス（１０ａ）から第１の表示領域
   のための表示データを出力しこの表示データを第１の表
   示領域（２ａ−１）に書き込み、またこれと同時にバス
   （１０ｂ）から第１の表示領域のための表示データに対
   応した修飾データを出力しこの修飾データを第１の修飾
   領域（２ｂ−１）に書き込むことを特徴とする請求項１
   記載の表示装置のフレームメモリ構成方式。
3. 【請求項３】 前記フレームメモリ部（２）は、ＣＭＯ
   ＳタイプのＳＲＡＭであることを特徴とする請求項１記
   載の表示装置のフレームメモリ構成方式。