KR100307597B1 - 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법 - Google Patents

펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법 Download PDF

Info

Publication number
KR100307597B1
KR100307597B1 KR1019990033351A KR19990033351A KR100307597B1 KR 100307597 B1 KR100307597 B1 KR 100307597B1 KR 1019990033351 A KR1019990033351 A KR 1019990033351A KR 19990033351 A KR19990033351 A KR 19990033351A KR 100307597 B1 KR100307597 B1 KR 100307597B1
Authority
KR
South Korea
Prior art keywords
bit
image data
memory
bit plane
stored
Prior art date
Application number
KR1019990033351A
Other languages
English (en)
Other versions
KR20010017693A (ko
Inventor
채승수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990033351A priority Critical patent/KR100307597B1/ko
Publication of KR20010017693A publication Critical patent/KR20010017693A/ko
Application granted granted Critical
Publication of KR100307597B1 publication Critical patent/KR100307597B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

펄스폭 구동 방식의 디스플레이 장치에 관한 것으로서 더욱 상세하게는 상기 디스플레이 패널들에 제공되는 화상 데이터의 저장 방법 및 이에 적합한 독출 방법에 관한 것이다.
본 발명에 따른 데이터 저장 방법은 I비트의 계조값을 가지는 화상 데이터를 I비트의 비트 용량을 가지는 메모리에 저장함에 있어서, (a) 상기 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는 과정; 및 (b) 상기 메모리를 I개의 비트 플레인 영역으로 분할하고, 상기 (a)과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장하는 과정을 포함하는 것을 특징으로 한다.
본 발명에 따른 화상 데이터 저장 방법은 펄스폭 구동 방식의 디스플레이 장치에 있어서 화상 데이터를 저장한 메모리를 액세스하는 횟수를 줄임으로써 하드웨어의 부담을 적게하는 효과를 갖는다.

Description

펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법{Image data storing method and retriving method therefor for display device adapted for pulse width driving}
본 발명은 펄스폭 구동 방식의 디스플레이 장치에 관한 것으로서 더욱 상세하게는 상기 디스플레이 패널들에 제공되는 화상 데이터의 저장 방법 및 이에 적합한 독출 방법에 관한 것이다.
FLCD(Ferro-electric Liquid Crystal Device)나 DMD(Digital Micromirror Devicd)에서는 펄스폭(pulse width) 구동 방식에 의해 화상을 표현한다. 펄스폭 구동 방식이란 하나의 화소를 표시하기 위한 단위 디스플레이 소자가 해당 화소의 계조값에 상응하는 소정 시간동안 구동하게 하는 방식을 말한다.
FLCD나 DMD의 디스플레이 패널은 매트릭스 형태로 배치된 단위 디스플레이 소자들을 가지며, 각각의 단위 디스플레이 소자들은 계조값에 상응하여 하나 혹은 둘 이상의 서브 피일드 구간들에서 구동된다. 여기서, 서브 피일드 구간은 프레임 기간을 서로 다른 시간 간격들로 분할할 때 각각의 분할된 구간을 말한다.
도 1은 펄스폭 구동 방법을 도식적으로 설명하기 위해 도시된 것으로서 16 계조를 디스플레이하는 방법을 나타낸다. 도 1을 참조하면, 단위 서브 필드는 왼쪽으로부터 계조 가중값 8 영역(a), 계조 가중값 4 영역(b), 계조 가중값 2 영역(c) 및 계조 가중값 1 영역(d)의 순서로 할당되어 있다. 16계조를 표현하기 위해서는 4비트가 필요하며, 최상위 비트(bit3)로부터 최하위 비트(bit0)의 가중값(weight 혹은 power)는 각각 8, 4, 2, 그리고 1이다. 따라서, 계조 가중값 8 영역(a), 계조 가중값 4 영역(b), 계조 가중값 2 영역(c) 및 계조 가중값 1 영역(d)은 각각 최상위 비트(bit3), 3번째 비트(bit2), 2번째 비트(bit1) 및 최하위 비트(bit0)에 상응한다.
예를 들어, 계조값이 '0000'이면 어느 비트도 '1'이 아니므로 어느 영역에서도 구동 펄스가 발생되지 않는다. 계조값이 '0001'이면 최하위 비트(bit3)만이 '1'이므로, 계조 가중값 1 영역(d)에서 구동 펄스가 발생된다. 계조값이 '0010'이면 두 번째 비트(bit1)만이 '1'이므로, 계조 가중값 2 영역(c)에서 구동 펄스가 발생된다. 계조값이 '0011'이면 최하위 비트(bit0)와 두 번째 비트(bit1)가 '1'이므로, 계조 가중값 1 영역(d) 및 2 영역(c)에서 구동 펄스폭가 발생된다. 계조값이 '0100'이면 세 번째 비트(bit2)만이 '1'이므로, 계조 가중값 4 영역(b)에서 구동 펄스가 발생된다. 계조값이 '0111'이면 최하위 비트(bit0)부터 세 번째 비트(bit2)까지가 '1'이므로, 계조 가중값 4 영역(d), 2 영역(c) 및 1 영역(d)에서 구동 펄스폭가 발생된다. 계조값이 '1000'이면 최상위 비트(bit3)만이 '1'이므로, 계조 가중값 8 영역(a)에서 구동 펄스폭가 발생된다. 계조값이 '1111'이면 모든 비트들(bit0, bit1, bit2, bit3)이 '1'이므로, 단위 서브 필드의 모든 영역(a, b, c 및 d)에서 구동 펄스가 발생된다.
따라서, 디스플레이 장치를 구동함에 있어서 계조 가중값 8 영역(a)에서는 최상위 비트(bit3)가 '1'인 계조값을 가지는 화소들에 상응하는 단위 디스플레이 소자들을 구동하고, 계조 가중값 4 영역(b)에서는 세 번째 비트(bit2)가 '1'인 계조값을 가지는 화소들에 상응하는 단위 디스플레이 소자들을 구동하고, 계조 가중값 2 영역(c)에서는 두 번째 비트(bit1)가 '1'인 계조값을 가지는 화소들에 상응하는 단위 디스플레이 소자들을 구동하고, 계조 가중값 1 영역(d)에서는 최하위 비트(bit0)가 '1'인 계조값을 가지는 화소들에 상응하는 단위 디스플레이 소자들을구동하면 한 프레임 화면을 디스플레이할 수 있게 된다.
도 2는 종래의 화상 데이터 저장 방법 및 독출 방법을 도식적으로 보이기 위해 도시된 것으로서 4비트의 계조값 16개가 저장된 것을 나타낸다.
화상 데이터를 저장하는 메모리(202)에 있어서 각각의 어드레스마다 한 화소의 계조값이 저장되며, 각 계조값은 4비트로 구성된다. 어드레스 A(0,0)부터 마지막 어드레스 A(3,3)까지에 저장되는 화소를 P0,,,P15라 하면, 각각의 화소는 b0, b1, b2, b3의 4개 비트를 가지게 된다. 화상 데이터를 독출함에 있어서, 모든 화소들의 최상위 비트(b3), 세 번째 비트(b2), 두 번째 비트(b1), 그리고 최하위 비트(b0)들을 차례로 읽어내고, 해당 서브 피일드에서 해당 비트가 '1'인 화소들에 상응하는 단위 디스플레이 소자를 구동하게 된다. 여기서, 모든 화소들의 각 비트들의 집합에 의해 구성되는 화면을 각각 b3_plain, b2_plain, b1_plain, b0_plain이라고 할 때 이들 각각을 각각 비트 플레인이라고 하며, 메모리(202)로부터 화상 데이터를 독출할 때는 비트 플레인을 순서대로 예를 들면 b3_plain, b2_plain, b1_plain, b0_plain의 순서로 독출하게 된다.
그런데, 도 2에 도시된 바와 같이 화상 데이터를 저장하는 메모리에서 화상 데이터를 읽어내기 위해서는 각각의 비트플레인 마다 모든 어드레스를 액세스하여야 한다. 즉, b3_plain, b2_plain, b1_plain, b0_plain마다 어드레스 A(0,0) ∼ A(3,3)을 모두 액세스하여야 한다.
도 2에 도시된 바와 같이 3×3 메모리를 사용하고 각 화소가 16계조로 표현되는 경우 한 화면을 표시하기 위하여 4(비트 플레인의 수) × 3(수평 화소수)×3(수직 화소수)의 횟수만큼 메모리를 액세스하여야 한다.
이를 일반식으로 표현하면 n × m 메모리를 사용하여 2i의 계조를 표현하기 위해서는 I(계조를 표현하기 위한 비트수) × n(수평 화소수) ×m(수직 화소수)의 횟수만큼 메모리를 액세스하여야 하기 때문에 화면의 크기를 크게 하거나 계조 해상도를 높이기 위해서는 더욱 빠른 메모리 및 이를 제어하는 장치가 요구되는 문제점이 있다.
더욱이 도 1에 도시된 바와 같은 단순한 표현 방식에서 벗어나 잔상 효과를 줄이기 위해 서브 피일드를 더욱 세부적으로 분할하는 분산 서브 피일드 방식인 경우에는 더욱 더 많은 액세스 횟수가 필요하고 이에 따라 하드웨어적인 부담이 가중된다.
본 발명은 상기의 문제점들을 해결하기 위하여 안출된 것으로서 펄스폭 구동 방식의 디스플레이 장치에 있어서 메모리의 액세스 횟수를 줄일 수 있는 개선된 화상 데이터 저장 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 상기의 저장 방법에 적합한 화상 데이터 독출 방법을 제공하는 것에 있다.
본 발명의 또 다른 목적은 펄스폭 구동 방식의 디스플레이 장치에 적합한 화상 데이터 저장 및 독출 방법을 제공하는 것에 있다.
도 1은 펄스폭 구동 방법을 도식적으로 설명하기 위해 도시된 것이다.
도 2는 종래의 화상 데이터 저장 방법 및 독출 방법을 도식적으로 보이기 위해 도시된 것이다.
도 3은 본 발명에 따른 화상 데이터 저장 방법에 의해 화상 데이터가 저장된 메모리의 한 형태를 보이는 것이다.
도 4a 내지 도 4c는 도 3에 도시된 화상 데이터 저장 방법 및 독출 방법을 수행하는 과정을 도식적으로 보이기 위한 것이다.
도 5는 본 발명에 따른 화상 데이터 저장 방법에 의해 화상 데이터가 저장된 메모리의 다른 형태를 보이는 것이다.
도 6는 본 발명에 따른 화상 데이터 저장 방법에 의해 화상 데이터가 저장된 메모리의 또 다른 형태를 보이는 것이다.
상기의 목적을 달성하는 본 발명에 따른 화상 데이터 저장 방법은 I비트의계조값을 가지는 화상 데이터를 I비트의 비트 용량을 가지는 메모리에 저장함에 있어서, (a) 상기 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는 과정; 및 (b) 상기 메모리를 I개의 비트 플레인 영역으로 분할하고, 상기 (a)과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장하는 과정을 포함하는 것을 특징으로 한다.
상기의 다른 목적을 달성하는 본 발명에 따른 화상 데이터 독출 방법은 I비트의 비트 용량을 가지며, 비트 플레인 영역으로 분할되어 있고, 각 비트 프레인 영역에는 비트 플레인 데이터가 저장되어 있는 메모리에 저장된 화상 데이터를 독출하여 펄스폭 구동 방식의 디스플레이 장치에 제공하는 방법에 있어서, (c) 요구되는 비트 플레인 영역별로 상기 메모리의 해당 비트 플레인 영역에 저장된 화상 데이터를 독출하는 과정; 및 (d) 상기 (c)과정에서 독출된 데이터를 상기 디스플레이 장치에 제공하는 과정을 포함하는 것을 특징으로 한다.
상기의 또 다른 목적을 달성하는 본 발명에 따른 화상 데이터 저장 및 독출 방법은 매트릭스 형태로 배치된 단위 디스플레이 소자들을 가지며, 각각의 단위 디스플레이 소자들은 계조값에 상응하여 하나 혹은 둘 이상의 서브 피일드 구간들에서 구동되는 디스플레이 장치에 적합한 화상 데이터의 저장 및 독출 방법에 있어서, (a) 상기 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는 과정; (b) 상기 메모리를 상기 서브 피일드 구간수에 상응하는 I개의 비트 플레인 영역으로 분할하고, 상기 (a)과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장하는 과정; (c) 상기 비트 플레인 영역별로 상기 메모리에 저장된 화상 데이터를 독출하는 과정; 및 (d) 상기 (c)과정에서 독출된 데이터를 병직렬 변환하여 상기 디스플레이 장치에 제공하는 과정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명한다.
도 3은 본 발명에 따른 화상 데이터 저장 방법에 의해 화상 데이터가 저장된 메모리의 한 형태를 보이는 것으로서 4비트의 계조값 16개가 저장된 것을 나타낸다.
화상 데이터를 저장하는 메모리(302)에 있어서 각각의 어드레스는 한 화소의 계조값을 저장하지 않고 비트 플레인의 일부를 저장한다. 메모리(302)의 어드레스들을 A(0,0),,,A(3,3)라고 하고, 화소들이 P1, P2,,,P15의 순서로 입력된다고 하면
A(0,0)에 저장되는 값은 (P0_b0, P1_b0, P2_b0, P3_b0)이고,
A(0,1)에 저장되는 값은 (P4_b0, P5_b0, P6_b0, P7_b0)이고,
.
.
.
A(3.3)에 저장되는 값은 (P12_b3, P13_b3, P14_b3, P15_b3)이다.
이를 비트 플레인 별로 살펴보면,
b0_plain은 A(0,0) ∼ A(0,3)인 제1행에 저장되고,
b1_plain은 A(1,0) ∼ A(1,3)인 제2행에 저장되고,
b2_plain은 A(2,0) ∼ A(2,3)인 제3행에 저장되고,
b3_plain은 A(3,0) ∼ A(3,3)인 제4행에 저장된다.
즉, 도 3에 도시된 바와 같이 화상 데이터를 저장하는 메모리에서 화상 데이터를 읽어내기 위해서는 각각의 비트플레인 마다 모든 어드레스를 액세스하여야 할 필요가 없게 된다. 즉, b3_plain일 경우는 A(3,0) ∼ A(3,3)인 제4행만 액세스하면 되고, b2_plain일 경우는 A(2,0) ∼ A(2,3)인 제3행만 액세스하면 되고, b1_plain일 경우는 A(1,0) ∼ A(1,3)인 제2행만 액세스하면 되고, b0_plain일 경우는 A(0,0) ∼ A(0,3)인 재1행만 액세스하면 된다.
이를 일반식으로 표현하면 n × m 메모리를 사용하여 2i의 계조를 표현하기 위해서는 n(수평 화소수) ×m(수직 화소수)의 횟수만큼만 메모리를 액세스함을 의미하며 도 2에 도시된 화소 저장 방법에 비해 1/I번만 액세스함을 알 수 있다.
따라서, 화면의 크기를 크게 하거나 계조 해상도를 높이기 위해서는 더욱 빠른 메모리 및 이를 제어하는 장치가 요구되지 않게 된다.
또한, 분산 서브 피일드 방식인 경우에도 서브 피일드의 분할 회수만큼안 메모리의 일부를 더 액세스하면 되므로 하드웨어적인 부담이 적다.
도 4a 내지 도 4c는 도 3에 도시된 화상 데이터 저장 방법을 수행하는 과정을 도식적으로 보이기 위한 것으로서 4비트의 계조값 16개가 저장하는 경우를 나타낸다.
입력되는 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는다(제1과정)
이를 위하여 입력되는 계조값들을 엘보 쉬프트 레지스터에 저장한다. 레지스터에 저장된 결과가 도 4a에 점선으로 도시되어져 있다.
입력되는 화상 데이터가 시리얼 데이터인 경우 각 계조값이 4비트로 구성되므로 4비트씩 절단하여 엘보 쉬프트 레지스터에 저장하고, 입력되는 화상 데이터가 패럴랠 데이터인 경우에는 차례대로 엘보 쉬프트 레지스터(elbow shift register)에 저장한다. 여기서, 엘보 쉬프트 레지스터의 비트 용량은 메모리의 비트 용량에 의해 결정된다. 즉, 메모리에서 한 어드레스에 저장할 수 있는 비트수가 I비트인 경우 한 어드레스에 I개 화소에 해당하는 비트값들을 저장하게 되므로 기본적으로 I개의 비트 용량을 가지는 엘보 쉬프트 레지스터가 필요하다.
엘보 쉬프트 레지스터 내부의 첫 번째 열에는 첫 번째 화소 P0의 계조값들 P0_b0, P0_b1, P0_b2, P0_b3들이 밑에서부터 위로 차례로 저장되고, 두 번째 열에는 두 번째 화소 P1의 계조값들 P1_b0, P1_b1, P1_b2, P1_b3들이 밑에서부터 위로 차례로 저장되고, 세 번째 열에는 두 번째 화소 P2의 계조값들 P2_b0, P2_b1, P2_b2, P2_b3들이 밑에서부터 위로 차례로 저장되고, 네 번째 열에는 세 번째 화소 P3의 계조값들 P3_b0, P3_b1, P3_b2, P3_b3들이 밑에서부터 위로 차례로 저장된다.
다음으로 엘보 쉬프트 레지스터에 저장된 계조값에 대하여 엘보 쉬프트를 수행한다.
엘보 쉬프트는 예를 들어 수직 방향으로 입력된 비트들을 수평 방향으로 독출하는 것을 말하는 것으로서 도 4b는 엘보 쉬프트를 결과를 도식적으로 보이는 것이다.
엘보 쉬프트를 수행한 결과, 엘보 쉬프트 레지스터에 행방향으로 기록된 비트들이 첫 번째 열부터 네번째 열의 순서로 차례로 독출된다.
즉, {P0_b0, P1_b0, P2_b0, P3_b0}, {P0_b1, P1_b2, P2_b3, P3_b4}, {P0_b2, P1_b2, P2_b2, P3_b2}, 그리고 {P0_b3, P1_b3, P2_b3, P3_b3}의 순서대로 읽혀진다.
메모리를 I개의 비트 플레인 영역으로 분할하고, 상기 제1과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장한다.(제2과정)
{P0_b0, P1_b0, P2_b0, P3_b0}는 도 3에 도시된 바와 같이 A(0,0)에, {P0_b1, P1_b2, P2_b3, P3_b4}는 A(0,1)에, {P0_b2, P1_b2, P2_b2, P3_b2}는 A(0,2)에, 그리고 {P0_b3, P1_b3, P2_b3, P3_b3}는 A(0,3)에 저장된다.
모든 화소들이 모두 저장될 때까지 제1과정 내지 제2과정을 반복한다.
예들 들어 P0 ∼ P3에 대한 엘보 쉬프트가 종료된 후 엘보 쉬프트 레지스터의 첫 번째 열에는 다섯 번째 화소 P4의 계조값들 P4_b0, P4_b1, P4_b2, P4_b3들이 밑에서부터 위로 차례로 저장되고, 두 번째 열에는 여섯 번째 화소 P5의 계조값들 P5_b0, P5_b1, P5_b2, P5_b3들이 밑에서부터 위로 차례로 저장되고, 세 번째 열에는 일곱 번째 화소 P6의 계조값들 P6_b0, P6_b1, P6_b2, P6_b3들이 밑에서부터 위로 차례로 저장되고, 네 번째 열에는 여덟 번째 화소 P7의 계조값들 P7_b0, P7_b1, P7_b2, P7_b3들이 밑에서부터 위로 차례로 저장된다.
엘보 쉬프트를 수행한 결과, {P4_b0, P5_b0, P6_b0, P7_b0}, {P4_b1, P5_b2, P6_b3, P7_b4}, {P4_b2, P5_b2, P6_b2, P7_b2}, 그리고 {P4_b3, P5_b3, P6_b3,P7_b3}의 순서대로 읽혀진다.
{P4_b0, P5_b0, P6_b0, P7_b0}는 도 3에 도시된 바와 같이 A(1,0)에, {P4_b1, P5_b2, P6_b3, P7_b4}는 A(1,1)에, {P4_b2, P5_b2, P6_b2, P7_b2}는 A(1,2)에, 그리고 {P4_b3, P5_b3, P6_b3, P7_b3}는 A(1,3)에 저장된다.
이런 순서로 모든 화소들에 대해 비트 플레인별로 분류하여 메모리에 저장된다.
메모리에 저장함에 있어서 제1과정에서 얻어진 결과들을 수직 어드레스 우선 순서로 저장할 수도 있다. 즉, 제2과정에 있어서 {P0_b0, P1_b0, P2_b0, P3_b0}는 A(0,0)에, {P0_b1, P1_b2, P2_b3, P3_b4}는 A(1,0)에, {P0_b2, P1_b2, P2_b2, P3_b2}는 A(2,0)에, 그리고 {P0_b3, P1_b3, P2_b3, P3_b3}는 A(3,0)에 저장된다.
도 5는 이러한 방법에 의해 저장된 결과를 보이는 것이다. 도 5에 도시된 바와 같은 메모리(502)에서는
b0_plain은 A(0,0) ∼ A(3,0)에 저장되고,
b1_plain은 A(0,1) ∼ A(3,1)에 저장되고,
b2_plain은 A(0,2) ∼ A(3,2)에 저장되고,
b3_plain은 A(0,3) ∼ A(3,3)에 저장된다.
즉, 도 5에 도시된 바와 같이 화상 데이터를 저장하는 메모리에서 각 컬럼이 한 비트플레인에 해당하게 된다.
수평 화소 및 수직 화소가 도 3에 도시된 경우보다 많을 경우에는 메모리를 비트플레인수만큼 수평 혹은 수직방향으로 분할하고, 제1과정에 의한 결과를 각 비트 플레인 영역에 순차로 저장한다.
예를 들면, 16계조 표현을 위해 4개의 비트 플레인을 사용하는 경우 메모리 영역을 도 6에 도시된 바와 같이 b0_plain 영역(602), b1_plain 영역(604), b2_plain 영역(606), b3_plain 영역(608)으로 분할한다.
그리고 제1과정의 결과인 {P0_b0, P1_b0, P2_b0, P3_b0}는 b0_plain 영역(602)의 선두 어드레스 b0_plain(0,0)에, {P0_b1, P1_b2, P2_b3, P3_b4}는 b1_plain 영역(604)의 선두 어드레스 b1_plain(0,0)에, {P0_b2, P1_b2, P2_b2, P3_b2}는 b2_plain 영역(606)의 선두 어드레스 b2_plain(0,0)에, 그리고 {P0_b3, P1_b3, P2_b3, P3_b3}는 b3_plain 영역(608)의 선두 어드레스 b3_plain(0,0)에 저장한다.
이어서, {P4_b0, P5_b0, P6_b0, P7_b0}는 b0_plain 영역(602)의 두 번째 어드레스 b0_plain(0,1)에, {P4_b1, P5_b2, P6_b3, P7_b4}는 b1_plain 영역(604)의 두 번째 어드레스 b1_plain(0,1)에, {P4_b2, P5_b2, P6_b2, P7_b2}는 b2_plain 영역(606)의 두 번째 어드레스 b2_plain(0,1)에, 그리고 {P4_b3, P5_b3, P6_b3, P7_b3}는 b3_plain 영역(608)의 두 번째 어드레스 b3_plain(0,1)에 저장하는 식으로 모든 화상 데이터를 저장한다.
본 발명에 따른 화상 데이터의 독출 방법은 다음과 같이 수행된다.
먼저, 상기의 화상 데이터 저장 방법에 의해 메모리에 화상 데이터가 저장된 것으로 가정한다. 즉, 메모리가 비트 플레인 영역으로 분할되어 있고, 각 비트 프레인 영역에는 비트 플레인 데이터가 저장되어 있다.
먼저, 요구되는 비트 플레인 영역별로 메모리의 해당 비트 플레인 영역에 저장된 데이터를 독출한다.(제3과정) 도 4c에 독출된 결과가 도시된다.
다음으로 독출된 데이터를 디스플레이 장치에 제공한다.(제4과정) 여기서, 병직렬 변환된 결과를 병직렬 변환하여 비트 플레인 메모리에 저장한 후 이를 디스플레이 장치에 제공하는 것이 바람직하다. 여기서, 비트 플레인 메모리의 각 어드레스는 디스플레이 장치의 단위 디스플레이 소자에 상응한다.
상술한 바와 같이, 본 발명에 따른 화상 데이터 저장 방법은 펄스폭 구동 방식의 디스플레이 장치에 있어서 화상 데이터를 저장한 메모리를 액세스하는 횟수를 줄임으로써 하드웨어의 부담을 적게하는 효과를 갖는다.

Claims (3)

  1. I비트의 계조값을 가지는 화상 데이터를 I비트의 비트 용량을 가지는 메모리에 저장함에 있어서,
    (a) 상기 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는 과정; 및
    (b) 상기 메모리를 I개의 비트 플레인 영역으로 분할하고, 상기 (a)과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장하는 과정을 포함하는 화상 데이터 저장 방법.
  2. I비트의 비트 용량을 가지며, 비트 플레인 영역으로 분할되어 있고, 각 비트 프레인 영역에는 비트 플레인 데이터가 저장되어 있는 메모리에 저장된 화상 데이터를 독출하여 펄스폭 구동 방식의 디스플레이 장치에 제공하는 방법에 있어서,
    (c) 요구되는 비트 플레인 영역별로 상기 메모리의 상기 비트 플레인 영역에 저장된 화상 데이터를 독출하는 과정; 및
    (d) 상기 (c)과정에서 독출된 데이터를 상기 디스플레이 장치에 제공하는 과정을 포함하는 화상 데이터 독출 방법.
  3. 매트릭스 형태로 배치된 단위 디스플레이 소자들을 가지며, 각각의 단위 디스플레이 소자들은 계조값에 상응하여 하나 혹은 둘 이상의 서브 피일드 구간들에서 구동되는 디스플레이 장치에 적합한 화상 데이터의 저장 및 독출 방법에 있어서,
    (a) 상기 계조값들을 I개 단위로 절단하여 엘보 쉬프트를 행하여 I개의 비트열들을 얻는 과정;
    (b) 상기 메모리를 상기 서브 피일드 구간수에 상응하는 I개의 비트 플레인 영역으로 분할하고, 상기 (a)과정에 의해 얻어진 I개의 비트열들을 상기 I개의 비트 플레인 영역에 순차적으로 저장하는 과정;
    (c) 요구되는 비트 플레인별로 상기 메모리의 상기 비트 플레인 영역에 저장된 화상 데이터를 독출하는 과정; 및
    (d) 상기 (c)과정에서 독출된 데이터를 상기 디스플레이 장치에 제공하는 과정을 포함하는 화상 데이터 저장 및 독출 방법.
KR1019990033351A 1999-08-13 1999-08-13 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법 KR100307597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033351A KR100307597B1 (ko) 1999-08-13 1999-08-13 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033351A KR100307597B1 (ko) 1999-08-13 1999-08-13 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법

Publications (2)

Publication Number Publication Date
KR20010017693A KR20010017693A (ko) 2001-03-05
KR100307597B1 true KR100307597B1 (ko) 2001-11-01

Family

ID=19607100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033351A KR100307597B1 (ko) 1999-08-13 1999-08-13 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법

Country Status (1)

Country Link
KR (1) KR100307597B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064053A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd 表示装置のフレームメモリ構成方式
JPH06202614A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 画像表示装置
JPH086534A (ja) * 1994-06-15 1996-01-12 Oki Electric Ind Co Ltd 画像メモリ装置
JPH10312181A (ja) * 1997-05-12 1998-11-24 Ricoh Co Ltd データの書込読出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064053A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd 表示装置のフレームメモリ構成方式
JPH06202614A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 画像表示装置
JPH086534A (ja) * 1994-06-15 1996-01-12 Oki Electric Ind Co Ltd 画像メモリ装置
JPH10312181A (ja) * 1997-05-12 1998-11-24 Ricoh Co Ltd データの書込読出方法

Also Published As

Publication number Publication date
KR20010017693A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5142276A (en) Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
US5613103A (en) Display control system and method for controlling data based on supply of data
US4783652A (en) Raster display controller with variable spatial resolution and pixel data depth
US20020011979A1 (en) Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus
US8253677B2 (en) Display device and method of driving the same
US4870491A (en) Display control apparatus for supplying display data to raster scanning type display device
US5754157A (en) Method for forming column signals for a liquid crystal display apparatus
US20130257897A1 (en) Display apparatus
JPS61103189A (ja) デ−タ転送方法
EP0319291B1 (en) Display device
US6069595A (en) Scroll display method and apparatus
KR100273747B1 (ko) 표시제어장치및표시장치
KR100307597B1 (ko) 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법
KR100229072B1 (ko) 서브 프레임 구동방식을 위한 계조 데이터 구현회로 및 그 방법
JP2900744B2 (ja) マトリックス型ディスプレイパネルの中間調画像表示方法
JP3555980B2 (ja) 液晶表示装置の列信号形成方法
KR101933929B1 (ko) 공간-시간 변조를 이용한 디스플레이 패널 및 이를 구동하는 디지털 화소 구동 방법
US5767831A (en) Dot-matrix display for screen having multiple portions
JP2001249644A (ja) 液晶表示装置
JPH04291392A (ja) ガス放電パネルの駆動装置
JPH07334117A (ja) 多階調表示装置および多階調表示方法
JPH09244594A (ja) 液晶表示駆動回路
KR20000004939U (ko) 평판 표시소자
JP2000250492A (ja) 液晶表示装置の駆動方法および駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee