JPH07325753A

JPH07325753A - 表示制御装置及びマルチポートフレームメモリ

Info

Publication number: JPH07325753A
Application number: JP6118247A
Authority: JP
Inventors: Shinsuke Moriai; 真介盛合; Hiroshi Horii; 洋堀井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12

Abstract

(57)【要約】【目的】ディスプレイの画面表示方向を容易に回転変
更できること。【構成】マルチポートＶＲＡＭ中のＲＡＭ７５に書き
込む画像データを、マルチポートＶＲＡＭに対するアク
セスアドレスをアドレス変換回路１３で変更することに
より、画像データを回転させて格納しておき、そのＲＡ
Ｍ７５からＳＡＭ７６を介してディスプレイ１５に順次
表示画素データを出力する。これにより、マルチポート
ＶＲＡＭに対するアクセスアドレスをアドレス変換回路
１３で変更することにより、ハードウェアで画面表示方
向を容易に変更できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチポートフレーム
メモリ（マルチポートＶＲＡＭ）を用いてビットマップ
データをディスプレイに表示する表示制御装置及びマル
チポートフレームメモリに関するものである。

【０００２】

【従来の技術】現在、マルチポートフレームメモリ（マ
ルチポートＶＲＡＭ）は、パーソナルコンピュータやワ
ードプロセッサ等のシステムにおいて、ビットマップイ
メージをディスプレイに表示するメモリとして使用され
ている。

【０００３】図１７は従来のマルチポートＶＲＡＭを使
用した表示制御装置の構成を示す全体ブロック図、図１
８は従来のマルチポートＶＲＡＭの内部回路構成を示す
ブロック図である。

【０００４】図１７において、１１はマイクロコンピュ
ータ（ＣＰＵ）であり、ディスプレイ１５に描画するイ
メージデータをマルチポートＶＲＡＭ１４に読み書きす
るためのリード、ライト命令を出力する。１２はタイミ
ング制御回路であり、マルチポートＶＲＡＭ１４のラン
ダムアクセスメモリ（ＲＡＭ）に対し、所定のタイミン
グでリード、ライトサイクルを実行し、スクリーンリフ
レッシュ時の転送サイクルを発生させ、ディスプレイ１
５の表示制御部として機能し、マイクロコンピュータ１
１、マルチポートＶＲＡＭ１４、ディスプレイ１５に対
して、表示クロックや水平同期、垂直同期信号等の制御
信号を出力する。

【０００５】マルチポートＶＲＡＭ７０は、図１８に示
すように、主に、ランダムアクセス可能なダイナミック
（ＲＡＭ）７５と、シリアルアクセスメモリ（ＳＡＭ）
７６と、それを制御するタイミングジェネレータ７２等
で構成され、他に、ランダムポートからの信号を一時的
に蓄積するデータバッファ７１、アクセス信号を受けて
各タイミング信号を発生させるタイミングジェネレータ
７２、アドレスポートからの信号を一時的に蓄積するカ
ラムアドレスバッファ７９、ローアドレスバッファ８
０、カラムアドレスバッファ７９の信号をデコードする
カラムデコーダ７３、ローアドレスバッファ８０の信号
をデコードするローデコーダ７４、ＳＡＭ７６のデータ
をシリアルセレクタ７７を介してシリアルポートに順次
出力させるシリアルアドレスアップカウンタ７８１を有
している。

【０００６】次に、従来のマルチポートＶＲＡＭを使用
した表示制御装置の動作について説明する。

【０００７】このマルチポートＶＲＡＭ７０を用いてデ
ィスプレイ１５に表示する場合、マルチポートＶＲＡＭ
７０のＲＡＭ７５にビットマップイメージの画素データ
を書き込み、水平ブランク期間を利用して、スクリーン
リフレッシュ制御によりＲＡＭ７５からＳＡＭ７６に、
１水平走査ライン分の画素データを転送する。その後、
順次、ＳＡＭ７６のシフトレジスタ機能を利用して、１
画素づつ画素データをディスプレイ１５に送出する。そ
して、１水平走査ラインが終了したとき、次の水平走査
ラインの画素データをＲＡＭ７５からＳＡＭ７６に転送
し、同様にディスプレイ１５に順次出力し、それを表示
する。

【０００８】

【発明が解決しようとする課題】近年、薄型で軽量なノ
ートパソコンやノートワープロ、電子手帳等の携帯型コ
ンピュータが広く使用されるようになり、それらのコン
ピュータを介して顧客に対する商品や企画のプレゼンテ
ーションが行われている。

【０００９】しかし、前述した従来のシステムでは、特
定方向からの表示を前提として設計されているので、プ
レゼンテーション等を行う場合には、プレゼンテーショ
ンされる側にディスプレイを向けて操作することにな
る。プレゼンテーションする側からみれば、ディスプレ
イの操作は難しく、対話的なプレゼンテーションができ
ない。一方、液晶ディスプレイは、ディスプレイを立て
た状態で使用することを前提に設計されているので、画
面下方向からの視野特性が悪い。ペン型パソコン等の手
書システムに応用した場合、画面が見難くなったり、正
しい色が表現されない等の実用上の妨げがあった。

【００１０】これらを解決するために、ディスプレイを
上下反転させて接続する等の対策がとられている。しか
し、ディスプレイの表示走査方向は変更することができ
ないから、各画素の位置座標を回転後の位置座標に移動
させるソフトウェアによる計算が必要となる。この各画
素の位置の回転座標計算は画面サイズや解像度が大きく
なればなるほど多くなり、ソフトウェアによる付加が増
大する。

【００１１】そこで、本発明は、マルチポートＶＲＡＭ
を用いてハードウェアで画面表示方向を容易に変更でき
る表示制御装置及びそのマルチポートＶＲＡＭを提供す
ることを課題とするものである。

【００１２】

【課題を解決するための手段】請求項１にかかる表示制
御装置は、画素データを格納するマルチポートフレーム
メモリを用い、そのシリアルアクセスメモリからディス
プレイに順次表示画素データを出力する表示制御装置に
おいて、マルチポートフレームメモリ中のランダムアク
セスメモリに書き込む画像データを、前記マルチポート
フレームメモリに対するアクセスアドレスを変更するこ
とにより、前記画像データを回転させて格納するアドレ
ス変換回路を具備する。

【００１３】請求項２にかかる表示制御装置は、請求項
１の構成に対して、更に、前記アドレス変換回路を制御
して、複数の回転角度のモードを設定するモード選択回
路を具備する。

【００１４】請求項３にかかる表示制御装置は、前記請
求項１または請求項２に記載のアドレス変換回路で回転
する基準点を任意に設定することができる。

【００１５】請求項４にかかる表示制御装置は、前記マ
ルチポートフレームメモリが１チップからなることを特
徴とする。

【００１６】請求項５にかかるマルチポートフレームメ
モリは、フレーム単位で順次格納するランダムアクセス
メモリと、前記ランダムアクセスメモリからフレーム単
位で読み出して格納した信号をシリアル信号として出力
するシリアルアクセスメモリを有するマルチポートフレ
ームメモリにおいて、前記ランダムアクセスメモリに格
納した画像データが、シリアルアクセスメモリの両方向
にシフト自在とするシフト手段を具備するものである。

【００１７】

【作用】請求項１においては、マルチポートフレームメ
モリ中のランダムアクセスメモリに書き込む画像データ
を、前記マルチポートフレームメモリに対するアクセス
アドレスを変更することにより、前記画像データを回転
させて格納しておき、そのマルチポートフレームメモリ
からシリアルアクセスメモリを介してディスプレイに順
次表示画素データを出力する。

【００１８】請求項２においては、請求項１の構成に対
して、更に、モード選択回路を付加し、モード選択回路
によってアドレス変換回路を制御して、複数の回転角度
のモードを設定する。

【００１９】請求項３においては、請求項１または請求
項２に記載のアドレス変換回路で回転する基準点を任意
に設定することができる。

【００２０】請求項４においては、マルチポートフレー
ムメモリを１チップで構成したものである。

【００２１】請求項５においては、ランダムアクセスメ
モリとシリアルアクセスメモリを有するマルチポートフ
レームメモリにおいて、ランダムアクセスメモリに書き
込んだ画像データが、シリアルアクセスメモリの両方向
にシフト自在とし、シリアル信号に変換する際にも画像
データの回転を補うことができる。

【００２２】

【実施例】以下に、本発明の表示制御装置及びマルチポ
ートフレームメモリの実施例について説明する。図中、
従来例と同一符号及び記号は従来例の構成部分と同一ま
たは相当する構成部分を示すものであるから、ここでは
重複する説明を省略する。

【００２３】図１は本発明の第一実施例の表示制御装置
の全体構成を示すブロック図で、図２は本発明の第一実
施例の表示制御装置で使用するアドレス変換回路の全体
構成を示すブロック図である。なお、マルチポートＶＲ
ＡＭの内部回路構成は、図１８の従来例で説明した内部
回路構成と相違するものではないので、ここでは、その
説明を省略する。

【００２４】図１において、１１はマイクロコンピュー
タ（ＣＰＵ）であり、ディスプレイ１５に描画するイメ
ージデータを１チップで構成したマルチポートＶＲＡＭ
１４に読み書きするためのリード、ライト命令を出力す
る。１２はタイミング制御回路であり、マルチポートＶ
ＲＡＭ１４のランダムアクセスメモリ（ＲＡＭ）に対
し、所定のタイミングでリード、ライトサイクルを実行
し、スクリーンリフレッシュ時の転送サイクルを発生さ
せ、ディスプレイ１５の表示制御部として機能し、マイ
クロコンピュータ１１、タイミング制御回路１２、アド
レス変換回路１３、マルチポートＶＲＡＭ１４、ディス
プレイ１５に対して、表示クロックや水平同期、垂直同
期信号等の制御信号を出力する。１３は本実施例の主要
部のアドレス変換回路であり、図２に示すように、主
に、アドレス変換部、モード選択部、セレクタ部等から
構成されている。

【００２５】したがって、ＣＰＵ１１から出力された画
素データは、アドレス変換回路１３でアドレスを変換さ
れ、マルチポートＶＲＡＭ１４の適切な位置に格納さ
れ、シリアルアクセスメモリを通してディスプレイ１５
に送られ、表示される。

【００２６】図２において、本実施例の主要部のアドレ
ス変換回路１３は、モード選択回路３８、ロー用アドレ
ス変換回路１３Ａ及びカラム用アドレス変換回路１３
Ｂ、スクリーンリフレッシュ用アップカウンタ３１１、
アドレス出力用セレクタ３９で構成されている。ロー用
アドレス変換回路１３Ａはロー用引き数レジスタ３２、
ロー用アドレス引算回路３３、ロー用セレクタ３４から
構成されている。また、カラム用アドレス変換回路１３
Ｂはカラム用引き数レジスタ３５、カラム用アドレス引
算回路３６、カラム用セレクタ３７から構成されてい
る。

【００２７】次に、本発明の実施例の表示制御装置の動
作について、図３乃至図１６を用いて説明する。

【００２８】まず、本発明の実施例の表示制御装置によ
り１８０度回転処理を行う事例を説明する。

【００２９】図３は本発明の第一実施例の表示制御装置
における６×４ディスプレイの画素配列例を示す説明
図、また、図４は本発明の第一実施例の表示制御装置に
おけるマルチポートＶＲＡＭに格納した画素配列例を示
す説明図で、図５は本発明の第一実施例の表示制御装置
におけるマルチポートＶＲＡＭに格納した１８０度回転
した画素配列例を示す説明図である。

【００３０】今、仮に、ディスプレイの画面構成を図３
に示すように６×４画素と仮定する。通常の表示では、
第１水平ラインでは、００００，０００１，・・・とい
う順序にドットクロックに同期してディスプレイ１５に
供給される。そして、次の水平ラインでは、０１００，
０１０１，・・・という順序に供給され、４水平ライン
を１周期として繰り返される。

【００３１】今、１６×１６のＤＲＡＭマトリクスをも
つマルチポートＶＲＡＭ７５に、図３の画素データを格
納すると、図４に示すような記録状態になる。

【００３２】図４に示す画素データの格納状態では、図
３の通常の表示状態と同様に、第１水平ラインでは、０
０００，０００１，・・・という順序に、次の水平ライ
ンでは、０１００，０１０１，・・・という順序に格納
され、また、転送サイクルによって得られたＳＡＭ７６
には、００００，０００１，０００２，・・・，０００
５が格納される。

【００３３】しかし、図４のＳＡＭ７６の記録状態で
は、ＳＡＭ７６から１８０度回転したイメージを直接出
力することができない。

【００３４】そこで、ＤＲＡＭマトリクス上の配列を図
５のようにする。

【００３５】即ち、この場合、転送サイクルによって得
られたＳＡＭ７６上には、０３０５，０３０４，０３０
３，・・・，０３００と最下位水平走査ラインの画素デ
ータが逆順に並べられ、ＳＡＭ７６から順次取り出すこ
とが可能となる。

【００３６】このような処理は、図１及び図２のアドレ
ス変換回路１３で実現できる。

【００３７】１８０度回転表示の場合、ＣＰＵ１１で
は、モード選択回路３８に回転表示モード“１８０度回
転”を設定し、モード選択回路３８はロー用引き数レジ
スタ３２に、垂直ライン数“３”を、カラム用引き数レ
ジスタ３５には、水平ライン数“５”を設定する。

【００３８】即ち、原点“００００”は、回転後の基準
点“０３０５”に移動するために、ロー用引き数レジス
タ３２に、垂直ライン数“３”を、カラム用引き数レジ
スタ３５には、水平ライン数“５”を設定する。これに
より、ロー用アドレス引き算回路３３、カラム用アドレ
ス引き算回路３６において、ＣＰＵ１１からのアドレス
はそれぞれのロー用引き数レジスタ値から垂直ライン数
“３”またはカラム用引き数レジスタ値から水平ライン
数“５”から減算される。即ち、原点“００００”のロ
ーアドレス“００”は“０３”に、カラムアドレス“０
０”は“０５”に変換される。

【００３９】このように、モード選択回路３８に設定さ
れたモードにより、ロー用セレクタ３４、カラム用セレ
クタ３７でアドレスが選択され出力され、例示したよう
に、ロー用引き数レジスタ３２、カラム用引き数レジス
タ３５は、回転の基準点を設定するものである。このロ
ー用セレクタ３４、カラム用セレクタ３７の値を任意に
設定できるようにすることにより、回転の基準点を任意
に設定することができる。

【００４０】当然ながら、９０度回転にも応用すること
ができる。

【００４１】図６は本発明の第一実施例の表示制御装置
におけるマルチポートＶＲＡＭに格納した左９０度回転
した画素配列例を示す説明図である。

【００４２】この実施例には、画素“０００５”は“０
０００”、また、画素“０１０５”は“０００１”の位
置になるようにアドレス変換する必要がある。

【００４３】そこで、ＣＰＵ１１はモード選択回路３８
に回転表示モード“左９０度回転”を設定する。これに
より、モード選択回路３８はカラム用引き数レジスタ３
５に“５”を設定する。サンプル画素“０１０５”のカ
ラムアドレス“０５”は、引き算され”００”が導き出
される。この結果を、ロー用セレクタ３４でＶＲＡＭの
ローアドレスとして選択する。一方、サンプル点“０１
０５”のローアドレスは、そのままカラム用セレクタ３
７において、ＶＲＡＭのカラムアドレスとして選択され
る。したがって、画素“０１０５”は“０００１”とな
る。

【００４４】即ち、左９０度回転の場合、ＣＰＵ１１か
らのローアドレスは、そのままＶＲＡＭ１４のカラムア
ドレスになり、カラムアドレスはアドレス変換してＶＲ
ＡＭのローアドレスになるように設定する。

【００４５】なお、右９０度回転の場合、ＣＰＵ１１か
らのローアドレスは、アドレス変換してＶＲＡＭのカラ
ムアドレスになり、カラムアドレスは、そのままＶＲＡ
Ｍのローアドレスになるように設定すればよい。

【００４６】また、本実施例のこのルールは、ディスプ
レイ１５の画素配列，分割画面数，１画素単位のビット
数、マルチポートＶＲＡＭのＤＲＡＭマトリクスの大き
さが変化しても、一般性を失わない。

【００４７】そして、マルチポートＶＲＡＭのバス幅が
変化した場合においても、各画素のアドレスをワードの
アドレスと見なして演算すれば、何ら一般性を失わず適
応できる。

【００４８】本実施例の表示制御装置においては、マル
チポートＶＲＡＭ中のＲＡＭ７５に書き込む画像データ
を、前記マルチポートＶＲＡＭに対するアクセスアドレ
スをロー用アドレス変換回路１３Ａ及びカラム用アドレ
ス変換回路１３Ｂからなるアドレス変換回路１３で変更
することにより、前記画像データを回転させて格納して
おき、そのマルチポートＶＲＡＭからＳＡＭ７６を介し
てディスプレイ１５に順次表示画素データを出力するも
のであり、これを請求項１の実施例とすることができ
る。

【００４９】これによって、回転後の画素データを一つ
のシリアルアクセスメモリに順序よく格納し、それを送
り出すものであり、マルチポートＶＲＡＭのＲＡＭアク
セスに対し、アドレスの変換処理を行い、所定の位置に
画素データを格納するものである。したがって、マルチ
ポートＶＲＡＭに対するアクセスアドレスをロー用アド
レス変換回路１３Ａ及びカラム用アドレス変換回路１３
Ｂからなるアドレス変換回路１３で変更することによ
り、ハードウェアで画面表示方向を容易に変更できる。
また、マルチポートＶＲＡＭに並べ換え用のフレームメ
モリを用意する必要性がないので、装置が廉価となる。

【００５０】また、本実施例の表示制御装置において
は、マルチポートＶＲＡＭ中のＲＡＭ７５に書き込む画
像データを、前記マルチポートＶＲＡＭに対するアクセ
スアドレスをロー用アドレス変換回路１３Ａ及びカラム
用アドレス変換回路１３Ｂからなるアドレス変換回路１
３で変更することにより、前記画像データを回転させて
格納しておき、そのマルチポートＶＲＡＭからＳＡＭ７
６を介してディスプレイ１５に順次表示画素データを出
力する構成に対して、更に、モード選択回路３８を付加
し、モード選択回路３８によってロー用アドレス変換回
路１３Ａ及びカラム用アドレス変換回路１３Ｂからなる
アドレス変換回路１３を制御して、複数の回転角度のモ
ードを設定するものであり、これを請求項２の実施例と
することができる。これにより、回転表示するモード情
報をモード選択回路３８に設定し、そのモードに応じて
マルチポートＶＲＡＭへのアクセスアドレスを変換する
ことにより、１水平走査ライン分の回転後の画素データ
を連続してシリアルアクセスメモリに格納することがで
きる。故に、上下左右各方向の表示出力を可能となる。
特に、９０度の回転、１８０度の回転、２７０度の回転
等の回転がモードの設定のみで容易になる。

【００５１】そして、本実施例の表示制御装置において
は、請求項２または請求項３に記載のロー用アドレス変
換回路１３Ａ及びカラム用アドレス変換回路１３Ｂから
なるアドレス変換回路１３で画素の位置を変更するもの
であり、これを請求項３の実施例とすることができ、回
転する基準点を任意に設定することができる。

【００５２】更に、本実施例の表示制御装置において
は、マルチポートＶＲＡＭを１チップで構成したもので
あり、これを請求項４の実施例とすることができ、標準
化が可能となる。

【００５３】図７は本発明の第一実施例の表示制御装置
における３２ビットバスアクセス時の画素配列例を示す
説明図である。図８は本発明の第一実施例の表示制御装
置における３２ビットバスの標準（従来）時の画素配列
例を示す説明図であり、本発明の実施例と従来例との比
較を行なうものである。また、図９は本発明の第一実施
例の表示制御装置における３２ビットバスの画素配列例
を示す説明図、図１０は本発明の第一実施例の表示制御
装置における３２ビットバスの標準（従来）時のディス
プレイ画面の表示例を示す説明図、図１１は本発明の第
一実施例の表示制御装置における３２ビットバスの１８
０度回転時のディスプレイ画面の表示例を示す説明図、
図１２は本発明の第一実施例の表示制御装置における３
２ビットバスの１８０度回転アドレス変換のみを行った
画素配列例を示す説明図である。そして、図１３は本発
明の第一実施例の表示制御装置における３２ビットバス
の標準（従来）時のシリアルアクセスのタイミングを示
す説明図、図１４は本発明の第一実施例の表示制御装置
における３２ビットバスの１８０度回転時のシリアルア
クセスのタイミングを示す説明図である。

【００５４】まず、１画素が８ビット、バス幅が３２ビ
ットのタイミング例を図７を用いて説明する。

【００５５】マルチポートＶＲＡＭの１ワードアドレス
上には、４画素の表示データがあり、標準（従来）時は
図８に示すように画素が格納されている。これを３２ビ
ットバスの標準時のディスプレイ画面の表示は図１０の
ようになる。

【００５６】即ち、１水平ラインでは、００００，００
０１，・・・，０００７という順序に、次の水平ライン
では、０１００，０１０１，・・・，０１０７という順
序に表示される。ところが、マルチポートＶＲＡＭの１
ワードアドレス上には４画素の表示データが００００，
０００１，・・・，０００３、０００４，０００５，・
・・，０００７と格納されている。したがって、タイミ
ング制御回路１２によってマルチポートＶＲＡＭの４画
素の表示データは、図１３のシリアルアクセスタイミン
グでシリアルクロックパルスＳＣＫ0 ，ＳＣＫ1 ，ＳＣ
Ｋ2 ，ＳＣＫ3の時系列で、読み出しクロックパルスを
発生させ、マルチポートＶＲＡＭの４画素のシリアル表
示データを得る。

【００５７】これを本実施例のアドレス変換回路１３を
用いて１８０度回転した場合、マルチポートＶＲＡＭの
４画素の表示データは図９のように格納される。これを
３２ビットバスの１８０度回転した場合のディスプレイ
画面の表示は図１１のようになる。

【００５８】即ち、１水平ラインでは、０３０７，０３
０６，・・・，０３００という順序に、次の水平ライン
では、０２０７，０２０６，・・・，０２００という順
序に表示される必要がある。したがって、このとき、タ
イミング制御回路１２によってマルチポートＶＲＡＭの
４画素の表示データは、図１４のシリアルアクセスタイ
ミングでシリアルクロックパルスＳＣＫ3 ，ＳＣＫ2 ，
ＳＣＫ1 ，ＳＣＫ0 の時系列で、読み出しクロックパル
スを発生させ、マルチポートＶＲＡＭの４画素のシリア
ル表示データを得る。

【００５９】因に、図１３のシリアルアクセスタイミン
グでシリアルクロックパルスＳＣＫ0 ，ＳＣＫ1 ，ＳＣ
Ｋ2 ，ＳＣＫ3 の時系列で、読み出しクロックパルスを
発生させ、マルチポートＶＲＡＭの４画素のシリアル表
示データを得ると、図１２のようになり、期待しない出
力結果となる。したがって、これを解決するために、タ
イミング制御回路１２において図１４のようなマルチポ
ートＶＲＡＭのシリアルアクセス信号を発生させ、回転
後の画素データを順序良くディスプレイ１５に送り表示
する。

【００６０】このように、本実施例の表示制御装置は、
モード選択回路３８に設定されたモードにより、ロー用
セレクタ３４、カラム用セレクタ３７でアドレスが選択
され出力され、ロー用引き数レジスタ３２、カラム用引
き数レジスタ３５に回転の基準点を設定する。このロー
用セレクタ３４、カラム用セレクタ３７の値を任意に設
定でき、結果的に、回転の基準点を任意に設定すること
ができる。

【００６１】図１５は本発明の第二実施例の表示制御装
置で使用するアドレス変換回路の全体構成を示すブロッ
ク図である。図中、図２に示す第一実施例と同一符号及
び記号は第一実施例の構成部分と同一または相当する構
成部分を示すものであるから、ここでは重複する説明を
省略する。

【００６２】図１５に示すように、スクリーンリフレッ
シュ用アップダウンカウンタ３１２を制御することによ
り、水平ライン単位の逆順転送制御が可能となる。この
実施例の場合、ロー用アドレス演算回路１３Ａを必要と
しないので、回路構成が簡単化でき、価格的にも廉価と
なる。

【００６３】図１６は本発明の第三実施例の表示制御装
置で使用するマルチポートＶＲＡＭの内部回路構成を示
すブロック図である。図中、図１８に示す従来例と同一
符号及び記号は従来例の構成部分と同一または相当する
構成部分を示すものであるから、ここでは重複する説明
を省略する。

【００６４】図１６においては、アドレス変換回路１３
をマルチポートＶＲＡＭ１４の回路構成中に備えたもの
である。図１６に示す実施例としては、双方向シフト可
能なシリアルアクセスメモリを有するマルチポートＶＲ
ＡＭ１４の例を挙げる。

【００６５】このマルチポートＶＲＡＭ１４を用いた場
合、第二実施例で使用したスクリーンリフレッシュ用カ
ウンタ３１２としてシリアルアドレスアップ／ダウンカ
ウンタ７８２を用意すれば、アドレス変換回路１３を用
意しないで回転表示が可能となる。

【００６６】このように、本実施例のフレーム単位で順
次格納するＲＡＭ７５と、ＲＡＭ７５からフレーム単位
で読み出して格納した信号をシリアル信号として出力す
るＳＡＭ７６を有するマルチポートＶＲＡＭ１４におい
て、ＲＡＭ７５に格納した画像データが、ＳＡＭ７６の
両方向にシフト自在とするアップ／ダウンカウンタ等を
用いたシリアルアドレスアップ／ダウンカウンタ７８２
からなるシフト手段を具備するものであり、これを請求
項５の実施例とすることができる。

【００６７】したがって、フレーム単位で順次格納する
ＲＡＭ７５に対してアドレス変換手段１３で画像データ
の回転を行ない、また、シフト手段によってマルチポー
トＶＲＡＭの画素単位のシリアル表示データを修正でき
る。故に、ソフトウェアによるディスプレイ画面の回転
を行うことなく、ディスプレイ画面の回転を行うことが
でき、従来のソフトウェア処理時間を描画サイクルの時
間に割り当てることができる。結果として、システムの
グラフィック処理の速度を向上させることができる。ま
た、ソフトウェアを何ら変更することなく回転処理する
ことができる。

【００６８】

【発明の効果】以上のように、請求項１の表示制御装置
は、マルチポートフレームメモリ中のランダムアクセス
メモリに書き込む画像データを、前記マルチポートフレ
ームメモリに対するアクセスアドレスをアドレス変換回
路で変更することにより、前記画像データを回転させて
格納しておき、そのマルチポートフレームメモリからシ
リアルアクセスメモリを介してディスプレイに順次表示
画素データを出力するものである。

【００６９】したがって、マルチポートフレームメモリ
に対するアクセスアドレスをアドレス変換回路で変更す
ることにより、ハードウェアで画面表示方向を容易に変
更できる。また、マルチポートフレームメモリに並べ換
え用のフレームメモリを用意する必要性がないので、装
置が廉価となる。更に、ソフトウェアによるディスプレ
イ画面の回転にかかる処理サイクルをなくすことができ
るため、その時間を描画サイクルの時間に割り当てるこ
とができる。結果として、システムのグラフィック処理
の速度を向上させることができる。また、ソフトウェア
を何ら変更することなく回転処理することができる。

【００７０】請求項２の表示制御装置は、マルチポート
フレームメモリ中のランダムアクセスメモリに書き込む
画像データを、前記マルチポートフレームメモリに対す
るアクセスアドレスをアドレス変換回路で変更すること
により、前記画像データを回転させて格納しておき、そ
のマルチポートフレームメモリからシリアルアクセスメ
モリを介してディスプレイに順次表示画素データを出力
する構成に対して、更に、モード選択回路を付加し、そ
のモード選択回路によってアドレス変換回路を制御し
て、複数の回転角度のモードを設定するものである。し
たがって、請求項１の効果に加えて、例えば、９０度の
回転、１８０度の回転、２７０度の回転等の回転がモー
ドの設定のみで容易になる。

【００７１】請求項３の表示制御装置は、請求項１また
は請求項２に記載のアドレス変換回路で画素の位置を変
更するものであり、請求項１の効果に加えて、回転する
基準点を任意に設定することができ、マルチポートフレ
ームメモリ上の画素データの並びを意識せずに表示方向
を変更することができる。

【００７２】請求項４の表示制御装置は、マルチポート
フレームメモリを１チップで構成したものであり、請求
項１の効果に加えて、小形化及び標準化が可能となる。

【００７３】請求項５のマルチポートフレームメモリ
は、フレーム単位で順次格納するランダムアクセスメモ
リと、ランダムアクセスメモリからフレーム単位で読み
出して格納した信号をシリアル信号として出力するシリ
アルアクセスメモリを有するマルチポートフレームメモ
リにおいて、ランダムアクセスメモリに格納した画像デ
ータがシリアルアクセスメモリの両方向にシフト自在と
するシフト手段を具備するものであるから、フレーム単
位で順次格納するランダムアクセスメモリに対してアド
レス変換手段で画像データの回転を行ない、また、シシ
フト手段によってマルチポートフレームメモリの画素単
位のシリアル表示データを修正できる。更に、ソフトウ
ェアによるディスプレイ画面の回転にかかる処理サイク
ルをなくすことができるため、その時間を描画サイクル
の時間に割り当てることができる。結果として、システ
ムのグラフィック処理の速度を向上させることができ
る。また、ソフトウェアを何ら変更することなく回転処
理することができる。

【図面の簡単な説明】

【図１】図１は本発明の第一実施例の表示制御装置の全
体構成を示すブロック図である。

【図２】図２は本発明の第一実施例の表示制御装置で使
用するアドレス変換回路の全体構成を示すブロック図で
ある。

【図３】図３は本発明の第一実施例の表示制御装置にお
ける６×４ディスプレイの画素配列例を示す説明図であ
る。

【図４】図４は本発明の第一実施例の表示制御装置にお
けるマルチポートＶＲＡＭに格納した画素配列例を示す
説明図である。

【図５】図５は本発明の第一実施例の表示制御装置にお
けるマルチポートＶＲＡＭに格納した１８０度回転した
画素配列例を示す説明図である。

【図６】図６は本発明の第一実施例の表示制御装置にお
けるマルチポートＶＲＡＭに格納した左９０度回転した
画素配列例を示す説明図である。

【図７】図７は本発明の第一実施例の表示制御装置にお
ける３２ビットバスアクセス時の画素配列例を示す説明
図である。

【図８】図８は本発明の第一実施例の表示制御装置にお
ける３２ビットバスの標準（従来）時の画素配列例を示
す説明図である。

【図９】図９は本発明の第一実施例の表示制御装置にお
ける３２ビットバスの画素配列例を示す説明図である。

【図１０】図１０は本発明の第一実施例の表示制御装置
における３２ビットバスの標準（従来）時のディスプレ
イ画面の表示例を示す説明図である。

【図１１】図１１は本発明の第一実施例の表示制御装置
における３２ビットバスの１８０度回転時のディスプレ
イ画面の表示例を示す説明図である。

【図１２】図１２は本発明の第一実施例の表示制御装置
における３２ビットバスの１８０度回転アドレス変換の
みを行った画素配列例を示す説明図である。

【図１３】図１３は本発明の第一実施例の表示制御装置
における３２ビットバスの標準（従来）時のシリアルア
クセスのタイミングを示す説明図である。

【図１４】図１４は本発明の第一実施例の表示制御装置
における３２ビットバスの１８０度回転時のシリアルア
クセスのタイミングを示す説明図である。

【図１５】図１５は本発明の第二実施例の表示制御装置
で使用するアドレス変換回路の全体構成を示すブロック
図である。

【図１６】図１６は本発明の第三実施例の表示制御装置
で使用するマルチポートＶＲＡＭの内部回路構成を示す
ブロック図である。

【図１７】図１７は従来のマルチポートＶＲＡＭを使用
した表示制御装置の構成を示す全体ブロック図である。

【図１８】図１８は従来のマルチポートＶＲＡＭの内部
回路構成を示すブロック図である。

【符号の説明】

１１マイクロコンピュータ（ＣＰＵ）１２タイミング制御回路１３アドレス変換回路１４マルチポートフレームメモリ（マルチポートＶ
ＲＡＭ）１５ディスプレイ３１１スクリーンリフレッシュ用カウンタ３１２スクリーンリフレッシュ用カウンタ３２ロー用引き数レジスタ３３ロー用アドレス引き算回路３４ロー用セレクタ３５カラム用引き数レジスタ３６カラム用アドレス引き算回路３７カラム用セレクタ３８モード選択回路３９アドレス出力用セレクタ７３カラムデコーダ７４ローアデコーダ７５ランダムアクセスメモリ（ＲＡＭ）７６シリアルアクセスメモリ（ＳＡＭ）７７シリアルセレクタ７８１シリアルアドレスアップカウンタ７８２シリアルアドレスアップ／ダウンカウンタ

Claims

【特許請求の範囲】

【請求項１】画素データを格納するマルチポートフレ
ームメモリを用い、そのシリアルアクセスメモリからデ
ィスプレイに順次表示画素データを出力する表示制御装
置において、マルチポートフレームメモリ中のランダムアクセスメモ
リに書き込む画像データを、前記マルチポートフレーム
メモリに対するアクセスアドレスを変更することによ
り、前記画像データを回転させて格納するアドレス変換
回路を具備することを特徴とする表示制御装置。
【請求項２】前記アドレス変換回路を制御して、複数
の回転角度のモードを設定するモード選択回路を具備す
ることを特徴とする請求項１に記載の表示制御装置。
【請求項３】前記アドレス変換回路で回転する基準点
を任意に設定することができる請求項１または請求項２
に記載の表示制御装置。
【請求項４】前記マルチポートフレームメモリは、１
チップからなることを特徴とする請求項１乃至請求項３
の何れか１つに記載の表示制御装置。
【請求項５】フレーム単位で順次格納するランダムア
クセスメモリと、前記ランダムアクセスメモリからフレ
ーム単位で読み出して格納した信号をシリアル信号とし
て出力するシリアルアクセスメモリを有するマルチポー
トフレームメモリにおいて、前記ランダムアクセスメモリに格納した画像データが、
シリアルアクセスメモリの両方向にシフト自在とするシ
フト手段を具備することを特徴とするマルチポートフレ
ームメモリ。