JPH04216636A - Ｉｉｉ−ｖ族化合物半導体集積回路用基板 - Google Patents
Ｉｉｉ−ｖ族化合物半導体集積回路用基板Info
- Publication number
- JPH04216636A JPH04216636A JP41117790A JP41117790A JPH04216636A JP H04216636 A JPH04216636 A JP H04216636A JP 41117790 A JP41117790 A JP 41117790A JP 41117790 A JP41117790 A JP 41117790A JP H04216636 A JPH04216636 A JP H04216636A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- iii
- integrated circuit
- semiconductor integrated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 150000001875 compounds Chemical class 0.000 title claims abstract description 202
- 239000000758 substrate Substances 0.000 title claims abstract description 164
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 230000007547 defect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005424 photoluminescence Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000035939 shock Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体集積回路用基板に関する。
導体集積回路用基板に関する。
【０００２】
【従来の技術】従来、図６Ａに示すような、半絶縁性を
有し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａ
Ａｓでなる基板本体２だけからなるＩＩＩ−Ｖ族化合物
半導体集積回路用基板１が提案されている。
有し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａ
Ａｓでなる基板本体２だけからなるＩＩＩ−Ｖ族化合物
半導体集積回路用基板１が提案されている。
【０００３】また、図７Ａに示すような、半絶縁性を有
し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａＡ
ｓでなる基板本体２と、その基板本体２の主面２ａ上に
ＣＶＤ法によって堆積形成され且つｎ型を有するととも
にＩＩＩ−Ｖ族化合物半導体としての例えばＧａＡｓで
なる能動層３とからなるＩＩＩ−Ｖ族化合物半導体集積
回路用基板１′も提案されている。
し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａＡ
ｓでなる基板本体２と、その基板本体２の主面２ａ上に
ＣＶＤ法によって堆積形成され且つｎ型を有するととも
にＩＩＩ−Ｖ族化合物半導体としての例えばＧａＡｓで
なる能動層３とからなるＩＩＩ−Ｖ族化合物半導体集積
回路用基板１′も提案されている。
【０００４】さらに、図８Ａに示すような、半絶縁性を
有し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａ
Ａｓでなる基板本体２と、その基板本体２内に、その主
面２ａ側において、ドナ―元素のイオンの打込処理、つ
づく熱処理によって形成されたｎ型を有する半導体領域
でなる能動層３′とからなるＩＩＩ−Ｖ族化合物半導体
集積回路用基板１″も提案されている。
有し且つＩＩＩ−Ｖ族化合物半導体としての例えばＧａ
Ａｓでなる基板本体２と、その基板本体２内に、その主
面２ａ側において、ドナ―元素のイオンの打込処理、つ
づく熱処理によって形成されたｎ型を有する半導体領域
でなる能動層３′とからなるＩＩＩ−Ｖ族化合物半導体
集積回路用基板１″も提案されている。
【０００５】図６Ａに示す従来のＩＩＩ−Ｖ族化合物半
導体集積回路用基板１によれば、■その基板本体２の主
面２ａ上に、ｎ型を有するとともにＩＩＩ−Ｖ族化合物
半導体として例えばＧａＡｓでなる能動層３をＣＶＤ法
によって堆積形成することによって、ＩＩＩ−Ｖ族化合
物半導体集積回路用基板１から、図７Ａに示すと同様の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１′を得（図
６Ｂ）、または、■ＩＩＩ−Ｖ族化合物半導体集積回路
用基板１の基板本体２内に、その主面２ａ側において、
ｎ型を有する半導体領域を、能動層３′として、ドナ―
元素のイオンの打込処理、続く熱処理によって形成する
ことによって、図８Ａに示すと同様のＩＩＩ−Ｖ族化合
物半導体集積回路用基板１″を得（図６Ｄ）、そして、
そのようにして得られたＩＩＩ−Ｖ族化合物半導体集積
回路用基板１′または１″に、ゲ―ト電極４を、能動層
３または３′との間でショットキ接合５を形成するよう
に形成し、また、ＩＩＩ−Ｖ族化合物半導体集積回路用
基板１′に、ゲ―ト電極４を挟んだ両位置において、能
動層３または３′に連結しているソ―ス電極６及びドレ
イン電極７を形成することによって、ショットキ接合型
電界効果トランジスタ８を形成する（図６Ｃまたは図６
Ｅ）などのことを行って、種々のＩＩＩ−Ｖ族化合物半
導体集積回路装置を製造することができる。
導体集積回路用基板１によれば、■その基板本体２の主
面２ａ上に、ｎ型を有するとともにＩＩＩ−Ｖ族化合物
半導体として例えばＧａＡｓでなる能動層３をＣＶＤ法
によって堆積形成することによって、ＩＩＩ−Ｖ族化合
物半導体集積回路用基板１から、図７Ａに示すと同様の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１′を得（図
６Ｂ）、または、■ＩＩＩ−Ｖ族化合物半導体集積回路
用基板１の基板本体２内に、その主面２ａ側において、
ｎ型を有する半導体領域を、能動層３′として、ドナ―
元素のイオンの打込処理、続く熱処理によって形成する
ことによって、図８Ａに示すと同様のＩＩＩ−Ｖ族化合
物半導体集積回路用基板１″を得（図６Ｄ）、そして、
そのようにして得られたＩＩＩ−Ｖ族化合物半導体集積
回路用基板１′または１″に、ゲ―ト電極４を、能動層
３または３′との間でショットキ接合５を形成するよう
に形成し、また、ＩＩＩ−Ｖ族化合物半導体集積回路用
基板１′に、ゲ―ト電極４を挟んだ両位置において、能
動層３または３′に連結しているソ―ス電極６及びドレ
イン電極７を形成することによって、ショットキ接合型
電界効果トランジスタ８を形成する（図６Ｃまたは図６
Ｅ）などのことを行って、種々のＩＩＩ−Ｖ族化合物半
導体集積回路装置を製造することができる。
【０００６】また、図７Ａに示す従来のＩＩＩ−Ｖ族化
合物半導体集積回路用基板１′によれば、それに、図６
Ｃの場合と同様に、ゲ―ト電極４を、能動層３との間で
ショットキ接合５を形成するように形成し、また、ＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板１′に、ゲ―ト電
極４を挟んだ両位置において、能動層３に連結している
ソ―ス電極６及びドレイン電極７を形成することによっ
て、ショットキ接合型電界効果トランジスタ８を形成す
る（図７Ｂ）などのことを行って、種々のＩＩＩ−Ｖ族
化合物半導体集積回路装置を製造することができる。
合物半導体集積回路用基板１′によれば、それに、図６
Ｃの場合と同様に、ゲ―ト電極４を、能動層３との間で
ショットキ接合５を形成するように形成し、また、ＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板１′に、ゲ―ト電
極４を挟んだ両位置において、能動層３に連結している
ソ―ス電極６及びドレイン電極７を形成することによっ
て、ショットキ接合型電界効果トランジスタ８を形成す
る（図７Ｂ）などのことを行って、種々のＩＩＩ−Ｖ族
化合物半導体集積回路装置を製造することができる。
【０００７】さらに、図８Ａに示す従来のＩＩＩ−Ｖ族
化合物半導体集積回路用基板１″によれば、それに、図
６Ｅの場合と同様に、ゲ―ト電極４を、能動層３′との
間でショットキ接合５を形成するように形成し、また、
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１″に、ゲ―
ト電極４を挟んだ両位置において、能動層３′に連結し
ているソ―ス電極６及びドレイン電極７を形成すること
によって、ショットキ接合型電界効果トランジスタ８を
形成する（図８Ｂ）などのことを行って、種々のＩＩＩ
−Ｖ族化合物半導体集積回路装置を製造することができ
る。
化合物半導体集積回路用基板１″によれば、それに、図
６Ｅの場合と同様に、ゲ―ト電極４を、能動層３′との
間でショットキ接合５を形成するように形成し、また、
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１″に、ゲ―
ト電極４を挟んだ両位置において、能動層３′に連結し
ているソ―ス電極６及びドレイン電極７を形成すること
によって、ショットキ接合型電界効果トランジスタ８を
形成する（図８Ｂ）などのことを行って、種々のＩＩＩ
−Ｖ族化合物半導体集積回路装置を製造することができ
る。
【０００８】
【発明が解決しようとする課題】図６Ａに示す従来のＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１から、図６
Ｂに示すような能動層３を有するＩＩＩ−Ｖ族化合物半
導体集積回路用基板１′または図６Ｄに示すような能動
層３′を有するＩＩＩ−Ｖ族化合物半導体集積回路用基
板１″を得て後、そのＩＩＩ−Ｖ族化合物半導体集積回
路用基板１′または１″を用いて、図６Ｃまたは図６Ｅ
に示すように、ショットキ接合型電界効果トランジスタ
８を形成するなどのことを行う工程をとるとき、能動層
３または３′が、その表面を外部に露呈させているのを
予儀なくされていることから、その能動層３または３′
の表面が、酸化されたり、物理的または化学的な衝撃を
受けたりし、よって、能動層３または３′の表面に、電
子を捕獲したり、その捕獲した電子を放出したりする望
ましくない準位として作用する欠陥が生ずる。このため
、図６Ａに示す従来のＩＩＩ−Ｖ族化合物半導体集積回
路用基板１の場合、それを用いて、ＩＩＩ−Ｖ族化合物
半導体集積回路用基板集積回路装置を、雑音が少なく且
つ高性能を発揮するものとして製造するのが、きわめて
困難であった。
ＩＩ−Ｖ族化合物半導体集積回路用基板１の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１から、図６
Ｂに示すような能動層３を有するＩＩＩ−Ｖ族化合物半
導体集積回路用基板１′または図６Ｄに示すような能動
層３′を有するＩＩＩ−Ｖ族化合物半導体集積回路用基
板１″を得て後、そのＩＩＩ−Ｖ族化合物半導体集積回
路用基板１′または１″を用いて、図６Ｃまたは図６Ｅ
に示すように、ショットキ接合型電界効果トランジスタ
８を形成するなどのことを行う工程をとるとき、能動層
３または３′が、その表面を外部に露呈させているのを
予儀なくされていることから、その能動層３または３′
の表面が、酸化されたり、物理的または化学的な衝撃を
受けたりし、よって、能動層３または３′の表面に、電
子を捕獲したり、その捕獲した電子を放出したりする望
ましくない準位として作用する欠陥が生ずる。このため
、図６Ａに示す従来のＩＩＩ−Ｖ族化合物半導体集積回
路用基板１の場合、それを用いて、ＩＩＩ−Ｖ族化合物
半導体集積回路用基板集積回路装置を、雑音が少なく且
つ高性能を発揮するものとして製造するのが、きわめて
困難であった。
【０００９】また、図７Ａに示す従来のＩＩＩ−Ｖ族化
合物半導体集積回路用基板１′の場合、それを用いて、
図７Ｂに示すように、ショットキ接合型電界効果トラン
ジスタ８を形成するなどのことを行う工程をとるとき、
能動層３が、図６Ａに示す従来のＩＩＩ−Ｖ族化合物半
導体集積回路用基板を用いる場合と同様に、表面を外部
に露呈させているのを予儀なくされていることから、能
動層３の表面に、図６Ａに示す従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いる場合と同様の欠陥が生
ずる。
合物半導体集積回路用基板１′の場合、それを用いて、
図７Ｂに示すように、ショットキ接合型電界効果トラン
ジスタ８を形成するなどのことを行う工程をとるとき、
能動層３が、図６Ａに示す従来のＩＩＩ−Ｖ族化合物半
導体集積回路用基板を用いる場合と同様に、表面を外部
に露呈させているのを予儀なくされていることから、能
動層３の表面に、図６Ａに示す従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いる場合と同様の欠陥が生
ずる。
【００１０】このため、図７Ａに示す従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板も、図６Ａに示す従来の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１の場合と同
様に、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音
が少なく且つ高性能を発揮するものとして製造するのが
、きわめて困難であった。
族化合物半導体集積回路用基板も、図６Ａに示す従来の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１の場合と同
様に、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音
が少なく且つ高性能を発揮するものとして製造するのが
、きわめて困難であった。
【００１１】さらに、図８Ａに示す従来のＩＩＩ−Ｖ族
化合物半導体集積回路用基板１″の場合、それを用いて
、図８Ｂに示すように、ショットキ接合型電界効果トラ
ンジスタ８を形成するなどのことを行う工程をとるとき
、能動層３′が、図６Ａに示す従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いる場合と同様に、表面を
外部に露呈させているのを予儀なくされていることから
、能動層３′の表面に、図６Ａに示す従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板を用いる場合と同様の欠
陥が生ずる。
化合物半導体集積回路用基板１″の場合、それを用いて
、図８Ｂに示すように、ショットキ接合型電界効果トラ
ンジスタ８を形成するなどのことを行う工程をとるとき
、能動層３′が、図６Ａに示す従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いる場合と同様に、表面を
外部に露呈させているのを予儀なくされていることから
、能動層３′の表面に、図６Ａに示す従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板を用いる場合と同様の欠
陥が生ずる。
【００１２】このため、図８Ａに示すＩＩＩ−Ｖ族化合
物半導体集積回路用基板も、図６Ａに示す従来のＩＩＩ
−Ｖ族化合物半導体集積回路用基板１の場合と同様に、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音が少な
く且つ高性能を発揮するものとして製造するのが、きわ
めて困難であった。
物半導体集積回路用基板も、図６Ａに示す従来のＩＩＩ
−Ｖ族化合物半導体集積回路用基板１の場合と同様に、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音が少な
く且つ高性能を発揮するものとして製造するのが、きわ
めて困難であった。
【００１３】よって、本発明は、上述した欠点のない、
新規なＩＩＩ−Ｖ族化合物半導体集積回路用基板を提案
せんとするものである。
新規なＩＩＩ−Ｖ族化合物半導体集積回路用基板を提案
せんとするものである。
【００１４】
【課題を解決するための手段】本願第１番目の発明によ
るＩＩＩ−Ｖ族化合物半導体集積回路用基板は、■半絶
縁性を有し且つＩＩＩ−Ｖ族化合物半導体でなる基板本
体と、■その基板本体の主面上に形成され且つその基板
本体を構成しているＩＩＩ−Ｖ族化合物半導体に比し広
いエネルギバンドギャップを有するＩＩＩ−Ｖ族化合物
半導体でなるパッシベ―ション層とを有する。
るＩＩＩ−Ｖ族化合物半導体集積回路用基板は、■半絶
縁性を有し且つＩＩＩ−Ｖ族化合物半導体でなる基板本
体と、■その基板本体の主面上に形成され且つその基板
本体を構成しているＩＩＩ−Ｖ族化合物半導体に比し広
いエネルギバンドギャップを有するＩＩＩ−Ｖ族化合物
半導体でなるパッシベ―ション層とを有する。
【００１５】本願第２番目の発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板は、■半絶縁性を有し且つＩ
ＩＩ−Ｖ族化合物半導体でなる基板本体と、■（ｉ）そ
の基板本体の主面上に形成されまたは（ｉｉ）その基板
本体内にその主面側において形成され且つｎ型を有する
とともにＩＩＩ−Ｖ族化合物半導体でなる能動層と、■
その能動層上に形成され且つその能動層を構成している
ＩＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギ
ャップを有するＩＩＩ−Ｖ族化合物半導体でなるパッシ
ベ―ション層とを有する。
合物半導体集積回路用基板は、■半絶縁性を有し且つＩ
ＩＩ−Ｖ族化合物半導体でなる基板本体と、■（ｉ）そ
の基板本体の主面上に形成されまたは（ｉｉ）その基板
本体内にその主面側において形成され且つｎ型を有する
とともにＩＩＩ−Ｖ族化合物半導体でなる能動層と、■
その能動層上に形成され且つその能動層を構成している
ＩＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギ
ャップを有するＩＩＩ−Ｖ族化合物半導体でなるパッシ
ベ―ション層とを有する。
【００１６】
【作用・効果】本願第１番目の発明によるＩＩＩ−Ｖ族
化合物半導体集積回路用基板によれば、基板本体内に、
その主面側において、ｎ型を有する半導体領域を、能動
層として、ドナ―元素のイオンのパッシベ―ション層を
通じての打込処理、続く熱処理によって形成することに
よって、本願第１番目の発明によるＩＩＩ−Ｖ族化合物
半導体集積回路用基板から、本願第２番目の発明による
ＩＩＩ−Ｖ族化合物半導体集積回路用基板と同様のＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板（但し、能動層が
、基板本体内に、その主面側において、形成されている
）を得、そして、そのＩＩＩ−Ｖ族化合物半導体集積回
路用基板上に、ゲ―ト電極を、パッシベ―ション層との
間でショットキ接合を形成するように形成し、また、ゲ
―ト電極を挟んだ両位置において、パッシベ―ション層
を通じて能動層に連結しているソ―ス電極及びドレイン
電極を形成することによって、ショットキ接合型電界効
果トランジスタを形成するなどのことを行うことによっ
て、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半
導体集積回路用基板を用いる場合と同様に、種々のＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を製造することがで
きる。
化合物半導体集積回路用基板によれば、基板本体内に、
その主面側において、ｎ型を有する半導体領域を、能動
層として、ドナ―元素のイオンのパッシベ―ション層を
通じての打込処理、続く熱処理によって形成することに
よって、本願第１番目の発明によるＩＩＩ−Ｖ族化合物
半導体集積回路用基板から、本願第２番目の発明による
ＩＩＩ−Ｖ族化合物半導体集積回路用基板と同様のＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板（但し、能動層が
、基板本体内に、その主面側において、形成されている
）を得、そして、そのＩＩＩ−Ｖ族化合物半導体集積回
路用基板上に、ゲ―ト電極を、パッシベ―ション層との
間でショットキ接合を形成するように形成し、また、ゲ
―ト電極を挟んだ両位置において、パッシベ―ション層
を通じて能動層に連結しているソ―ス電極及びドレイン
電極を形成することによって、ショットキ接合型電界効
果トランジスタを形成するなどのことを行うことによっ
て、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半
導体集積回路用基板を用いる場合と同様に、種々のＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を製造することがで
きる。
【００１７】また、このように製造されるＩＩＩ−Ｖ族
化合物半導体集積回路装置は、能動層上にパッシベ―シ
ョン層を有するが、そのパッシベ―ション層が能動層に
比し広いエネルギバンドギャップを有し、従って、能動
層に比し高い伝導帯の底を有しているので、ＩＩＩ−Ｖ
族化合物半導体集積回路装置の動作時、能動層における
電子が、パッシベ―ション層内に不必要に移動すること
がなく、従って、ＩＩＩ−Ｖ族化合物半導体集積回路装
置が、図６〜図８で上述したように製造されるＩＩＩ−
Ｖ族化合物半導体集積回路装置とほとんど同様に機能す
る。
化合物半導体集積回路装置は、能動層上にパッシベ―シ
ョン層を有するが、そのパッシベ―ション層が能動層に
比し広いエネルギバンドギャップを有し、従って、能動
層に比し高い伝導帯の底を有しているので、ＩＩＩ−Ｖ
族化合物半導体集積回路装置の動作時、能動層における
電子が、パッシベ―ション層内に不必要に移動すること
がなく、従って、ＩＩＩ−Ｖ族化合物半導体集積回路装
置が、図６〜図８で上述したように製造されるＩＩＩ−
Ｖ族化合物半導体集積回路装置とほとんど同様に機能す
る。
【００１８】しかしながら、本願第１番目の発明による
ＩＩＩ−Ｖ族化合物半導体集積回路用基板の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板から、基板本
体内に形成されている能動層を有するＩＩＩ−Ｖ族化合
物半導体集積回路用基板を得て後、そのＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いて、上述したように、
ショットキ接合電界効果トランジスタを形成するなどの
ことを行う工程をとるとき、能動層が、その表面上にパ
ッシベ―ション層を有するため、その表面を外部に露呈
させていないことから、パッシベ―ション層の表面はと
もかく、能動層の表面が、酸化されたり、物理的または
化学的な衝撃を受けたりすることから有効に回避され、
よって、能動層の表面に、電子を捕獲したり、その捕獲
した電子を放出したりする望ましくない準位として作用
する欠陥が生じないか、生じるとしても、図６〜図８で
前述した従来のＩＩＩ−Ｖ族化合物半導体集積回路用基
板を用いる場合に比し、格段に少ない量でしか生じない
。
ＩＩＩ−Ｖ族化合物半導体集積回路用基板の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板から、基板本
体内に形成されている能動層を有するＩＩＩ−Ｖ族化合
物半導体集積回路用基板を得て後、そのＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いて、上述したように、
ショットキ接合電界効果トランジスタを形成するなどの
ことを行う工程をとるとき、能動層が、その表面上にパ
ッシベ―ション層を有するため、その表面を外部に露呈
させていないことから、パッシベ―ション層の表面はと
もかく、能動層の表面が、酸化されたり、物理的または
化学的な衝撃を受けたりすることから有効に回避され、
よって、能動層の表面に、電子を捕獲したり、その捕獲
した電子を放出したりする望ましくない準位として作用
する欠陥が生じないか、生じるとしても、図６〜図８で
前述した従来のＩＩＩ−Ｖ族化合物半導体集積回路用基
板を用いる場合に比し、格段に少ない量でしか生じない
。
【００１９】このため、本願第１番目の発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、それを
用いて、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑
音が少なく且つ高性能を発揮するものとして、図６〜図
８で前述した従来のＩＩＩ−Ｖ族化合物半導体集積回路
用基板を用いる場合に比し、容易に製造することができ
る。
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、それを
用いて、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑
音が少なく且つ高性能を発揮するものとして、図６〜図
８で前述した従来のＩＩＩ−Ｖ族化合物半導体集積回路
用基板を用いる場合に比し、容易に製造することができ
る。
【００２０】本願第２番目の発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板によれば、そのＩＩＩ−Ｖ族
化合物半導体集積回路用基板上に、ゲ―ト電極を、パッ
シベ―ション層との間でショットキ接合を形成するよう
に形成し、また、ゲ―ト電極を挟んだ両位置において、
パッシベ―ション層を通じて能動層に連結しているソ―
ス電極及びドレイン電極を形成することによって、ショ
ットキ接合型電界効果トランジスタを形成するなどのこ
とを行うことによって、本願第１番目の発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板を用いる場合と同
様に、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物
半導体集積回路用基板を用いて製造されるＩＩＩ−Ｖ族
化合物半導体集積回路装置と同様に機能する種々のＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を製造することがで
きる。
合物半導体集積回路用基板によれば、そのＩＩＩ−Ｖ族
化合物半導体集積回路用基板上に、ゲ―ト電極を、パッ
シベ―ション層との間でショットキ接合を形成するよう
に形成し、また、ゲ―ト電極を挟んだ両位置において、
パッシベ―ション層を通じて能動層に連結しているソ―
ス電極及びドレイン電極を形成することによって、ショ
ットキ接合型電界効果トランジスタを形成するなどのこ
とを行うことによって、本願第１番目の発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板を用いる場合と同
様に、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物
半導体集積回路用基板を用いて製造されるＩＩＩ−Ｖ族
化合物半導体集積回路装置と同様に機能する種々のＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を製造することがで
きる。
【００２１】また、本願第２番目の発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板の場合、そのＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いて、上述したよ
うに、ショットキ接合電界効果トランジスタを形成する
などのことを行う工程をとるとき、能動層が、本願第１
番目の発明によるＩＩＩ−Ｖ族化合物半導体集積回路用
基板を用いる場合と同様に、その表面を外部に露呈させ
ていないことから、本願第１番目の発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合と同様に
、能動層の表面が、酸化されたり、物理的または化学的
な衝撃を受けたりすることから有効に回避され、よって
、本願第１番目の発明によるＩＩＩ−Ｖ族化合物半導体
集積回路用基板を用いる場合と同様に、能動層の表面に
、電子を捕獲したり、その捕獲した電子を放出したりす
る望ましくない準位として作用する欠陥が生じないか、
生じるとしても、図６〜図８で前述した従来のＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合に比し、
格段に少ない量でしか生じない。
Ｖ族化合物半導体集積回路用基板の場合、そのＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いて、上述したよ
うに、ショットキ接合電界効果トランジスタを形成する
などのことを行う工程をとるとき、能動層が、本願第１
番目の発明によるＩＩＩ−Ｖ族化合物半導体集積回路用
基板を用いる場合と同様に、その表面を外部に露呈させ
ていないことから、本願第１番目の発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合と同様に
、能動層の表面が、酸化されたり、物理的または化学的
な衝撃を受けたりすることから有効に回避され、よって
、本願第１番目の発明によるＩＩＩ−Ｖ族化合物半導体
集積回路用基板を用いる場合と同様に、能動層の表面に
、電子を捕獲したり、その捕獲した電子を放出したりす
る望ましくない準位として作用する欠陥が生じないか、
生じるとしても、図６〜図８で前述した従来のＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合に比し、
格段に少ない量でしか生じない。
【００２２】このため、本願第２番目の発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いて、本願第１番目の発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いる場合と同様に、ＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を、雑音が少なく且
つ高性能を発揮するものとして、容易に製造することが
できる。
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いて、本願第１番目の発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いる場合と同様に、ＩＩ
Ｉ−Ｖ族化合物半導体集積回路装置を、雑音が少なく且
つ高性能を発揮するものとして、容易に製造することが
できる。
【００２３】
【実施例１】次に、図１Ａを伴って、本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板の第１の実施例を
述べよう。
Ｉ−Ｖ族化合物半導体集積回路用基板の第１の実施例を
述べよう。
【００２４】図１Ａに示す本発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板は、符号１１で示され、半絶
縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例え
ばＧａＡｓでなる、図６Ａで上述した従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板の基板本体２と同様の基
板本体２と、その基板本体２の主面２ａ上に例えばＣＶ
Ｄ法によって堆積形成され且つその基板本体２を構成し
ているＩＩＩ−Ｖ族化合物半導体（この場合、ＧａＡｓ
）に比し広いエネルギバンドギャップを有するＩＩＩ−
Ｖ族化合物半導体としての例えばＩｎＧａＰ系でなるパ
ッシベ―ション層１２とを有する。
合物半導体集積回路用基板は、符号１１で示され、半絶
縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例え
ばＧａＡｓでなる、図６Ａで上述した従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板の基板本体２と同様の基
板本体２と、その基板本体２の主面２ａ上に例えばＣＶ
Ｄ法によって堆積形成され且つその基板本体２を構成し
ているＩＩＩ−Ｖ族化合物半導体（この場合、ＧａＡｓ
）に比し広いエネルギバンドギャップを有するＩＩＩ−
Ｖ族化合物半導体としての例えばＩｎＧａＰ系でなるパ
ッシベ―ション層１２とを有する。
【００２５】以上が、本発明によるＩＩＩ−Ｖ族化合物
半導体集積回路用基板の第１の実施例の構成である。
半導体集積回路用基板の第１の実施例の構成である。
【００２６】このような構成を有する本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、基板本
体２内に、その主面２ａ側において、ｎ型を有する半導
体領域を、能動層３′として、ドナ―元素のイオンのパ
ッシベ―ション層１２を通じての打込処理、続く熱処理
によって形成することによって、ＩＩＩ−Ｖ族化合物半
導体集積回路用基板１１から、基板本体２と、その基板
本体２内に、その主面２ａ側において形成され且つｎ型
を有するとともにＩＩＩ−Ｖ族化合物半導体としてのＧ
ａＡｓでなる能動層３′と、その能動層３′上に形成さ
れ且つ能動層３′を構成しているＩＩＩ−Ｖ族化合物半
導体（この場合、ＧａＡｓ）に比し広いエネルギバンド
ギャップを有するパッシベ―ション層１２とを有するＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′を得、そ
して、そのＩＩＩ−Ｖ族化合物半導体集積回路用基板１
１′上に、ゲ―ト電極４を、パッシベ―ション層１２と
の間でショットキ接合５を形成するように形成し、また
、ゲ―ト電極４を挟んだ両位置において、パッシベ―シ
ョン層１２を通じて能動層３′に連結しているソ―ス電
極６及びドレイン電極７を形成することによって、ショ
ットキ接合型電界効果トランジスタ８を形成するなどの
ことを行うことによって、図６〜図８で前述した従来の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板を用いる場合
と同様に、種々のＩＩＩ−Ｖ族化合物半導体集積回路装
置を製造することができる。
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、基板本
体２内に、その主面２ａ側において、ｎ型を有する半導
体領域を、能動層３′として、ドナ―元素のイオンのパ
ッシベ―ション層１２を通じての打込処理、続く熱処理
によって形成することによって、ＩＩＩ−Ｖ族化合物半
導体集積回路用基板１１から、基板本体２と、その基板
本体２内に、その主面２ａ側において形成され且つｎ型
を有するとともにＩＩＩ−Ｖ族化合物半導体としてのＧ
ａＡｓでなる能動層３′と、その能動層３′上に形成さ
れ且つ能動層３′を構成しているＩＩＩ−Ｖ族化合物半
導体（この場合、ＧａＡｓ）に比し広いエネルギバンド
ギャップを有するパッシベ―ション層１２とを有するＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′を得、そ
して、そのＩＩＩ−Ｖ族化合物半導体集積回路用基板１
１′上に、ゲ―ト電極４を、パッシベ―ション層１２と
の間でショットキ接合５を形成するように形成し、また
、ゲ―ト電極４を挟んだ両位置において、パッシベ―シ
ョン層１２を通じて能動層３′に連結しているソ―ス電
極６及びドレイン電極７を形成することによって、ショ
ットキ接合型電界効果トランジスタ８を形成するなどの
ことを行うことによって、図６〜図８で前述した従来の
ＩＩＩ−Ｖ族化合物半導体集積回路用基板を用いる場合
と同様に、種々のＩＩＩ−Ｖ族化合物半導体集積回路装
置を製造することができる。
【００２７】また、このように製造されるＩＩＩ−Ｖ族
化合物半導体集積回路装置は、能動層３′上にパッシベ
―ション層１２を有するが、そのパッシベ―ション層１
２が能動層３′に比し広いエネルギバンドギャップを有
し、従って、能動層３′に比し高い伝導帯の底を有して
いるので、ＩＩＩ−Ｖ族化合物半導体集積回路装置の動
作時、能動層３′における電子が、パッシベ―ション層
１２内に不必要に移動することがなく、従って、ＩＩＩ
−Ｖ族化合物半導体集積回路装置が、図６〜図８で上述
したように製造されるＩＩＩ−Ｖ族化合物半導体集積回
路装置とほとんど同様に機能する。
化合物半導体集積回路装置は、能動層３′上にパッシベ
―ション層１２を有するが、そのパッシベ―ション層１
２が能動層３′に比し広いエネルギバンドギャップを有
し、従って、能動層３′に比し高い伝導帯の底を有して
いるので、ＩＩＩ−Ｖ族化合物半導体集積回路装置の動
作時、能動層３′における電子が、パッシベ―ション層
１２内に不必要に移動することがなく、従って、ＩＩＩ
−Ｖ族化合物半導体集積回路装置が、図６〜図８で上述
したように製造されるＩＩＩ−Ｖ族化合物半導体集積回
路装置とほとんど同様に機能する。
【００２８】しかしながら、図１Ａに示す本発明による
ＩＩＩ−Ｖ族化合物半導体集積回路用基板の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１１から、基
板本体２内に形成されている能動層３′を有するＩＩＩ
−Ｖ族化合物半導体集積回路用基板１１′を得て後、そ
のＩＩＩ−Ｖ族化合物半導体集積回路用基板１１′を用
いて、上述したように、ショットキ接合電界効果トラン
ジスタ８を形成するなどのことを行う工程をとるとき、
能動層３′が、その表面上にパッシベ―ション層１２を
有するため、その表面を外部に露呈させていないことか
ら、パッシベ―ション層１２はともかく、能動層３′の
表面が、酸化されたり、物理的または化学的な衝撃を受
けたりすることから有効に回避され、よって、能動層の
表面に、電子を捕獲したり、その捕獲した電子を放出し
たりする望ましくない準位として作用する欠陥が生じな
いか、生じるとしても、図６〜図８で前述した従来のＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板を用いる場合に
比し、格段に少ない量でしか生じない。
ＩＩＩ−Ｖ族化合物半導体集積回路用基板の場合、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１１から、基
板本体２内に形成されている能動層３′を有するＩＩＩ
−Ｖ族化合物半導体集積回路用基板１１′を得て後、そ
のＩＩＩ−Ｖ族化合物半導体集積回路用基板１１′を用
いて、上述したように、ショットキ接合電界効果トラン
ジスタ８を形成するなどのことを行う工程をとるとき、
能動層３′が、その表面上にパッシベ―ション層１２を
有するため、その表面を外部に露呈させていないことか
ら、パッシベ―ション層１２はともかく、能動層３′の
表面が、酸化されたり、物理的または化学的な衝撃を受
けたりすることから有効に回避され、よって、能動層の
表面に、電子を捕獲したり、その捕獲した電子を放出し
たりする望ましくない準位として作用する欠陥が生じな
いか、生じるとしても、図６〜図８で前述した従来のＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板を用いる場合に
比し、格段に少ない量でしか生じない。
【００２９】このことは、次のことからも明らかである
。
。
【００３０】すなわち、図１Ａに示す本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板１１（ただし、能
動層３′が１００Ａの厚さを有する）を用いて、図１Ｃ
に示すＩＩＩ−Ｖ族化合物半導体集積回路装置を製造し
、そのＩＩＩ−Ｖ族化合物半導体集積回路装置について
、光の波長（μｍ）に対するフォトルミネセンス強度の
関係を測定したところ、図４に実線で示すように、光の
波長が能動層３′を構成しているＧａＡｓのエネルギバ
ンドギャップに対応している０．８２μｍである位置に
おいて、強いフォトルミネセンス強度を呈する結果が得
られ、また、能動層３′の厚さ（Ａ）に対するフォトル
ミネセンス強度の関係を測定したところ、図５に示すよ
うに、能動層３′の厚さが５０Ａ以上であれば、ほぼ一
定のフォトルミネセンス強度を呈する結果が得られた。
Ｉ−Ｖ族化合物半導体集積回路用基板１１（ただし、能
動層３′が１００Ａの厚さを有する）を用いて、図１Ｃ
に示すＩＩＩ−Ｖ族化合物半導体集積回路装置を製造し
、そのＩＩＩ−Ｖ族化合物半導体集積回路装置について
、光の波長（μｍ）に対するフォトルミネセンス強度の
関係を測定したところ、図４に実線で示すように、光の
波長が能動層３′を構成しているＧａＡｓのエネルギバ
ンドギャップに対応している０．８２μｍである位置に
おいて、強いフォトルミネセンス強度を呈する結果が得
られ、また、能動層３′の厚さ（Ａ）に対するフォトル
ミネセンス強度の関係を測定したところ、図５に示すよ
うに、能動層３′の厚さが５０Ａ以上であれば、ほぼ一
定のフォトルミネセンス強度を呈する結果が得られた。
【００３１】一方、図６Ａで上述した従来のＩＩＩ−Ｖ
族化合物半導体集積回路用基板（能動層３′が図１Ａの
場合と同じ）を用いて、図６Ｅに示すＩＩＩ−Ｖ族化合
物半導体集積回路装置を製造し、そのＩＩＩ−Ｖ族化合
物半導体集積回路装置について、光の波長（μｍ）に対
するフォトルミネセンス強度の関係を測定したところ、
図４の点線に示すように、光の波長が０．８２μｍであ
る位置において、きわめて弱いフォトルミネセンス強度
しか呈しない結果しか得られなかった。
族化合物半導体集積回路用基板（能動層３′が図１Ａの
場合と同じ）を用いて、図６Ｅに示すＩＩＩ−Ｖ族化合
物半導体集積回路装置を製造し、そのＩＩＩ−Ｖ族化合
物半導体集積回路装置について、光の波長（μｍ）に対
するフォトルミネセンス強度の関係を測定したところ、
図４の点線に示すように、光の波長が０．８２μｍであ
る位置において、きわめて弱いフォトルミネセンス強度
しか呈しない結果しか得られなかった。
【００３２】従って、図１Ａに示す本発明によるＩＩＩ
−Ｖ族化合物半導体集積回路用基板を用いて製造された
ＩＩＩ−Ｖ族化合物半導体集積回路装置の場合、能動層
３′が欠陥をほとんど有しないか、有するとしても少な
い量しか有しないので、能動層３′内に生成される電子
のほとんどが、正孔と再結合している、と推定される。
−Ｖ族化合物半導体集積回路用基板を用いて製造された
ＩＩＩ−Ｖ族化合物半導体集積回路装置の場合、能動層
３′が欠陥をほとんど有しないか、有するとしても少な
い量しか有しないので、能動層３′内に生成される電子
のほとんどが、正孔と再結合している、と推定される。
【００３３】以上のことから、図１Ａに示す本発明によ
るＩＩＩ−Ｖ族化合物半導体集積回路用基板１１によれ
ば、それを用いて、ＩＩＩ−Ｖ族化合物半導体集積回路
装置を、雑音が少なく且つ高性能を発揮するものとして
、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半導
体集積回路用基板を用いる場合に比し、容易に製造する
ことができる。
るＩＩＩ−Ｖ族化合物半導体集積回路用基板１１によれ
ば、それを用いて、ＩＩＩ−Ｖ族化合物半導体集積回路
装置を、雑音が少なく且つ高性能を発揮するものとして
、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半導
体集積回路用基板を用いる場合に比し、容易に製造する
ことができる。
【００３４】
【実施例２】次に、図２Ａを伴って、本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板の第２の実施例を
述べよう。
Ｉ−Ｖ族化合物半導体集積回路用基板の第２の実施例を
述べよう。
【００３５】図２Ａに示す本発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板は、符号１１′で示され、半
絶縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例
えばＧａＡｓでなる、図１Ａで上述した本発明によるＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１の基板本体
２と同様の基板本体２と、その基板本体２の主面２ａ上
に例えばＣＶＤ法によって堆積形成され且つｎ型を有す
るとともにＩＩＩ−Ｖ族化合物半導体としての例えばＧ
ａＡｓでなる能動層３と、その能動層３上に例えばＣＶ
Ｄ法によって堆積形成され且つ能動層３を構成している
ＩＩＩ−Ｖ族化合物半導体（この場合、ＧａＡｓ）に比
し広いエネルギバンドギャップを有するＩＩＩ−Ｖ族化
合物半導体としての例えばＩｎＧａＰ系でなるパッシベ
―ション層１２とを有する。
合物半導体集積回路用基板は、符号１１′で示され、半
絶縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例
えばＧａＡｓでなる、図１Ａで上述した本発明によるＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１の基板本体
２と同様の基板本体２と、その基板本体２の主面２ａ上
に例えばＣＶＤ法によって堆積形成され且つｎ型を有す
るとともにＩＩＩ−Ｖ族化合物半導体としての例えばＧ
ａＡｓでなる能動層３と、その能動層３上に例えばＣＶ
Ｄ法によって堆積形成され且つ能動層３を構成している
ＩＩＩ−Ｖ族化合物半導体（この場合、ＧａＡｓ）に比
し広いエネルギバンドギャップを有するＩＩＩ−Ｖ族化
合物半導体としての例えばＩｎＧａＰ系でなるパッシベ
―ション層１２とを有する。
【００３６】以上が、本発明によるＩＩＩ−Ｖ族化合物
半導体集積回路用基板の第１の実施例の構成である。
半導体集積回路用基板の第１の実施例の構成である。
【００３７】このような構成を有する本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、そのＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′上に、ゲ
―ト電極４を、パッシベ―ション層１２との間でショッ
トキ接合５を形成するように形成し、また、ゲ―ト電極
４を挟んだ両位置において、パッシベ―ション層１２を
通じて能動層３に連結しているソ―ス電極６及びドレイ
ン電極７を形成することによって、ショットキ接合型電
界効果トランジスタ８を形成するなどのことを行うこと
によって、図１Ａで上述した本発明による用いる場合と
同様に、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いて製造されるＩＩＩ−Ｖ
族化合物半導体集積回路装置と同様に機能する種々のＩ
ＩＩ−Ｖ族化合物半導体集積回路装置を製造することが
できる。
Ｉ−Ｖ族化合物半導体集積回路用基板によれば、そのＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′上に、ゲ
―ト電極４を、パッシベ―ション層１２との間でショッ
トキ接合５を形成するように形成し、また、ゲ―ト電極
４を挟んだ両位置において、パッシベ―ション層１２を
通じて能動層３に連結しているソ―ス電極６及びドレイ
ン電極７を形成することによって、ショットキ接合型電
界効果トランジスタ８を形成するなどのことを行うこと
によって、図１Ａで上述した本発明による用いる場合と
同様に、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合
物半導体集積回路用基板を用いて製造されるＩＩＩ−Ｖ
族化合物半導体集積回路装置と同様に機能する種々のＩ
ＩＩ−Ｖ族化合物半導体集積回路装置を製造することが
できる。
【００３８】また、図２Ａに示す本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板１１′の場合、そのＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′を用いて
、上述したように、ショットキ接合電界効果トランジス
タ８を形成するなどのことを行う工程をとるとき、能動
層３が、図１Ａで上述した本発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板１１を用いる場合と同様に、
その表面を外部に露呈させていないことから、図１Ａで
上述した本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板１１を用いる場合と同様に、能動層３の表面が
、酸化されたり、物理的または化学的な衝撃を受けたり
することから有効に回避され、よって、図１Ａで上述し
た本発明によるＩＩＩ−Ｖ族化合物半導体集積回路用基
板１１を用いる場合と同様に、能動層３の表面に、電子
を捕獲したり、その捕獲した電子を放出したりする望ま
しくない準位として作用する欠陥が生じないか、生じる
としても、図６〜図８で前述した従来のＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いる場合に比し、格段に
少ない量でしか生じない。
Ｖ族化合物半導体集積回路用基板１１′の場合、そのＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１′を用いて
、上述したように、ショットキ接合電界効果トランジス
タ８を形成するなどのことを行う工程をとるとき、能動
層３が、図１Ａで上述した本発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板１１を用いる場合と同様に、
その表面を外部に露呈させていないことから、図１Ａで
上述した本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板１１を用いる場合と同様に、能動層３の表面が
、酸化されたり、物理的または化学的な衝撃を受けたり
することから有効に回避され、よって、図１Ａで上述し
た本発明によるＩＩＩ−Ｖ族化合物半導体集積回路用基
板１１を用いる場合と同様に、能動層３の表面に、電子
を捕獲したり、その捕獲した電子を放出したりする望ま
しくない準位として作用する欠陥が生じないか、生じる
としても、図６〜図８で前述した従来のＩＩＩ−Ｖ族化
合物半導体集積回路用基板を用いる場合に比し、格段に
少ない量でしか生じない。
【００３９】このため、図２Ａに示す本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いても、図１Ａで上述した本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板１１を用いる場合と同
様に、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音
が少なく且つ高性能を発揮するものとして、容易に製造
することができる。
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いても、図１Ａで上述した本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板１１を用いる場合と同
様に、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音
が少なく且つ高性能を発揮するものとして、容易に製造
することができる。
【００４０】
【実施例３】次に、図３Ａを伴って、本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板の第３の実施例を
述べよう。
Ｉ−Ｖ族化合物半導体集積回路用基板の第３の実施例を
述べよう。
【００４１】図３Ａに示す本発明によるＩＩＩ−Ｖ族化
合物半導体集積回路用基板は、符号１１″で示され、半
絶縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例
えばＧａＡｓでなる、図１Ａで上述した本発明によるＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１の基板本体
２と同様の基板本体２と、その基板本体２内に、その主
面２ａ側において形成され且つｎ型を有するとともにＩ
ＩＩ−Ｖ族化合物半導体としての例えばＧａＡｓでなる
能動層３′と、その能動層３′上に例えばＣＶＤ法によ
って堆積形成され且つ能動層３′を構成しているＩＩＩ
−Ｖ族化合物半導体（この場合、ＧａＡｓ）に比し広い
エネルギバンドギャップを有するＩＩＩ−Ｖ族化合物半
導体としての例えばＩｎＧａＰ系でなるパッシベ―ショ
ン層１２とを有する。
合物半導体集積回路用基板は、符号１１″で示され、半
絶縁性を有し且つＩＩＩ−Ｖ族化合物半導体としての例
えばＧａＡｓでなる、図１Ａで上述した本発明によるＩ
ＩＩ−Ｖ族化合物半導体集積回路用基板１１の基板本体
２と同様の基板本体２と、その基板本体２内に、その主
面２ａ側において形成され且つｎ型を有するとともにＩ
ＩＩ−Ｖ族化合物半導体としての例えばＧａＡｓでなる
能動層３′と、その能動層３′上に例えばＣＶＤ法によ
って堆積形成され且つ能動層３′を構成しているＩＩＩ
−Ｖ族化合物半導体（この場合、ＧａＡｓ）に比し広い
エネルギバンドギャップを有するＩＩＩ−Ｖ族化合物半
導体としての例えばＩｎＧａＰ系でなるパッシベ―ショ
ン層１２とを有する。
【００４２】この場合、能動層３′は、パッシベ―ショ
ン層１２を形成して後または前におけるドナ―元素のイ
オンの基板本体２内へのパッシベ―ション層１２を通じ
てのまたは通じない打込処理、続く熱処理によって形成
することができる。
ン層１２を形成して後または前におけるドナ―元素のイ
オンの基板本体２内へのパッシベ―ション層１２を通じ
てのまたは通じない打込処理、続く熱処理によって形成
することができる。
【００４３】以上が、本発明によるＩＩＩ−Ｖ族化合物
半導体集積回路用基板の第１の実施例の構成である。
半導体集積回路用基板の第１の実施例の構成である。
【００４４】このような本発明によるＩＩＩ−Ｖ族化合
物半導体集積回路用基板１１″による場合も、そのＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板１１″上に、ゲ―
ト電極４を、パッシベ―ション層１２との間でショット
キ接合５を形成するように形成し、また、ゲ―ト電極４
を挟んだ両位置において、パッシベ―ション層１２を通
じて能動層３′に連結しているソ―ス電極６及びドレイ
ン電極７を形成することによって、ショットキ接合型電
界効果トランジスタ８を形成するなどのことを行うこと
によって、図１Ａで上述した本発明によるＩＩＩ−Ｖ族
化合物半導体集積回路用基板１１を用いる場合と同様に
、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半導
体集積回路用基板を用いて製造されるＩＩＩ−Ｖ族化合
物半導体集積回路装置と同様に機能する種々のＩＩＩ−
Ｖ族化合物半導体集積回路装置を製造することができる
。
物半導体集積回路用基板１１″による場合も、そのＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板１１″上に、ゲ―
ト電極４を、パッシベ―ション層１２との間でショット
キ接合５を形成するように形成し、また、ゲ―ト電極４
を挟んだ両位置において、パッシベ―ション層１２を通
じて能動層３′に連結しているソ―ス電極６及びドレイ
ン電極７を形成することによって、ショットキ接合型電
界効果トランジスタ８を形成するなどのことを行うこと
によって、図１Ａで上述した本発明によるＩＩＩ−Ｖ族
化合物半導体集積回路用基板１１を用いる場合と同様に
、図６〜図８で前述した従来のＩＩＩ−Ｖ族化合物半導
体集積回路用基板を用いて製造されるＩＩＩ−Ｖ族化合
物半導体集積回路装置と同様に機能する種々のＩＩＩ−
Ｖ族化合物半導体集積回路装置を製造することができる
。
【００４５】また、図３Ａに示す本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板１１″の場合も、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１１″を用い
て、上述したように、ショットキ接合電界効果トランジ
スタ８を形成するなどのことを行う工程をとるとき、能
動層３′が、図１Ａで上述した本発明によるＩＩＩ−Ｖ
族化合物半導体集積回路用基板１１を用いる場合と同様
に、その表面を外部に露呈させていないことから、図１
Ａで上述した本発明によるＩＩＩ−Ｖ族化合物半導体集
積回路用基板１１を用いる場合と同様に、能動層３′の
表面が、酸化されたり、物理的または化学的な衝撃を受
けたりすることから有効に回避され、よって、図１Ａで
上述した本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板１１を用いる場合と同様に、能動層３′の表面
に、電子を捕獲したり、その捕獲した電子を放出したり
する望ましくない準位として作用する欠陥が生じないか
、生じるとしても、図６〜図８で前述した従来のＩＩＩ
−Ｖ族化合物半導体集積回路用基板を用いる場合に比し
、格段に少ない量でしか生じない。
Ｖ族化合物半導体集積回路用基板１１″の場合も、その
ＩＩＩ−Ｖ族化合物半導体集積回路用基板１１″を用い
て、上述したように、ショットキ接合電界効果トランジ
スタ８を形成するなどのことを行う工程をとるとき、能
動層３′が、図１Ａで上述した本発明によるＩＩＩ−Ｖ
族化合物半導体集積回路用基板１１を用いる場合と同様
に、その表面を外部に露呈させていないことから、図１
Ａで上述した本発明によるＩＩＩ−Ｖ族化合物半導体集
積回路用基板１１を用いる場合と同様に、能動層３′の
表面が、酸化されたり、物理的または化学的な衝撃を受
けたりすることから有効に回避され、よって、図１Ａで
上述した本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板１１を用いる場合と同様に、能動層３′の表面
に、電子を捕獲したり、その捕獲した電子を放出したり
する望ましくない準位として作用する欠陥が生じないか
、生じるとしても、図６〜図８で前述した従来のＩＩＩ
−Ｖ族化合物半導体集積回路用基板を用いる場合に比し
、格段に少ない量でしか生じない。
【００４６】このため、図３Ａに示す本発明によるＩＩ
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いても、図１Ａで上述した本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合と同様に
、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音が少
なく且つ高性能を発揮するものとして、容易に製造する
ことができる。
Ｉ−Ｖ族化合物半導体集積回路用基板による場合も、そ
れを用いても、図１Ａで上述した本発明によるＩＩＩ−
Ｖ族化合物半導体集積回路用基板を用いる場合と同様に
、ＩＩＩ−Ｖ族化合物半導体集積回路装置を、雑音が少
なく且つ高性能を発揮するものとして、容易に製造する
ことができる。
【００４７】なお、本発明の、上述においては、ＩＩＩ
−Ｖ族化合物半導体でなる能動層３または３′がＧａＡ
ｓでなるとして、パッシベ―ション層１２がＩｎＧａＰ
系でなる場合について述べたが、能動層３または３′が
ＧａＡｓでなるとして、パッシベ―ション層１２が、Ｇ
ａＰ、ＡｌＡｓ、ＡｌＧａＡｓ系、ＺｎＳｅなどでなる
場合でも、上述した本発明の優れた作用効果を得ること
ができ、また、能動層３または３′がＧａＡｓ以外のＩ
ＩＩ−Ｖ族化合物半導体であっても、パッシベ―ション
層１２がこの場合の能動層３または３′を構成している
ＩＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギ
ャップを有していさえすれば、上述した本発明の優れた
作用効果を得ることができ、その他、本発明の精神を脱
することなしに、種々の変型、変更をなし得るであろう
。
−Ｖ族化合物半導体でなる能動層３または３′がＧａＡ
ｓでなるとして、パッシベ―ション層１２がＩｎＧａＰ
系でなる場合について述べたが、能動層３または３′が
ＧａＡｓでなるとして、パッシベ―ション層１２が、Ｇ
ａＰ、ＡｌＡｓ、ＡｌＧａＡｓ系、ＺｎＳｅなどでなる
場合でも、上述した本発明の優れた作用効果を得ること
ができ、また、能動層３または３′がＧａＡｓ以外のＩ
ＩＩ−Ｖ族化合物半導体であっても、パッシベ―ション
層１２がこの場合の能動層３または３′を構成している
ＩＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギ
ャップを有していさえすれば、上述した本発明の優れた
作用効果を得ることができ、その他、本発明の精神を脱
することなしに、種々の変型、変更をなし得るであろう
。
【００４８】
【図１】本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板の第１の実施例を示す略線的断面図（図１Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する順次の工程における略線的断面図（図
１Ｂ及びＣ）である。
路用基板の第１の実施例を示す略線的断面図（図１Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する順次の工程における略線的断面図（図
１Ｂ及びＣ）である。
【図２】本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板の第２の実施例を示す略線的断面図（図２Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する工程における略線的断面図（図２Ｂ）
である。
路用基板の第２の実施例を示す略線的断面図（図２Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する工程における略線的断面図（図２Ｂ）
である。
【図３】本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板の第３の実施例を示す略線的断面図（図３Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する工程における略線的断面図（図３Ｂ）
である。
路用基板の第３の実施例を示す略線的断面図（図３Ａ）
、及びそれを用いた、ＩＩＩ−Ｖ族化合物半導体集積回
路装置を製造する工程における略線的断面図（図３Ｂ）
である。
【図４】本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板を用いて製造したＩＩＩ−Ｖ族化合物半導体集
積回路装置の、光の波長（μｍ）に対するフォトルミネ
センス強度の関係を、従来のＩＩＩ−Ｖ族化合物半導体
集積回路用基板の場合と対比して示す図である。
路用基板を用いて製造したＩＩＩ−Ｖ族化合物半導体集
積回路装置の、光の波長（μｍ）に対するフォトルミネ
センス強度の関係を、従来のＩＩＩ−Ｖ族化合物半導体
集積回路用基板の場合と対比して示す図である。
【図５】本発明によるＩＩＩ−Ｖ族化合物半導体集積回
路用基板を用いて製造したＩＩＩ−Ｖ族化合物半導体集
積回路装置の、能動層の厚さ（Ａ）に対するフォトルミ
ネセンス強度の関係を示す図である。
路用基板を用いて製造したＩＩＩ−Ｖ族化合物半導体集
積回路装置の、能動層の厚さ（Ａ）に対するフォトルミ
ネセンス強度の関係を示す図である。
【図６】従来のＩＩＩ−Ｖ族化合物半導体集積回路用基
板を示す略線的断面図（図６Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する順次
の工程における略線的断面図（図６Ｂ〜Ｅ）である。
板を示す略線的断面図（図６Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する順次
の工程における略線的断面図（図６Ｂ〜Ｅ）である。
【図７】従来のＩＩＩ−Ｖ族化合物半導体集積回路用基
板を示す略線的断面図（図７Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する工程
における略線的断面図（図７Ｂ）である。
板を示す略線的断面図（図７Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する工程
における略線的断面図（図７Ｂ）である。
【図８】従来のＩＩＩ−Ｖ族化合物半導体集積回路用基
板を示す略線的断面図（図８Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する工程
における略線的断面図（図８Ｂ）である。
板を示す略線的断面図（図８Ａ）、及びそれを用いた、
ＩＩＩ−Ｖ族化合物半導体集積回路装置を製造する工程
における略線的断面図（図８Ｂ）である。
１、１′、１″ ＩＩＩ−Ｖ族化合物半導体集積回路
用基板 ２ 基板本体２ａ
主面 ３、３′ 能動層 ４ ゲ―ト電極５
ショットキ接合６
ソ―ス電極７
ドレイン電極８ ショ
ットキ接合型電界効果トランジスタ １１、１１′、１１″
用基板 ２ 基板本体２ａ
主面 ３、３′ 能動層 ４ ゲ―ト電極５
ショットキ接合６
ソ―ス電極７
ドレイン電極８ ショ
ットキ接合型電界効果トランジスタ １１、１１′、１１″
Claims (2)
- 【請求項１】 半絶縁性を有し且つＩＩＩ−Ｖ族化合
物半導体でなる基板本体と、その基板本体の主面上に形
成され且つその基板本体を構成しているＩＩＩ−Ｖ族化
合物半導体に比し広いエネルギバンドギャップを有する
ＩＩＩ−Ｖ族化合物半導体でなるパッシベ―ション層と
を有することを特徴とするＩＩＩ−Ｖ族化合物半導体集
積回路用基板。 - 【請求項２】 半絶縁性を有し且つＩＩＩ−Ｖ族化合
物半導体でなる基板本体と、その基板本体の主面上に形
成されまたはその基板本体内にその主面側において形成
され且つｎ型を有するとともにＩＩＩ−Ｖ族化合物半導
体でなる能動層と、その能動層上に形成され且つその能
動層を構成しているＩＩＩ−Ｖ族化合物半導体に比し広
いエネルギバンドギャップを有するＩＩＩ−Ｖ族化合物
半導体でなるパッシベ―ション層とを有することを特徴
とするＩＩＩ−Ｖ族化合物半導体集積回路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41117790A JPH04216636A (ja) | 1990-12-17 | 1990-12-17 | Ｉｉｉ−ｖ族化合物半導体集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41117790A JPH04216636A (ja) | 1990-12-17 | 1990-12-17 | Ｉｉｉ−ｖ族化合物半導体集積回路用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216636A true JPH04216636A (ja) | 1992-08-06 |
Family
ID=18520218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41117790A Pending JPH04216636A (ja) | 1990-12-17 | 1990-12-17 | Ｉｉｉ−ｖ族化合物半導体集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216636A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406098A (en) * | 1992-12-25 | 1995-04-11 | Nippon Telegraph & Telephone Corporation | Semiconductor circuit device and method for production thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595370A (en) * | 1979-01-10 | 1980-07-19 | Nec Corp | Compound semiconductor field-effect transistor |
| JPS6196770A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置 |
| JPS61100968A (ja) * | 1984-10-22 | 1986-05-19 | Seiko Epson Corp | 電界効果型トランジスタ |
| JPS61225874A (ja) * | 1985-03-29 | 1986-10-07 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
-
1990
- 1990-12-17 JP JP41117790A patent/JPH04216636A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595370A (en) * | 1979-01-10 | 1980-07-19 | Nec Corp | Compound semiconductor field-effect transistor |
| JPS6196770A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置 |
| JPS61100968A (ja) * | 1984-10-22 | 1986-05-19 | Seiko Epson Corp | 電界効果型トランジスタ |
| JPS61225874A (ja) * | 1985-03-29 | 1986-10-07 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406098A (en) * | 1992-12-25 | 1995-04-11 | Nippon Telegraph & Telephone Corporation | Semiconductor circuit device and method for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02295136A (ja) | 高速半導体装置 | |
| DE69922061T2 (de) | Verfahren zur Herstellung einer lichtemittierenden Halbleiterbauelements mit einer Stapelstruktur | |
| JPH04216636A (ja) | Ｉｉｉ−ｖ族化合物半導体集積回路用基板 | |
| TW559903B (en) | Semiconductor device and method for fabricating the same | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JP2664527B2 (ja) | 半導体装置 | |
| US4954851A (en) | Schottky barrier on indium gallium arsenide | |
| JPH03116791A (ja) | 半導体受光素子の製造方法 | |
| JPS58145162A (ja) | 半導体装置の製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPS58147170A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04162538A (ja) | 半導体装置の製造方法 | |
| JPS5972723A (ja) | ３−５族化合物半導体のオ−ミツク電極の形成方法 | |
| JPH06244452A (ja) | 光電子集積回路 | |
| JPH01115156A (ja) | 光電子集積回路の製造方法 | |
| JPS5914691A (ja) | 半導体レ−ザ | |
| JPS6025287A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS62226669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04261044A (ja) | 化合物半導体装置の素子分離用高抵抗領域形成法 | |
| JPS634611A (ja) | 半導体装置及びその製造方法 | |
| JP2001044428A (ja) | 半導体装置及びその製造方法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPH02113583A (ja) | 半導体装置の製造方法 | |
| JPH11214403A (ja) | 半導体装置及びその製造方法 | |
| JPH03284876A (ja) | 共鳴トンネリングダイオードの製造方法 |