JPH04212074A - 複合同期信号の水平走査周波数を自動的に計測する方法および電子回路 - Google Patents
複合同期信号の水平走査周波数を自動的に計測する方法および電子回路Info
- Publication number
- JPH04212074A JPH04212074A JP2412766A JP41276690A JPH04212074A JP H04212074 A JPH04212074 A JP H04212074A JP 2412766 A JP2412766 A JP 2412766A JP 41276690 A JP41276690 A JP 41276690A JP H04212074 A JPH04212074 A JP H04212074A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- impulses
- counter
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000005259 measurement Methods 0.000 claims abstract description 6
- 238000012790 confirmation Methods 0.000 claims description 3
- 230000004075 alteration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複合同期信号の水平走
査周波数を自動的に計測する方法およびこの方法により
作動される電子回路に関する。
査周波数を自動的に計測する方法およびこの方法により
作動される電子回路に関する。
【０００２】
【従来の技術】複合同期ビデオ信号に関して、一般に用
いられている一つに決まった放送および／または操作規
格は存在しない。その結果として、ビデオ装置を適正に
作動させるために、操作規格は、自動的に入力信号の型
、より詳しくは、放送規格の典型であるビデオ画像線の
中継周波数ｆｈを検知する装置が備わっていなければな
らない。
いられている一つに決まった放送および／または操作規
格は存在しない。その結果として、ビデオ装置を適正に
作動させるために、操作規格は、自動的に入力信号の型
、より詳しくは、放送規格の典型であるビデオ画像線の
中継周波数ｆｈを検知する装置が備わっていなければな
らない。
【０００３】例えば、モニターでは、複合同調ビデオ信
号は、垂直周波数ｆｖでの単一のインパルスに続く水平
線周波数ｆｈでｎインパルスを包含し、その間隔は線周
波数の間隔のｎ倍に等しくかつ一般に用いられている放
送標準はこれに拘束されている。従来の技術は、線周波
数ｆｈを検知する問題を解決することを提案していた。 この従来の解決法は、線周波数ｆｈより高い所定の走査
周波数ｆｃを有するカウンタを備えることと線周波数で
２つの連続したインパルスの間に起こる計測したインパ
ルスの数を検知することよりなっていた。
号は、垂直周波数ｆｖでの単一のインパルスに続く水平
線周波数ｆｈでｎインパルスを包含し、その間隔は線周
波数の間隔のｎ倍に等しくかつ一般に用いられている放
送標準はこれに拘束されている。従来の技術は、線周波
数ｆｈを検知する問題を解決することを提案していた。 この従来の解決法は、線周波数ｆｈより高い所定の走査
周波数ｆｃを有するカウンタを備えることと線周波数で
２つの連続したインパルスの間に起こる計測したインパ
ルスの数を検知することよりなっていた。
【０００４】２つの時期的に連続した計測値を比較する
ことによって、周波数の変更が起こったかどうか判断す
ることが可能となった。しかし、この従来の解決法では
垂直同期インパルスの存在による影響を防ぐことができ
なっかた。
ことによって、周波数の変更が起こったかどうか判断す
ることが可能となった。しかし、この従来の解決法では
垂直同期インパルスの存在による影響を防ぐことができ
なっかた。
【０００５】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、複合同期信号の水平走査周波数を自
動的に計測する方法を提供することにあり、これは、垂
直同期周波数ラスタの存在、およびたまに起こる機械の
機能不全による見落とした線周波数よっても影響されな
い計測をするという機能的特質を有するものでる。
する技術的課題は、複合同期信号の水平走査周波数を自
動的に計測する方法を提供することにあり、これは、垂
直同期周波数ラスタの存在、およびたまに起こる機械の
機能不全による見落とした線周波数よっても影響されな
い計測をするという機能的特質を有するものでる。
【０００６】
【課題を解決するための手段】本発明の方法は以下に特
徴づけられる各ステップによって解決される。上記線周
波数より高い中継周波数を有し、２つの連続する線周波
数インパルスの間に現れるインパルスの数をカウントし
、線周波数を得るために上記インパルスの数に対応した
計測値を蓄積し、複合同期信号の周波数の変化が検知さ
れるまで逆の順序で連続した確認計測を行う。本発明の
技術的課題は、以下に示す電子回路によっても解決でき
る。即ち、この電子回路は、線周波数での水平同期イン
パルスと垂直周波数で少なくても１つの同期インパルス
を含む複合同期信号の水平走査周波数を自動的に計測し
、上記同期信号と上記線周波数より高い所定の中継周波
数を有するクロック信号を入力部で受信するタイマーと
、線周波数での２つの連続したインパルスの間のクロッ
ク周波数におけるインパルスの数を検知するために、タ
イマーの下方に接続されたカウンターと、上記インパル
スの上記数を蓄積するため、カウンターと２つの指向性
をもって接続されたメモリーと、タイマーとカウンター
の出力部と接続された入力部と、上下両方向をカウント
でき、タイマーからのタイミング信号に基づいた上記数
を蓄積できるようにカウンターとメモリーの各入力部と
接続した出力部を有する制御ロジックを含むことを特徴
とする。
徴づけられる各ステップによって解決される。上記線周
波数より高い中継周波数を有し、２つの連続する線周波
数インパルスの間に現れるインパルスの数をカウントし
、線周波数を得るために上記インパルスの数に対応した
計測値を蓄積し、複合同期信号の周波数の変化が検知さ
れるまで逆の順序で連続した確認計測を行う。本発明の
技術的課題は、以下に示す電子回路によっても解決でき
る。即ち、この電子回路は、線周波数での水平同期イン
パルスと垂直周波数で少なくても１つの同期インパルス
を含む複合同期信号の水平走査周波数を自動的に計測し
、上記同期信号と上記線周波数より高い所定の中継周波
数を有するクロック信号を入力部で受信するタイマーと
、線周波数での２つの連続したインパルスの間のクロッ
ク周波数におけるインパルスの数を検知するために、タ
イマーの下方に接続されたカウンターと、上記インパル
スの上記数を蓄積するため、カウンターと２つの指向性
をもって接続されたメモリーと、タイマーとカウンター
の出力部と接続された入力部と、上下両方向をカウント
でき、タイマーからのタイミング信号に基づいた上記数
を蓄積できるようにカウンターとメモリーの各入力部と
接続した出力部を有する制御ロジックを含むことを特徴
とする。
【０００７】
【実施例】この発明に基づく方法と回路の特徴および利
点は、以下に示す実施例およびよ図面に基づいて詳細に
説明するが、本発明はこれに限定されるものではない信
号２は、異なった周波数ｆｖを有する垂直同期インパル
ス４に続く、線水平周波数ｆｈでｍ同期インパルスの第
１シリーズを具備する。複合同期信号２は、タイマー５
に入力される。タイマー５の第２の入力は、例えば水晶
発振器からの線周波数ｆｈより高い所定の走査周波数ｆ
ｃを有するクロック信号６を受信することである。タイ
マー５は、ディバイダ７を含み、このディバイダ７は、
同期信号２の入力を受信し、上記信号を６つに分割する
。
点は、以下に示す実施例およびよ図面に基づいて詳細に
説明するが、本発明はこれに限定されるものではない信
号２は、異なった周波数ｆｖを有する垂直同期インパル
ス４に続く、線水平周波数ｆｈでｍ同期インパルスの第
１シリーズを具備する。複合同期信号２は、タイマー５
に入力される。タイマー５の第２の入力は、例えば水晶
発振器からの線周波数ｆｈより高い所定の走査周波数ｆ
ｃを有するクロック信号６を受信することである。タイ
マー５は、ディバイダ７を含み、このディバイダ７は、
同期信号２の入力を受信し、上記信号を６つに分割する
。
【０００８】ディバイダ７は出力部８から信号ｓ１を発
信し、この信号は第３図に示すようなパターンを有し、
線周波数で６個のインパルス３毎に１／ｆｈの期間でス
テップインパルスに対応している。出力部８は論理回路
アンドゲート９の一方の入力部と直接接続しており、こ
のアンドゲートの他の入力部でクロック信号６を受信し
、線周波数で２つの連続するインパルス３の間に発生し
、クロック周波数ｆｃでこれらのインパルスの第１の計
測に対応している信号ｓ２を出力する。上記アンドゲー
ト９の出力部は、上下両方向をカウントできるアップア
ンドダウンタイプのカウンター１２の入力部と直接接続
している。カウンター１２のカウントアップかカウント
ダウンの操作状態は制御ロジック２０によって決定され
、ここへディバイダ７の各出力部１３、１４からの一対
の信号ｓ３、ｓ４が入力される。この制御ロジック２０
は、以下に詳細に述べるように回路部またはブロックよ
りなる。第１のブロックＢ１はアンドタイプの一対のロ
ジックゲート１１、１６と遅延型の双方安定記憶セル１
５とを具備している。
信し、この信号は第３図に示すようなパターンを有し、
線周波数で６個のインパルス３毎に１／ｆｈの期間でス
テップインパルスに対応している。出力部８は論理回路
アンドゲート９の一方の入力部と直接接続しており、こ
のアンドゲートの他の入力部でクロック信号６を受信し
、線周波数で２つの連続するインパルス３の間に発生し
、クロック周波数ｆｃでこれらのインパルスの第１の計
測に対応している信号ｓ２を出力する。上記アンドゲー
ト９の出力部は、上下両方向をカウントできるアップア
ンドダウンタイプのカウンター１２の入力部と直接接続
している。カウンター１２のカウントアップかカウント
ダウンの操作状態は制御ロジック２０によって決定され
、ここへディバイダ７の各出力部１３、１４からの一対
の信号ｓ３、ｓ４が入力される。この制御ロジック２０
は、以下に詳細に述べるように回路部またはブロックよ
りなる。第１のブロックＢ１はアンドタイプの一対のロ
ジックゲート１１、１６と遅延型の双方安定記憶セル１
５とを具備している。
【０００９】出力部１４は、各ゲート１１、１６の対応
する入力部およびセル１５のクロック入力部Ｔ、カウン
ター１２の負荷入力部Ｌと連結している。セル１５はゲ
ート１６の他の入力部と直接接続している出力部を有し
、このゲート１６はカウンター１２のリセット入力部Ｃ
と接続している出力部を有している。セル１５の出力部
はカウンター１２の操作状態を設定するためにカウンタ
ー１２の上／下入力部とも接続しており、ロジック２０
の第３ブロックを形成しているＤタイプの双方安定セル
２５のデータ入力部Ｄとも接続している。このロジック
２０は、１対の双方安定セル２１、２２からなる軸抵抗
器２６とＡＮＤ型のロジックゲート１７を含む第２のブ
ロックＢを具備する。セル２１、２２は、いわゆるＤタ
イプでデータ入力部Ｄ、リセット入力部Ｒおよびクロッ
ク入力部Ｔを具備している。ディバイダ７の出力部１３
は、セル２１、２２の両クロック入力部Ｔおよびブロッ
クＢのセル２５の入力部Ｔと直接接続している。セル２
１は、セル２２のデータ入力部Ｄと直接接続している出
力部を有している。各セル２１、２２はさらにロジック
ゲート１７の対応する入力部と直接接続している出力部
を各々有している。上述のブロックＢ１とＢ２の相互関
連は、ブロック２のゲート１７の出力部とゲート１１の
１入力部およびセル１５のデータ入力部Ｄの接続によっ
て確保されている。
する入力部およびセル１５のクロック入力部Ｔ、カウン
ター１２の負荷入力部Ｌと連結している。セル１５はゲ
ート１６の他の入力部と直接接続している出力部を有し
、このゲート１６はカウンター１２のリセット入力部Ｃ
と接続している出力部を有している。セル１５の出力部
はカウンター１２の操作状態を設定するためにカウンタ
ー１２の上／下入力部とも接続しており、ロジック２０
の第３ブロックを形成しているＤタイプの双方安定セル
２５のデータ入力部Ｄとも接続している。このロジック
２０は、１対の双方安定セル２１、２２からなる軸抵抗
器２６とＡＮＤ型のロジックゲート１７を含む第２のブ
ロックＢを具備する。セル２１、２２は、いわゆるＤタ
イプでデータ入力部Ｄ、リセット入力部Ｒおよびクロッ
ク入力部Ｔを具備している。ディバイダ７の出力部１３
は、セル２１、２２の両クロック入力部Ｔおよびブロッ
クＢのセル２５の入力部Ｔと直接接続している。セル２
１は、セル２２のデータ入力部Ｄと直接接続している出
力部を有している。各セル２１、２２はさらにロジック
ゲート１７の対応する入力部と直接接続している出力部
を各々有している。上述のブロックＢ１とＢ２の相互関
連は、ブロック２のゲート１７の出力部とゲート１１の
１入力部およびセル１５のデータ入力部Ｄの接続によっ
て確保されている。
【００１０】さらに、ゲート１１の１つの出力部とセル
２１、２２の両リセット入力部Ｒも直接接続している。 ロジック２０は、さらにセル２１のデータ入力部Ｄと接
続している単一の入力部と多数の出力部とを有する排他
的論理和ゲートＥＸＯＲからなる第４のブロック２７を
具備する。回路１の構成は、カウンター１２と双方向で
直接接続されたメモリー３０によって完結する。
２１、２２の両リセット入力部Ｒも直接接続している。 ロジック２０は、さらにセル２１のデータ入力部Ｄと接
続している単一の入力部と多数の出力部とを有する排他
的論理和ゲートＥＸＯＲからなる第４のブロック２７を
具備する。回路１の構成は、カウンター１２と双方向で
直接接続されたメモリー３０によって完結する。
【００１１】特に、カウンター１２はＵ１からＵｎで表
されれている複数の出力部を有し、それらは、各メモリ
ー３０の各入力部と接続しており、一方、このメモリー
３０にはカウンターの各入力部１０と接続された出力部
１８がある。カウンターの第１の出力部は、Ｕｎを除い
て各ゲート２７とも接続している。さらに、ブロックＢ
３の双方安定セル２５の出力部はメモリー３０の入力部
２３と接続している。
されれている複数の出力部を有し、それらは、各メモリ
ー３０の各入力部と接続しており、一方、このメモリー
３０にはカウンターの各入力部１０と接続された出力部
１８がある。カウンターの第１の出力部は、Ｕｎを除い
て各ゲート２７とも接続している。さらに、ブロックＢ
３の双方安定セル２５の出力部はメモリー３０の入力部
２３と接続している。
【００１２】本発明の計測方法は、上述の電子回路によ
って達成され、以下に述べる各ステップからなる。第１
段階では、周波数ｆｈで２つの連続する線インパルスの
間に発生するクロック周波数ｆｃでのインパルスの数を
計測する。カウンター１２は、ロジック２０のブロック
Ｂ１によってＵＰ操作状態にセットされているとき、こ
のようなインパルスのカウントを行う。０からｍ値のこ
の第１のカウントは、線周波数ｆｈの値が明らかになり
、かつクロック周波数ｆｃは既知の要素である。この値
ｍｈは信号Ｓ３を基にｔ１時にメモリー３０に蓄積され
る。続いて、周波数ｆｈに対応する値ｍをメモリー３０
に蓄積し、カウンター１２は、クロックＢ１によってＤ
ＯＷＮ操作状態にセットされ、値ｍから０までのカウン
トを開始する。
って達成され、以下に述べる各ステップからなる。第１
段階では、周波数ｆｈで２つの連続する線インパルスの
間に発生するクロック周波数ｆｃでのインパルスの数を
計測する。カウンター１２は、ロジック２０のブロック
Ｂ１によってＵＰ操作状態にセットされているとき、こ
のようなインパルスのカウントを行う。０からｍ値のこ
の第１のカウントは、線周波数ｆｈの値が明らかになり
、かつクロック周波数ｆｃは既知の要素である。この値
ｍｈは信号Ｓ３を基にｔ１時にメモリー３０に蓄積され
る。続いて、周波数ｆｈに対応する値ｍをメモリー３０
に蓄積し、カウンター１２は、クロックＢ１によってＤ
ＯＷＮ操作状態にセットされ、値ｍから０までのカウン
トを開始する。
【００１３】ｔ２時に、カウンター１２は、同調信号ｓ
４に基づいて始動し、入力部Ｌからのインパルスの受信
に続いてメモリー３０に値ｍを入れる。ここで、各連続
したカウントの間で、カウンター１２のカウントが０に
もどってから始まっていることを確認することが必要で
ある。
４に基づいて始動し、入力部Ｌからのインパルスの受信
に続いてメモリー３０に値ｍを入れる。ここで、各連続
したカウントの間で、カウンター１２のカウントが０に
もどってから始まっていることを確認することが必要で
ある。
【００１４】この確認はカウンター１２の最も重要なビ
ットｎ−１でＥＸＯＲゲート２７で実行され、出力部Ｕ
ｎ一番重要度の低いビットは無視される。ゲート２７で
は、ＤＯＷＮカウント時の＋／−１インパルスのエラー
が補正されるのが有利である。事実、複合同調信号とク
ロック信号は周波数ｆｃでは互いに同調しないので、異
なった数のインパルスを連続したカウントインパルスと
考えることが起こるかもしれない。即ち、ＤＯＷＮカウ
ントの最後で、カウンター１２が１つのインパルスを多
くかまたは少なく数えることがあるかもしれない。ゲー
ト２７は、このエラー状況の可能性にかかわりなく、カ
ウンターが０へ復帰していることを確認できるようにす
るのが望ましい。ロジック２０のＢ２部は、複合同調ビ
デオ信号で周波数の変更を検知すると、代わって働くよ
うになる。線周波数ｆｈでｎインパルスのシリーズの終
わりに、垂直周波数ｆｖでインパルス４が到着したとき
、セル２１、２２からなる軸抵抗器２６は、新しいＤＯ
ＷＮカウントがｔ３で始まっているので、周波数の変更
を検知できる。カウンター１２は適正な容量がなくては
ならない。即ち、もし、Ｎが最大間隔の垂直インパルス
の範囲内で起きる、クロック周波数ｆｃでのパルスの数
ならば、２を底にするＮの対数になってしまうからであ
る。
ットｎ−１でＥＸＯＲゲート２７で実行され、出力部Ｕ
ｎ一番重要度の低いビットは無視される。ゲート２７で
は、ＤＯＷＮカウント時の＋／−１インパルスのエラー
が補正されるのが有利である。事実、複合同調信号とク
ロック信号は周波数ｆｃでは互いに同調しないので、異
なった数のインパルスを連続したカウントインパルスと
考えることが起こるかもしれない。即ち、ＤＯＷＮカウ
ントの最後で、カウンター１２が１つのインパルスを多
くかまたは少なく数えることがあるかもしれない。ゲー
ト２７は、このエラー状況の可能性にかかわりなく、カ
ウンターが０へ復帰していることを確認できるようにす
るのが望ましい。ロジック２０のＢ２部は、複合同調ビ
デオ信号で周波数の変更を検知すると、代わって働くよ
うになる。線周波数ｆｈでｎインパルスのシリーズの終
わりに、垂直周波数ｆｖでインパルス４が到着したとき
、セル２１、２２からなる軸抵抗器２６は、新しいＤＯ
ＷＮカウントがｔ３で始まっているので、周波数の変更
を検知できる。カウンター１２は適正な容量がなくては
ならない。即ち、もし、Ｎが最大間隔の垂直インパルス
の範囲内で起きる、クロック周波数ｆｃでのパルスの数
ならば、２を底にするＮの対数になってしまうからであ
る。
【００１５】カウントのインターバルが垂直インパルス
の間隔と一致したところ、即ちｔ４時にカウンター１２
の内容は、０以外である。しかし、値ｍをまだ包含して
いるメモリー２０の内容は変化していない。ロジック２
０のＢ２部は、ｔ４時における周波数の変化に対応して
いる信号が垂直インパルス４によっていることをｔ６時
に確認する。これは、複合信号線周波数ｆｈでパルスの
パターンに戻ることによる。ＤＯＷＮモードにおけるこ
のカウントインターバルの最後には、カウンター１２の
内容は０に戻っており、ロジック２０は、以前のカウン
トインターバルの最後で受信した周波数変更情報を無視
する。別言すると、０以外の値へ２つの連続する復帰が
カウンター１２によってカウントダウンされたときに検
知されところでＡＮＤゲート１７の出力部はロジックが
高の時のみ切り替わり、０以外の値への復帰はゲート２
７の出力部が高であることによって示される。この発明
の回路が周波数ｆｈのインパルスなしに複合ビデオ信号
の線周波数を自動的に検知するのが有利である。
の間隔と一致したところ、即ちｔ４時にカウンター１２
の内容は、０以外である。しかし、値ｍをまだ包含して
いるメモリー２０の内容は変化していない。ロジック２
０のＢ２部は、ｔ４時における周波数の変化に対応して
いる信号が垂直インパルス４によっていることをｔ６時
に確認する。これは、複合信号線周波数ｆｈでパルスの
パターンに戻ることによる。ＤＯＷＮモードにおけるこ
のカウントインターバルの最後には、カウンター１２の
内容は０に戻っており、ロジック２０は、以前のカウン
トインターバルの最後で受信した周波数変更情報を無視
する。別言すると、０以外の値へ２つの連続する復帰が
カウンター１２によってカウントダウンされたときに検
知されところでＡＮＤゲート１７の出力部はロジックが
高の時のみ切り替わり、０以外の値への復帰はゲート２
７の出力部が高であることによって示される。この発明
の回路が周波数ｆｈのインパルスなしに複合ビデオ信号
の線周波数を自動的に検知するのが有利である。
【００１６】周波数ｆｈでインパルスを見落とすという
最も考えにくい事故においても、垂直インパルスの後、
または選択されたタミングと等しいインパルス数の後に
現れるはずであり、ブロックＢ２は現実には発生しない
周波数の変化を検知するであろう。この場合、カウンタ
ー１２は、新しい周波数を計測するためにＵＰモードに
セットされているかもしれないが、しかしクロック周波
数ｆｃで数られるインパルスの数はその時とちょうど同
じ数である。従って、ブロックＢでの双方安定セル１５
は既に、そこにある値にメモリーを更新している。
最も考えにくい事故においても、垂直インパルスの後、
または選択されたタミングと等しいインパルス数の後に
現れるはずであり、ブロックＢ２は現実には発生しない
周波数の変化を検知するであろう。この場合、カウンタ
ー１２は、新しい周波数を計測するためにＵＰモードに
セットされているかもしれないが、しかしクロック周波
数ｆｃで数られるインパルスの数はその時とちょうど同
じ数である。従って、ブロックＢでの双方安定セル１５
は既に、そこにある値にメモリーを更新している。
【００１７】信号２の他のいかなる位置に代わって、イ
ンパルスが見落とされたところで、周波数の変更の発生
情報は確認されず、従ってこのようなインパルスの見落
としは影響しない。
ンパルスが見落とされたところで、周波数の変更の発生
情報は確認されず、従ってこのようなインパルスの見落
としは影響しない。
【００１８】
【発明の効果】このように本発明によれば、複合同期信
号の水平走査周波数を自動的に計測する方法を提供する
ことができる。
号の水平走査周波数を自動的に計測する方法を提供する
ことができる。
【図１】本発明の電子回路の概略を示すブロック図であ
る。
る。
【図２】図１の電子回路のより詳細なブロック図である
。
。
【図３】図１の回路の同一時期における一連の信号を示
した図である。
した図である。
５ タイマー
１１ ロジックゲート
１２ カウンター
１５ セル
１６ ロジックゲート
１７ ロジックゲート
Claims (9)
- 【請求項１】 水平周波数（ｆｈ）での同調インパル
スを含む複合同調ビデオ信号（２）の放送規格を自動的
に計測する方法であって、以下の各ステップを含むこと
を特徴とする計測方法。上記線周波数より高い中継周波
数（ｆｃ）を有し、２つの連続する線周波数（ｆｈ）イ
ンパルスの間に現れるインパルスの数（ｍ）をカウント
し、線周波数を得るために上記インパルスの数（ｍ）に
対応した計測値を蓄積し、複合同期信号の周波数がの変
化が検知されるまで逆の順序で連続した確認計測を行う
。 - 【請求項２】 線周波数（ｆｈ）での水平同期インパ
ルスと垂直周波数（ｆｖ）で少なくても１つの同期イン
パルスとを含む複合同期信号（２）の水平走査周波数を
自動的に計測し、上記同期信号（２）と上記線周波数よ
り高い所定の中継周波数（ｆｃ）を有するクロック信号
（６）を入力部で受信するタイマー（５）と、線周波数
での２つの連続したインパルスの間のクロック周波数に
おけるインパルスの数（ｍ）を検知するために、タイマ
ー（５）の下方に接続されたカウンター（１２）と、上
記インパルスの上記数（ｍ）を蓄積するため、カウンタ
ー（１２）と２つの指向性をもって接続されたメモリー
（３０）と、タイマー（５）とカウンター（１２）の出
力部と接続された入力部と、上下両方向をカウントでき
、タイマー（５）からのタイミング信号に基づいた上記
数を蓄積できるようにカウンター（１２）とメモリー（
３０）の各入力部と接続した出力部を有する制御ロジッ
ク（２０）を含むことを特徴とする電子回路。 - 【請求項３】 制御ロジック（２０）が、上記複合同
期信号（２）で周波数の変更を検知するための回路部（
Ｂ２）を含むことを特徴とする請求項２の回路。 - 【請求項４】 制御ロジック（２０）が、カウンター
（１２）で上下計測（ＵＰ／ＤＯＷＮ）できる回路部（
Ｂ１）を含むことを特徴とする請求項２の回路。 - 【請求項５】 制御ロジック（２０）が、上記回路部
（Ｂ２）と接続している出力部とカウンターのカウント
ダウンが現実に０に戻っていることを確認するためにカ
ウンター（１２）の出力部と接続している多数の入力部
とを有する排他的論理和タイプ（ＥＸＯＲ）のロジック
ゲートを具備することを特徴とする請求項３の回路。 - 【請求項６】 上記回路部が（Ｂ２）が軸抵抗器（２
６）とこの軸抵抗器（２６）の下方に接続されたロジッ
クゲート（１７）を具備すること特徴とする請求項３の
回路。 - 【請求項７】 上記タイマー（５）が周波数信号（２
）が直接入力され、クロック信号（６）の他の入力を受
信するロジックゲート（９）の入力側と接続している出
力部を有する周波数ディバイダ（７）を具備することを
特徴とする請求項２の回路。 - 【請求項８】 排他的論理和タイプの上記ゲート（２
７）がカウンター（１２）の最も重要なビットの所定数
を確認することを特徴とする請求項５の回路。 - 【請求項９】 排他的論理和タイプの上記ゲート（２
７）がカウンター（１２）の最も重要なｎ−１を確認す
ることを特徴とする請求項５の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02278289A IT1236913B (it) | 1989-12-21 | 1989-12-21 | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo |
| IT22782A/89 | 1989-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04212074A true JPH04212074A (ja) | 1992-08-03 |
Family
ID=11200409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412766A Pending JPH04212074A (ja) | 1989-12-21 | 1990-12-21 | 複合同期信号の水平走査周波数を自動的に計測する方法および電子回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5134481A (ja) |
| EP (1) | EP0442081B1 (ja) |
| JP (1) | JPH04212074A (ja) |
| DE (1) | DE69017421T2 (ja) |
| IT (1) | IT1236913B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260812A (en) * | 1991-11-26 | 1993-11-09 | Eastman Kodak Company | Clock recovery circuit |
| US5367337A (en) * | 1992-04-30 | 1994-11-22 | Image Data Corporation | Method and apparatus for capturing video images |
| US5394171A (en) * | 1992-11-02 | 1995-02-28 | Zenith Electronics Corp. | Synchronizing signal front end processor for video monitor |
| US6356313B1 (en) | 1997-06-26 | 2002-03-12 | Sony Corporation | System and method for overlay of a motion video signal on an analog video signal |
| EP0908059B1 (en) | 1996-06-26 | 2010-12-15 | Sony Electronics, Inc. | System and method for overlay of a motion video signal on an analog video signal |
| KR0136285Y1 (ko) * | 1996-07-05 | 1999-03-30 | 김광호 | 신호펄스간의 시간측정기능을 갖는 카운터 제어장치 |
| US6108046A (en) * | 1998-06-01 | 2000-08-22 | General Instrument Corporation | Automatic detection of HDTV video format |
| EP1370090A1 (en) * | 2002-06-03 | 2003-12-10 | Sony International (Europe) GmbH | Video format detector |
| US6972803B2 (en) * | 2003-09-10 | 2005-12-06 | Gennum Corporation | Video signal format detector and generator system and method |
| US7321398B2 (en) * | 2003-09-10 | 2008-01-22 | Gennum Corporation | Digital windowing for video sync separation |
| ATE435467T1 (de) * | 2003-12-19 | 2009-07-15 | Nxp Bv | Synchronisation während antikollision |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842347A (en) * | 1973-07-03 | 1974-10-15 | Gardner Denver Co | Rate measurement circuit |
| FR2458815A1 (fr) * | 1979-06-12 | 1981-01-02 | Alsthom Atlantique | Procede et dispositif de mesure digitale d'une frequence par inversion de periode |
| US4402011A (en) * | 1981-10-19 | 1983-08-30 | Motorola, Inc. | Vertical sync counter with automatic recognition of TV line standard |
| JPS58173471A (ja) * | 1982-04-05 | 1983-10-12 | Mitsubishi Electric Corp | 周波数判別装置 |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US4675734A (en) * | 1985-06-06 | 1987-06-23 | Polaroid Corporation | Sync pulse separator circuit |
| JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
| DE3601858C1 (de) * | 1986-01-23 | 1986-11-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur Frequenzteilung |
| JPH01189284A (ja) * | 1988-01-22 | 1989-07-28 | Fujitsu Ltd | 同期分離回路 |
| JP2584309B2 (ja) * | 1988-09-07 | 1997-02-26 | 三洋電機株式会社 | 基準信号作成回路 |
| DE3832330C2 (de) * | 1988-09-23 | 1995-11-30 | Broadcast Television Syst | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen |
-
1989
- 1989-12-21 IT IT02278289A patent/IT1236913B/it active IP Right Grant
-
1990
- 1990-12-12 EP EP90123965A patent/EP0442081B1/en not_active Expired - Lifetime
- 1990-12-12 DE DE69017421T patent/DE69017421T2/de not_active Expired - Fee Related
- 1990-12-21 JP JP2412766A patent/JPH04212074A/ja active Pending
- 1990-12-21 US US07/631,915 patent/US5134481A/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5134481A (en) | 1992-07-28 |
| IT8922782A1 (it) | 1991-06-21 |
| IT1236913B (it) | 1993-04-26 |
| DE69017421T2 (de) | 1995-11-09 |
| IT8922782A0 (it) | 1989-12-21 |
| DE69017421D1 (de) | 1995-04-06 |
| EP0442081B1 (en) | 1995-03-01 |
| EP0442081A1 (en) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006472B1 (ko) | 샘플링 클록 재생회로 | |
| JPH04212074A (ja) | 複合同期信号の水平走査周波数を自動的に計測する方法および電子回路 | |
| US4468797A (en) | Swallow counters | |
| US4214270A (en) | Digital vertical sync signal separator | |
| US5574757A (en) | Phase-locked loop circuit having a timing holdover function | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
| USRE36508E (en) | Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPS5922999B2 (ja) | 位相パルス信号による搬送制御方式 | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| JPS6323437A (ja) | 同期検出回路 | |
| US3312938A (en) | Data signalling systems with provision for synchronizing the terminal equipment by transmitting synchronizing signals when loss of synchronism has been detected | |
| JPH05191384A (ja) | 誤り率検出回路 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| US5463631A (en) | Error pulse width expanding circuit | |
| JP2621772B2 (ja) | シリアル伝送装置 | |
| GB2129249A (en) | Apparatus for generating a signal for driving the field deflection in a picture reproducing device | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| US4095048A (en) | Method of synchronizing a pulse code modulation (pcm) junction and an arrangement for applying this method | |
| EP0456973A2 (en) | Synchronisation apparatus | |
| JP3416860B2 (ja) | フレーム同期通信方法 | |
| JP2535840B2 (ja) | スタ−トパタ−ン検出装置 | |
| JP2816746B2 (ja) | シリアルデータ伝送システム |