IT8922782A1 - Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo - Google Patents
Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo Download PDFInfo
- Publication number
- IT8922782A1 IT8922782A1 IT1989A22782A IT2278289A IT8922782A1 IT 8922782 A1 IT8922782 A1 IT 8922782A1 IT 1989A22782 A IT1989A22782 A IT 1989A22782A IT 2278289 A IT2278289 A IT 2278289A IT 8922782 A1 IT8922782 A1 IT 8922782A1
- Authority
- IT
- Italy
- Prior art keywords
- frequency
- synchronism
- counter
- pulses
- signal
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 8
- 238000005259 measurement Methods 0.000 title claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Synchronizing For Television (AREA)
Description
DESCRIZIONE
La presente invenzione fa riferimento ad un m?todo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito.
L'invenzione si riferisce altres? ad un circuito elettronico operante secondo il suddetto metodo.
Attualmente, per quanto riguarda i segnali video a sincronismo composito non esiste un unico standard di trasmissione e/o di funzionamento.
Di conseguenza, per consentire un corretto funzionamento delle apparecchiature video, si ha l'esigenza di corredare tali apparecchi con dispositivi in grado di rilevare automaticamente il tipo di segnale in ingresso o, pi? in particolare, la frequenza fh di ripetizione della riga dell'immagine video, la quale ? rappresentativa dello standard di trasmissione.
Ad esempio, per quanto riguarda i monitors, il segnale video a sincronismo composito i contiene n impulsi alla frequenza fh orizzontale di riga seguiti da un unico impulso a frequenza fv verticale la cui durata ? pari ad ,un multiplo n' della durata degli impulsi a frequenza di riga, e dipende dallo standard di trasmissione.
La tecnica nota propone gi? una soluzione per determinare la frequenza fh di riga.
Tale soluzione consiste nel predisporre un contatore, avente una predeterminata frequenza fc di scansione maggiore della frequenza di riga fh, e nell 'effettuare un rilievo del numero di impulsi di conteggio che cadono tra due impulsi successivi ,a frequenza di riga.
Confrontando due misure cronologicamente successive ? possibile determinare se vi ? stato un cambio di frequenza.
Questa soluzione- per?, non consente di evitare che il rilevamento venga influenzato dalla presenza degli impulsi di sincronismo verticale.
Il problema tecnico che sta alla base della presente invenzione e quello di escogitare un metodo di misura automatica, della frequenza di scansione orizzontale di un segnale a sincronismo composito, avente caratteristiche funzionali tali da rendere il rilevamento indipendente dalla presenza dei sincronismi di quadro a frequenza verticale ed indipendente dall?eventuale mancanza di un impulso a frequenza di riga dovuta ad un malfunzionamento casuale o temporaneo.
Questo problema ? risolto da un metodo del tipo precedentemente indicato il quale ? caratterizzato dal fatto di comprendere le fasi di:
-1effettuare un conteggio di un numero di impulsi, aventi una frequenza di ripetizione maggiore di detta frequenza di riga, intervenenti tra due impulsi successivi a frequenza di riga;
- memorizzare il valore conteggiato, corrispondente al suddetto numero di impulsi, per ricavare la frequenza di riga;
effettuare successivi conteggi di controllo, a ritroso, fino al rilevamento di un cambio di (frequenza del segnale a.sincronismo composito.
Il problema tecnico ? risolto altres? da un circuito elettronico per la misura automatica della frequenza d? scansione orizzontale di un segnale a sincronismo composito, comprendente impulsi di sincronismo orizzontale a frequenza di riga ed almeno un impulso di sincronismo a frequenza verticale, caratterizzato dal fatto di comprendere:
- un temporizzatore ricevente in ingresso detto segnale di sincronismo ed un segnale di clock avente una predeterminata frequenza di ripetizione maggiore di detta frequenza di riga;
- un contatore collegato a valle del temporizzatore per rilevare il numero di impulsi a frequenza di clock tra due impulsi successivi a frequenza di riga;
una memoria collegata bidirezionalmente con il contatore per memorizzare detto numero di impulsi;
- una logica di controllo avente ingressi collegati ad uscite del temporizzatore e del contatore, nonch? uscite collegate a rispettivi ingressi del contatore e della memoria per abilitare il conteggio, in un senso o in senso inverso, e la memorizzazione di detto numero sulla base di'segnali di temporizzazione scanditi dal temporizzatore.
Le caratteristiche ed i vantaggi del metodo e del circuito secondo l'invenzione risulternano dalla descrizione, fatta qui di seguito, di un loro esempio di attuazione dato a titolo indicativo e non limitativo I con riferimento ai disegni allegati.
In tali disegni:
- la figura 1 mostra una vista a blocchi schematici del circuito elettronico secondo l'invenzione;
- la figura 2 mostra una vista schematica di maggiore dettaglio del circuito di figura 1;
- la figura 3 mostra una serie di segnali, aventi medesima base temporale, presenti nel circuito di figura 1.
Con riferimento a tali figure, con 1 ? globalmente e schematicamente indicato un circuito elettronico destinato a misurare automaticamente la frequenza di scansione orizzontale di un segnale 2 video a sincronismo composito, proveniente da una generica sorg?nte video,
non rappresentata in quanto convenzionale.
Il segnale 2 comprende una prima serie di m impulsi 3 di sincronismo a frequenza fh orizzontale di riga, seguiti da un impulso 4 di sincronismo verticale avente una diversa frequenza fv.
Il segnale 2 a sincronismo composito ? applicato in ingresso ad un temporizzatore 5. un secondo ingresso del temporizzatore 5 riceve un segnale 6 di clock, avente una-predeterminata frequenza fc di scansione superiore alla frequenza di riga fh, proveniente ad esempio da un oscillatore al quarzo.
pi? in particolare, nel temporizzatore 5 ? incorporato un divisore 7 il quale riceve in ingresso il segnale 2 di sincronismo ed effettua una divisione per sei di tale segnale.
Il divisore 7 produce su una uscita 8 un segnale si il cui andamento ? mostrato in figura 3 le che corrisponde ad un impulso a gradino di durata pari a l/fh ogni sei impulsi 3 a frequenza di riga. L'uscita 8 ? direttamente collegata ad un ingresso di una porta 9 logica AND la quale riceve su un altro ingresso il ; segnale 6 di clock e produce in uscita un
segnale s2 corrispondente ad un primo conteggio degli
impulsi a frequenza fc di clock che cadono tra due
impulsi 3 successivi a frequenza di riga.
L'uscita della suddetta porta 9 AND ? ! collegata ad un ingresso di un contatore 12 del tipo
cosiddetto UP/DOWN, cio? suscettibile di contare n
impulsi sia in un senso (UP) che in senso inverso
(DOWN).
La condizione operativa UP o DOWN del
contatore 12 ? determinata da una logica 20 . di
controllo la quale riceve in ingresso una coppia di
segnali s3 ed s4 da rispettive uscite 13 e 14 del
divisore 7.
Tale logica 20 di controllo ? 'composta da
alcune porzioni o blocchi circuitali qui di seguito
descritti nel dettaglio. Un primo blocco B1 comprenda
una coppia di porte logiche 11 ,e 16 di tipo AND ed una
cella 15 di memoria bistabile di tipo (Delay).
L'uscita 14 ? collegata ad un corrispondente
ingresso di ciascuna porta 11 e 16, nonch? all'ingresso
T di clock della cella 15 e ad un ingresso L di carica
del contatore 12.
La cella 15 ha una uscita (direttamente collegata ad un altro ingresso della porta |16 la quale ha uscita connessa ad un ingresso C di reset del contatore 12. L'uscita della'cella 15 ? collegata altres? ad un ulteriore ingresso UP/DOWN di selezione operativa del contatore 12 ed all?ingresso D dati di una cella 25 bistabile, di tipo D, la quale costituisce un terzo blocco B3 della logica 20.
Tale logica 20 comprende un secondo blocco B2 comprendente un registro 26 a scorrimento, costituito da una coppia di celle 21 e 22 bistabili,,ed una porta 17 logica di tipo AND. Le celle 21 e 22 sono del tipo cosiddetto D1con un ingresso ,dati D, un ingresso di reset R ed un ingr?sso di clock T.
L'uscita 13 del divisore 7 ? collegata direttamente ad entrambi gli ingressi T di clock delle celle 21 e 22 ed anche all'ingresso T di clock della cella 25 del blocco B3.
La cella 21 ha uscita direttamente collegata all'ingresso D dati della cella 22. Ciascuna cella 21 e 22 ha inoltre la rispettiva uscita collegata direttamente ad un corrispondente ingresso d?lia porta logica 17.
L'interazione tra i blocchi B1 e B2 precedentemente descritti ? data dai collegamenti tra l'uscita della porta 17 del blocco 2 con un ingresso della porta 11 e con l?ingresso dati D della cella 15. Inoltre, l'uscita della porta? 11 ? direttamente collegata ad entrambi gli ingressi R di reset delle celle 21 e 22.
La logica 20 comprende inoltre, un quarto blocco 27 costituito da una porta logica !di tipo OR esclusivo EXOR avente un'unica uscita collegata all'ingresso D dati della cella 21 ed una pluralit? di ingressi.
La struttura del circuito 1 ? completata da una memoria 30 collegata bidirezionalmente con il contatore 12.
In particolare, il contatore 12 ha una pluralit? di uscite indicate con le sigle da U1 a Un le quali sono collegate a rispettivi ingressi 19 della memoria 30, mentre quest'ultima ha uscite 18 connesse a rispettivi ingressi 10 del contatore. Le prime n - 1 uscite del contatore sono altres? collegate, eccetto l'uscita Un, ai rispettivi ingressi della porta 27.
Inoltre, l'uscita della cella istabile 25 del blocco B3 ? collegata ad un ingresso 23 di abilitazione della memoria 30.
Il metodo di misura secondo l'invenzione, attuabile tramite il circuito 1 elettronico precedentemente descritto, si compone delle seguenti fasi.
Viene effettuato dapprima, all'istante iniziale to, un conteggio del numero di impulsi a frequenza fc di clock che cadono tra due successivi impulsi di riga a frequenza fh. Il contatore 12 provvede al conteggio di tali impulsi essendo predisposto nella condizione operativa cosiddetta UP dal blocco B1 della logica 20.
Questo primo conteggio,,da 0 a un valore m, porta ad individuare il valore della frequenza di riga fh, essendo nota la frequenza fc di clock: Questo valore m viene memorizzato nella memoria 30 all'istante di tempo tl sulla base del segnale S3.
Successivamente all'immagazzinamento nella memoria 30 del valore m corrispondente alla frequenza fh, il contatore 12 viene predisposto dal blocco B1 nella condizione operativa cosiddetti DOWN ' ed inizializz?to ad un conteggio a ritroso a partire dal valore m fino a 0.
All'istante t2 il contatore 12 ? inizializzato sulla base del segnale di sincronismo S4 caricando in esso il valore-m presente nella memoria 30 in seguito al ricevimento sull'ingresso L di un impulso di abilitazione.
Da questo momento in poi, ad ogni successivo intervallo di conteggio si dovr? verificare che il contenuto del contatore 12 sia ritornato al valore 0.
Questa verifica ? a carico della porta 27 EXOR sugli n-1 bits'pi? significativi del contatore 12; viene cio? trascurato il bit meno significativo presente sull'uscita Un.
vantaggiosamente, la presenza della porta 27 consente di correggere un eventuale errore di /- un impulso del conteggio effettuato a ritroso in condizione DOWN.
Infatti, poich? il segnale a sincronismo composito ed il segnale di clock a frequenza fc non sono sincronizzati tra loro, pu? capitare che in i intervalli di conteggio successivi venga considerato un numero diverso di impulsi. In altre parole, pu? succedere che alla fine del conteggio a ritroso (DOWN) il contatore 12 ha .contato un impulso in pi? oppure un impulso in meno.
Vantaggiosamente, la presenza della porta 27 consente di verificare il ritorno a 0 del contatore iIndipendentemente da questa possibile condizione di errore.
La porzione B2 della logica 20 ? destinata invece a rilevare il cambio di frequenza nel segnale video a sincronismo composito. Quando, alla fine della serie di n impulsi a frequenza di riga fh, arriva l'impulso 4 a frequenza verticale fv, il registro a scorrimento 26 costituito dalle celle 21 e 22 potr? rilevare questo cambio di frequenza essendo stato avviato un nuovo cpnteggio a ritroso all'istante t3..
Ovviamente, il contatore 12 dovr? essere dimensionato in modo opportuno; in altre parole se N ? il numero di impulsi a frequenza .di clock fc che cadono all'interno di un impulso verticale di durata massima dovr? essere pari al logaritmo in base 2 di N, arrotondando per eccesso all'unit? superiore.
se l'intervallo di conteggio coincide con la durata dell'impulso verticale, all'istante di tempo t4 il contenuto del contatore 12 sar? diverso da 0. Tuttavia, il contenuto della memoria 30, che contiene ancora il valore m, non verr? cambiato.
La porzione B2 della logica 20 verificher? allora all'istante t6 che il segnale corrispondente al cambio di frequenza all 'istante T4 era dovuto all'impulso 4 verticale. Ci? grazie al ritorno del segnale composito ad una configurazione impulsiva a frequenza di riga fh. Alla fine di questo ulteriore intervallo di conteggio, in condizione DOWN, il contenuto del contatore 12 sar? ritornato al valore 0 e la logica 20. non terr? conto dell'informazione di
cambio di frequenza ricevuta alla fine dell'intervallo
di conteggio precedente.
in altre parole, l'uscita della porta 17 AND
commuter? ad un livello logico alto solo nel caso in
cui vengano rilevati due successivi ritorni ad un
valore diverso da 0 del conteggio effettuato dal
contatore 12 in condizione DOWN; il ritorno ad un
valore diverso da 0 ? segnalato dal livello alto
all'uscita della porta 27.
Vantaggiosamente, il circuito secondo
l'invenzione rivela automaticamente la frequenza di
riga del segnale video composito anche in mancanza di
un impulso a frequenza fh.
Anche in un caso particolarmente .raro in cui ; l'impulso mancante, a frequenza fh, ? quello che
dovrebbe essere presente dopo impulso verticale e dopo
un numero di impulsi pari alla temporizzazione
prescelta, verrebbe rilevato dal blocco B2un c?mbio di
frequenza che in realt? non ? avvenuto.
Analogamente se l'impulso mancante, a
frequenza fh, ? quello che dovrebbe essere presente
prima dell'impulso verticale e prima di un numero di
impulsi pari alla temporizzazione prescelta, verrebbe
rilevato dal blocco B2 un cambio di frequenza che in realt? non ? avvenuto.
In tal caso, il contatore l?2 verrebbe predisposto nel modo di funzionamento UP per misurare tale nuova frequenza, ma il numero di impulsi a frequenza di clock fc da conteggiare sarebbe esattamente uguale a quello misurato all'istante to. Di conseguenza, la cella 15 bistabile del blocco B3 rinfrescherebbe in memoria un valore gi? presente.
Qualora invece un impulso sia mancante in una qualunque altra posizione del segnale 2, l'informazione circa un avvenuto cambio di frequenza non verr? confermata e quindi la perdita di tale impulso sarebbe ininfluente .
Claims (9)
- RIVENDICAZIONI 1. Metodo di misura automatica dello standard di trasmissione di un segnale (2) video a sincronismo composito, comprendente impulsi- di sincronismo a frequenza (fh) orizzontale di riga, caratterizzato dal fatto di comprendere le fasi di: - effettuare un conteggio di un numero (m) (di impulsi, aventi una frequenza (fc) di ripetizione maggiore di detta frequenza (fh) di riga, intervenenti tra due impulsi successivi a frequenza di riga; - memorizzare il valore conteggiato corrispondente al suddetto numero (m) di impulsi, per ricavare la frequenza di riga; effettuare successivi conteggi di controllo, a ritroso, fino al rilevamento di un cambio di frequenza del segnale (2) a sincronismo composito.
- 2. Circuito (1) elettronico per la misura automatica della frequenza di sincronismo orizzontale di un segnale (2) a sincronismo composito, comprendente impulso di sincronismo orizzontale ad una frequenza (fh) di riga ed almeno un impulso di sincronismo a frequenza (fv) verticale, caratterizzato dal fatto di comprendere: - un temporizzatore (5) ricevente in ingresso detto segnale (2) di sincronismo ed un segnale (6) di clock avente una predeterminata frequenza (fc) di ripetizione maggiore di detta frequenza (fh) di riga; un contatore (12) collegato a valle del temporizzatore (5) per rilevare il numero (m) di impulsi a frequenza di clock tra due impulsi successivi a frequenza di riga; - una memoria (30) collegata bidirezionalmente con il contatore (12) per memorizzare detto numero (m) di impulsi; - una logica (20) di controllo avente ingressi collegati ad uscite di detto temporizzatore (5) e di detto contatore (12), nonch? uscite collegate a rispettivi ingressi del contatore (12) e della memoria (30) per abilitare al conteggici, in un senso o in senso inverso, ed alla memorizzazione sulla base di segnali di temporizzazione scanditi dal temporizzatore (5).
- 3. Circuito secondo la rivendicazione 2, caratterizzato dal fatto che detta logica (20) di controllo comprende una porzione (B2) circuitale per rilevare ili cambio di frequenza di detto segnale (2) a sincronismo composito.
- 4'. Circuito secondo la rivendicazione 2, caratterizzato dal fatto che detta logica (20) di controllo comprende una porzione (Bl) circuitale suscettibile di abilitare il contatore (12) al conteggio in un senso o in senso inverso (UP/DOWN).
- 5'. Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detta logica (20) di controllo comprende una porta (27) logica di tipo OR esclusivo (EXOR) avente un'uscita collegata a detta porzione (B2) circuitale ed una pluralit? di ingressi direttamente collegati a rispettive uscite del contatore (12) per verificare l?effettivo ritorno a zero del conteggio a ritroso di tale contatore.
- 6. Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detta porzione (B2) circuitale comprende un registro (26) a scorrimento ed una porta (17) logica collegata a valle di tale registro (26).
- 7. Circuito secondo la rivendicazione 2, caratterizzato dal fatto che detto temporizzatore (5) comprende un divisore (7) di frequenza il quale riceve direttamente in ingresso detto segnale (2) di sincronismo ed ha una uscita collegata in ingresso ad una porta (9) logica la quale riceve sull'altro ingresso detto segnale (6) di clock.
- 8. Circuito secondo la rivendicazione 5, caratterizzato dal fatto che; detta porta (27) di tipo OR esclusivo effettua un controllo su un predeterminato numero di bits pi? significativi del contatore (12).
- 9. Circuito secondo la rivendicazione 5, caratterizzato dal fatto che detta porta (27) di tipo ?R esclusivo effettua un controllo sugli n-1 bits pi? significativi del contatore (12).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02278289A IT1236913B (it) | 1989-12-21 | 1989-12-21 | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo |
| EP90123965A EP0442081B1 (en) | 1989-12-21 | 1990-12-12 | Method and electronic circuit for automatically measuring the horizontal scan frequency of a composite synchronism signal |
| DE69017421T DE69017421T2 (de) | 1989-12-21 | 1990-12-12 | Verfahren und elektronischer Schaltkreis zur automatischen Messung der Horizontal-Abtastfrequenz eines zusammengesetzten Synchronsignals. |
| JP2412766A JPH04212074A (ja) | 1989-12-21 | 1990-12-21 | 複合同期信号の水平走査周波数を自動的に計測する方法および電子回路 |
| US07/631,915 US5134481A (en) | 1989-12-21 | 1990-12-21 | Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method |
| US08/932,000 USRE36508E (en) | 1989-12-21 | 1997-09-17 | Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02278289A IT1236913B (it) | 1989-12-21 | 1989-12-21 | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8922782A0 IT8922782A0 (it) | 1989-12-21 |
| IT8922782A1 true IT8922782A1 (it) | 1991-06-21 |
| IT1236913B IT1236913B (it) | 1993-04-26 |
Family
ID=11200409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT02278289A IT1236913B (it) | 1989-12-21 | 1989-12-21 | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5134481A (it) |
| EP (1) | EP0442081B1 (it) |
| JP (1) | JPH04212074A (it) |
| DE (1) | DE69017421T2 (it) |
| IT (1) | IT1236913B (it) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260812A (en) * | 1991-11-26 | 1993-11-09 | Eastman Kodak Company | Clock recovery circuit |
| US5367337A (en) * | 1992-04-30 | 1994-11-22 | Image Data Corporation | Method and apparatus for capturing video images |
| US5394171A (en) * | 1992-11-02 | 1995-02-28 | Zenith Electronics Corp. | Synchronizing signal front end processor for video monitor |
| US6356313B1 (en) | 1997-06-26 | 2002-03-12 | Sony Corporation | System and method for overlay of a motion video signal on an analog video signal |
| EP0908059B1 (en) | 1996-06-26 | 2010-12-15 | Sony Electronics, Inc. | System and method for overlay of a motion video signal on an analog video signal |
| KR0136285Y1 (ko) * | 1996-07-05 | 1999-03-30 | 김광호 | 신호펄스간의 시간측정기능을 갖는 카운터 제어장치 |
| US6108046A (en) * | 1998-06-01 | 2000-08-22 | General Instrument Corporation | Automatic detection of HDTV video format |
| EP1370090A1 (en) * | 2002-06-03 | 2003-12-10 | Sony International (Europe) GmbH | Video format detector |
| US6972803B2 (en) * | 2003-09-10 | 2005-12-06 | Gennum Corporation | Video signal format detector and generator system and method |
| US7321398B2 (en) * | 2003-09-10 | 2008-01-22 | Gennum Corporation | Digital windowing for video sync separation |
| ATE435467T1 (de) * | 2003-12-19 | 2009-07-15 | Nxp Bv | Synchronisation während antikollision |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842347A (en) * | 1973-07-03 | 1974-10-15 | Gardner Denver Co | Rate measurement circuit |
| FR2458815A1 (fr) * | 1979-06-12 | 1981-01-02 | Alsthom Atlantique | Procede et dispositif de mesure digitale d'une frequence par inversion de periode |
| US4402011A (en) * | 1981-10-19 | 1983-08-30 | Motorola, Inc. | Vertical sync counter with automatic recognition of TV line standard |
| JPS58173471A (ja) * | 1982-04-05 | 1983-10-12 | Mitsubishi Electric Corp | 周波数判別装置 |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US4675734A (en) * | 1985-06-06 | 1987-06-23 | Polaroid Corporation | Sync pulse separator circuit |
| JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
| DE3601858C1 (de) * | 1986-01-23 | 1986-11-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur Frequenzteilung |
| JPH01189284A (ja) * | 1988-01-22 | 1989-07-28 | Fujitsu Ltd | 同期分離回路 |
| JP2584309B2 (ja) * | 1988-09-07 | 1997-02-26 | 三洋電機株式会社 | 基準信号作成回路 |
| DE3832330C2 (de) * | 1988-09-23 | 1995-11-30 | Broadcast Television Syst | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen |
-
1989
- 1989-12-21 IT IT02278289A patent/IT1236913B/it active IP Right Grant
-
1990
- 1990-12-12 EP EP90123965A patent/EP0442081B1/en not_active Expired - Lifetime
- 1990-12-12 DE DE69017421T patent/DE69017421T2/de not_active Expired - Fee Related
- 1990-12-21 JP JP2412766A patent/JPH04212074A/ja active Pending
- 1990-12-21 US US07/631,915 patent/US5134481A/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5134481A (en) | 1992-07-28 |
| IT1236913B (it) | 1993-04-26 |
| DE69017421T2 (de) | 1995-11-09 |
| IT8922782A0 (it) | 1989-12-21 |
| DE69017421D1 (de) | 1995-04-06 |
| EP0442081B1 (en) | 1995-03-01 |
| JPH04212074A (ja) | 1992-08-03 |
| EP0442081A1 (en) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4002845A (en) | Frame synchronizer | |
| IT8922782A1 (it) | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo | |
| CN100565423C (zh) | 时钟异常检测电路和时钟异常检测方法 | |
| CN102594741B (zh) | 通信电路以及采样调整方法 | |
| CN1076580A (zh) | 检测视频信号奇数场和偶数场的电路 | |
| US5301195A (en) | Circuit for multiframe synchronization | |
| US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
| JPH01253335A (ja) | マルチフレーム同期検定方法 | |
| US3727130A (en) | Numerical display distortion meter | |
| SU1429116A1 (ru) | Устройство дл регистрации неисправностей | |
| SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
| KR940011488B1 (ko) | 동기 신호 인출용 장치 | |
| JPH01253337A (ja) | マルチフレーム同期検定回路 | |
| JPS6036141B2 (ja) | フレ−ム同期回路 | |
| KR100431928B1 (ko) | 교환시스템의타임스위치테스트방법 | |
| JPH07105786B2 (ja) | 擬似ランダム信号の受信装置 | |
| JP3222377B2 (ja) | ビット同期回路 | |
| SU1679640A1 (ru) | Устройство синхронизации преобразователя линейного сигнала в блочном коде | |
| US4041248A (en) | Tone detection synchronizer | |
| SU624235A1 (ru) | Устройство дл скольз щего усреднени электрических сигналов | |
| JP2680993B2 (ja) | フレーム同期検出回路 | |
| SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
| JP3006426B2 (ja) | Ｆｍ多重エンコーダ | |
| JPH01180141A (ja) | フレーム同期保護回路 | |
| JPH08125649A (ja) | フレーム同期検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19961227 |