JPH0421138A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH0421138A JPH0421138A JP2126137A JP12613790A JPH0421138A JP H0421138 A JPH0421138 A JP H0421138A JP 2126137 A JP2126137 A JP 2126137A JP 12613790 A JP12613790 A JP 12613790A JP H0421138 A JPH0421138 A JP H0421138A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- test
- instruction
- signal
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、種々の目的に対しセミカスタム的に用いられ
る、ワンチップマイクロコンピュータのＲＯＭに関する
。
る、ワンチップマイクロコンピュータのＲＯＭに関する
。
従来のワンチップマイクロコンピュータのＲＯＭは、ユ
ーザーの希望する動作を実現させる命令（以下、ユーザ
ープログラムと呼ぶ）だけを記憶させるものであった。
ーザーの希望する動作を実現させる命令（以下、ユーザ
ープログラムと呼ぶ）だけを記憶させるものであった。
［発明が解決しようとする課題］
しかし、前記の従来技術では、メーカー側で試験する場
合、予め組み込んでおいたテスト回路を使って簡単な周
辺回路の動作や限定されたＣＰＵの動作程度しかできな
いという課題を有していた。
合、予め組み込んでおいたテスト回路を使って簡単な周
辺回路の動作や限定されたＣＰＵの動作程度しかできな
いという課題を有していた。
そこで本発明は、以上述べたような課題を解決すべく、
その目的は、メーカー側での試験が容品にできるワンチ
ップマイクロコンピュータを提供することにある。
その目的は、メーカー側での試験が容品にできるワンチ
ップマイクロコンピュータを提供することにある。
本発明のワンチップマイクロコンビ二一夕は、ａ） 命
令を記憶する命令記憶装置（以下、ＲＯＭと呼ぶ）と、 ｂ） 該ＲＯＭの出力により、種々の演算及び、周辺装
置の制御を行う中央演算処理装置（以下、コアＣＰＵと
呼ぶ）と Ｃ） 該コアＣＰＵが処理するデータなどを記憶するデ
ータ記憶装置（以下、ＲＡＭと呼ぶ）と、ｄ） 前記コ
アＣＰＵの出力により制御される入出力装置や、カウン
タ装置などの周辺装置から成り、 ｌ） 前記ＲＯＭは通常動作時用の命令と試験動作時用
の命令をそれぞれ独立に記憶していることを特徴とする
。
令を記憶する命令記憶装置（以下、ＲＯＭと呼ぶ）と、 ｂ） 該ＲＯＭの出力により、種々の演算及び、周辺装
置の制御を行う中央演算処理装置（以下、コアＣＰＵと
呼ぶ）と Ｃ） 該コアＣＰＵが処理するデータなどを記憶するデ
ータ記憶装置（以下、ＲＡＭと呼ぶ）と、ｄ） 前記コ
アＣＰＵの出力により制御される入出力装置や、カウン
タ装置などの周辺装置から成り、 ｌ） 前記ＲＯＭは通常動作時用の命令と試験動作時用
の命令をそれぞれ独立に記憶していることを特徴とする
。
第１図は、本発明の一実施例を示すＲＯＭとコアＣＰＵ
のブロック図である。１はコアＣＰＵ。
のブロック図である。１はコアＣＰＵ。
１０はＲＯＭである。２はＲＯＭｌ０ヘアドレス信号を
出力するプログラムカウンタ、３はＲＯＭ１０の出力を
一時的に記憶しておくインストラクションレジスタで共
にコアＣＰＵＩの内部ブロックである。４と５はプログ
ラムカウンタ２の出力でＲＯＭｌ０のアドレスデコーダ
７に人力されるアドレス信号、６はプログラムカウンタ
２て指定されたアドレスに対応するメモリセル９に記憶
された命令であるインストラクション信号である。
出力するプログラムカウンタ、３はＲＯＭ１０の出力を
一時的に記憶しておくインストラクションレジスタで共
にコアＣＰＵＩの内部ブロックである。４と５はプログ
ラムカウンタ２の出力でＲＯＭｌ０のアドレスデコーダ
７に人力されるアドレス信号、６はプログラムカウンタ
２て指定されたアドレスに対応するメモリセル９に記憶
された命令であるインストラクション信号である。
通常動作時は、アドレス信号４は無効でありアドレス信
号５で指定されるメモリセルに記憶された通常動作時用
の命令が読みだされ出力バッファ８を介してインストラ
クションレジスタ３にインストラクション信号６が送ら
れる。試験動作時は、アドレス信号４は有効となり、ア
ドレス信号４とアドレス信号５で指定されるメモリセル
に記憶された試験動作時用の命令が読みだされ出力バッ
ファ８を介してインストラクションレジスタ３にインス
トラクション信号６が送られる。
号５で指定されるメモリセルに記憶された通常動作時用
の命令が読みだされ出力バッファ８を介してインストラ
クションレジスタ３にインストラクション信号６が送ら
れる。試験動作時は、アドレス信号４は有効となり、ア
ドレス信号４とアドレス信号５で指定されるメモリセル
に記憶された試験動作時用の命令が読みだされ出力バッ
ファ８を介してインストラクションレジスタ３にインス
トラクション信号６が送られる。
以上のように、第１図のような実施例において、試験動
作時に有効になるようなＲＯＭのアドレス信号をコアＣ
ＰＵのプログラムカウンタから出力させることにより、
ＲＯＭに通常動作時用の命令と試験動作時用の命令をそ
れぞれ独立に記憶させることができる。
作時に有効になるようなＲＯＭのアドレス信号をコアＣ
ＰＵのプログラムカウンタから出力させることにより、
ＲＯＭに通常動作時用の命令と試験動作時用の命令をそ
れぞれ独立に記憶させることができる。
以上述べたように、本発明によれば、ＲＯＭに通常動作
時用の命令と試験動作時用の命令をそれぞれ独立に記憶
させることができるため、メーカー側で試験する場合、
予め組み込んでおいたテスト回路を使って簡単な周辺回
路の動作や限定されたＣＰＵの動作だけでなく、ＲＯＭ
に記憶されている試験動作時用の命令によって、目的に
合った試験を容易に行うことができるという効果がある
。
時用の命令と試験動作時用の命令をそれぞれ独立に記憶
させることができるため、メーカー側で試験する場合、
予め組み込んでおいたテスト回路を使って簡単な周辺回
路の動作や限定されたＣＰＵの動作だけでなく、ＲＯＭ
に記憶されている試験動作時用の命令によって、目的に
合った試験を容易に行うことができるという効果がある
。
第１図は本発明のワンチップマイクロコンピユー９（ｒ
）ＲＯＭとコアＣＰＵの一実施例を示すブロック図。 １・・φ・・コアＣＰＵ ２・・・・・プログラムカウンタ ３・・・・・インストラクションレジスタ４．５・ ６１ ・ ７１ ・ ８争・・ ９ ・ ・ ・ １０ ・ ・ ・ ・・アドレス信号 ・・インストラクション信号 ・・アドレスデコーダ 争０出カバ′ンファ 争・メモリセル ・・ＲＯＭ 以 出願人 セイコーエプソン株式会社
）ＲＯＭとコアＣＰＵの一実施例を示すブロック図。 １・・φ・・コアＣＰＵ ２・・・・・プログラムカウンタ ３・・・・・インストラクションレジスタ４．５・ ６１ ・ ７１ ・ ８争・・ ９ ・ ・ ・ １０ ・ ・ ・ ・・アドレス信号 ・・インストラクション信号 ・・アドレスデコーダ 争０出カバ′ンファ 争・メモリセル ・・ＲＯＭ 以 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 ａ）命令を記憶する命令記憶装置（以下、ＲＯＭと呼ぶ
）と、 ｂ）該ＲＯＭの出力により、種々の演算及び、周辺装置
の制御を行う中央演算処理装置（以下、コアＣＰＵと呼
ぶ）と ｃ）該コアＣＰＵが処理するデータなどを記憶するデー
タ記憶装置（以下、ＲＡＭと呼ぶ）と、ｄ）前記コアＣ
ＰＵの出力により制御される入出力装置や、カウンタ装
置などの周辺装置から成り、 ｅ）前記ＲＯＭは通常動作時用の命令と試験動作時用の
命令をそれぞれ独立に記憶していることを特徴とするワ
ンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126137A JPH0421138A (ja) | 1990-05-16 | 1990-05-16 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126137A JPH0421138A (ja) | 1990-05-16 | 1990-05-16 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421138A true JPH0421138A (ja) | 1992-01-24 |
Family
ID=14927591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126137A Pending JPH0421138A (ja) | 1990-05-16 | 1990-05-16 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421138A (ja) |
-
1990
- 1990-05-16 JP JP2126137A patent/JPH0421138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007589A (ko) | 데이터 처리장치 | |
| JPH02224140A (ja) | 割込試験装置 | |
| JPH0421138A (ja) | ワンチップマイクロコンピュータ | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPS58101360A (ja) | デ−タ処理装置 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPS63214862A (ja) | マイクロ・プロセツサ | |
| JPH0473167B2 (ja) | ||
| JPH0276037A (ja) | 半導体集積回路 | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JP2968321B2 (ja) | データ処理装置 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| KR100305879B1 (ko) | 마이크로컴퓨터 | |
| JPH03149620A (ja) | マイクロプロセッサ | |
| JPH03233649A (ja) | キャッシュメモリ | |
| JPH09269915A (ja) | マイクロプロセッサ | |
| JPH0193838A (ja) | デバッグ用マイクロプロセッサ | |
| JPS60129837A (ja) | 信号処理演算プロセツサ | |
| JPH03129532A (ja) | マイクロシーケンス回路 | |
| JPH01175632A (ja) | マイクロプログラム制御装置 | |
| JPH03242735A (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPH06236338A (ja) | データ入出力処理装置 | |
| JPH0452250U (ja) |