JPH04206860A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH04206860A JPH04206860A JP2337886A JP33788690A JPH04206860A JP H04206860 A JPH04206860 A JP H04206860A JP 2337886 A JP2337886 A JP 2337886A JP 33788690 A JP33788690 A JP 33788690A JP H04206860 A JPH04206860 A JP H04206860A
- Authority
- JP
- Japan
- Prior art keywords
- package
- capacitor
- lsi chip
- lsi
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000007747 plating Methods 0.000 abstract description 7
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＬＳＩデツプを封止するためのパッケージに
係り、特にＬＳＩチップ等から発生ずる電気ノイズを吸
収するためのコンデンサを一体的に備えている新規なＬ
ＳＩパッケージに関するものである。
係り、特にＬＳＩチップ等から発生ずる電気ノイズを吸
収するためのコンデンサを一体的に備えている新規なＬ
ＳＩパッケージに関するものである。
Ｅ従来の技術］
第５図に示すように、ＬＳｌＦチップ１はパッケージ２
のキャビティ中央に接着剤等により固定して取り付けら
れている。Ｌ Ｓ Ｉチップ１はその端子がボンディン
グワイヤ３でパッケージ２のリード４に接続された後、
パッケージ２の上部開口部か蓋５で閉塞されて封止され
ている。そして、ＬＳＩチップ１はパッケージ２のリー
ド４が実装基板６の配線７に半田付けされることにより
電源の供給を受け、また信号のやりとりを行う。
のキャビティ中央に接着剤等により固定して取り付けら
れている。Ｌ Ｓ Ｉチップ１はその端子がボンディン
グワイヤ３でパッケージ２のリード４に接続された後、
パッケージ２の上部開口部か蓋５で閉塞されて封止され
ている。そして、ＬＳＩチップ１はパッケージ２のリー
ド４が実装基板６の配線７に半田付けされることにより
電源の供給を受け、また信号のやりとりを行う。
ところで、パッケージ２に搭載したＬＳＩチップ］、の
回路動作により、チップ１の供給電源系にノイズが誘発
され、回路が誤動作したり発振しなりする虞れがある。
回路動作により、チップ１の供給電源系にノイズが誘発
され、回路が誤動作したり発振しなりする虞れがある。
このなめ従来、実装基板６上には上記ノイズを吸収する
ためのコンデンサ８が設けられている。
ためのコンデンサ８が設けられている。
「発明が解決しようとする課題」
上述したように、ＬＳＩチップ１の回路とコンデンサ７
はホンディングワイヤ３．パッケージリード４．実装基
板の配線７等を介して接続されている。従って、これら
の配線のインピータンスが十分低くないと、コンデンサ
８による電気ノイズの有効な吸収は難しい。そのためコ
ンデンサ８はＬＳＩパッケージ２の近傍に配置する必要
がある。
はホンディングワイヤ３．パッケージリード４．実装基
板の配線７等を介して接続されている。従って、これら
の配線のインピータンスが十分低くないと、コンデンサ
８による電気ノイズの有効な吸収は難しい。そのためコ
ンデンサ８はＬＳＩパッケージ２の近傍に配置する必要
がある。
しかし、このような配置は実装密度を高める上で必ずし
も容易でなく、コンデンサ８の設置スペースを確保しな
りればならないため、実装密度が低下するという問題が
あった。
も容易でなく、コンデンサ８の設置スペースを確保しな
りればならないため、実装密度が低下するという問題が
あった。
そこで、第６図乃至第７図に示すようにＬＳＩチップ１
とコンデンサ８を同一パッケージ２内に配置する実装方
法が提案されている。しかしながら、コンデンサ８を収
容する分パッケージ２の寸法が大きくならさ′るを得な
い。また、パッケージ２の大型化により、第７図に示す
ようにＬＳＩチップ１の端子のうちでボンデインクワイ
ヤ３を長くしなければパッケージ２のリード４に接続で
きない端子ができてしまい、その配線のインピーダンス
が上昇し、回路動作が不安定になる虞れがある。
とコンデンサ８を同一パッケージ２内に配置する実装方
法が提案されている。しかしながら、コンデンサ８を収
容する分パッケージ２の寸法が大きくならさ′るを得な
い。また、パッケージ２の大型化により、第７図に示す
ようにＬＳＩチップ１の端子のうちでボンデインクワイ
ヤ３を長くしなければパッケージ２のリード４に接続で
きない端子ができてしまい、その配線のインピーダンス
が上昇し、回路動作が不安定になる虞れがある。
本発明の目的は、上記課題を解消し、実装密度の向上か
図れると共に電気ノイズを有効に吸収することができる
新規なＬ Ｓ Ｉパッケージを提供することにある。
図れると共に電気ノイズを有効に吸収することができる
新規なＬ Ｓ Ｉパッケージを提供することにある。
［課題を解決するための手段］
上記目的を達成するなめ、本発明のＬＳＩパ・ンチージ
においては、パッケージ内面に電気ノイズを吸収すべく
コンデンサか形成されているものである。
においては、パッケージ内面に電気ノイズを吸収すべく
コンデンサか形成されているものである。
上記コンデンサは」二記パツゲージを構成する蓋の内面
に形成されていることが望ましい。
に形成されていることが望ましい。
［作用］
ＬＳＩチップの回路動作により発生した電気ノイズや外
部からの電磁波ノイズはパッケージ内面に形成されたコ
ンデンサによって吸収される。ＬＳＩチップに可及的に
近い箇所にコンデンサが形成されるので、ノイズ吸収効
果は極めて高い。従って、従来の如く別部品のコンデン
サを設ける必要はない。
部からの電磁波ノイズはパッケージ内面に形成されたコ
ンデンサによって吸収される。ＬＳＩチップに可及的に
近い箇所にコンデンサが形成されるので、ノイズ吸収効
果は極めて高い。従って、従来の如く別部品のコンデン
サを設ける必要はない。
パッケージの蓋の内面にコンデンサを形成すれは、コン
デンサはＬＳＩチップ上に重ねて配置されることになる
ので、パッケージの実装面積を大きくする必要がなく実
装密度の向上が図られる。
デンサはＬＳＩチップ上に重ねて配置されることになる
ので、パッケージの実装面積を大きくする必要がなく実
装密度の向上が図られる。
［実施例］
次に、本発明の−・実施例について説明する。
第１図に示すように、ＬＳＩパッケージ９の蓋１０の内
面には平板型コンデンサ１１が形成されている。蓋１０
は金属板で形成されており、コンデンサ１１の一方の電
極１２ａが導電性の接着剤。
面には平板型コンデンサ１１が形成されている。蓋１０
は金属板で形成されており、コンデンサ１１の一方の電
極１２ａが導電性の接着剤。
例えばＡ ｕ−３ｎ共晶はんだ等で電気的に接続されて
いる。一方、グランドリード１５並びに電源リード１６
等か設けられているパッケージ本体】３は絶縁材で形成
されており、その上部開口部１４を蓋ＪＯで閉塞したと
きに上記コンデンサ］１の他方の電極１２ｂがパッケー
ジ本体１３の内壁に形成された段部１９の上面と接触す
るよう構成されている。パッケージ本体１３の上端面（
すなわち賂１０との接触面）並びに上記段部１９の」二
面〈ずなわちコンデンサ１１の上記他方の電＃！１２ｂ
との接触面）には金属メツキ２０゜２１が施されている
。そして、グランドリード１５はスルーホール１７を介
して本体１３の上端面の金属メツキ２０に、電源リード
１６はスルー＝ ５− ホール】８を介して段部１９の金属メツキ２１に接続さ
れている。すなわちＬＳＩパッケージ２は、パッケージ
本体１３を菩１０で閉塞することにより、コンデンサ】
１が蓋１０、金属メツキ２０゜２１、スルーホール１７
．１８を介してグランドリード１５と電源リード１６間
に接続されるよう構成されている。
いる。一方、グランドリード１５並びに電源リード１６
等か設けられているパッケージ本体】３は絶縁材で形成
されており、その上部開口部１４を蓋ＪＯで閉塞したと
きに上記コンデンサ］１の他方の電極１２ｂがパッケー
ジ本体１３の内壁に形成された段部１９の上面と接触す
るよう構成されている。パッケージ本体１３の上端面（
すなわち賂１０との接触面）並びに上記段部１９の」二
面〈ずなわちコンデンサ１１の上記他方の電＃！１２ｂ
との接触面）には金属メツキ２０゜２１が施されている
。そして、グランドリード１５はスルーホール１７を介
して本体１３の上端面の金属メツキ２０に、電源リード
１６はスルー＝ ５− ホール】８を介して段部１９の金属メツキ２１に接続さ
れている。すなわちＬＳＩパッケージ２は、パッケージ
本体１３を菩１０で閉塞することにより、コンデンサ】
１が蓋１０、金属メツキ２０゜２１、スルーホール１７
．１８を介してグランドリード１５と電源リード１６間
に接続されるよう構成されている。
次に、本実施例の作用について説明する。
ＬＳＩチップ１は、第１図及び第２図に示すようにパッ
ケージ本体１３のキャビティ中央に接着剤等により固定
して取り付けられる。ＬＳＩチップ１はその端子がホン
ディングワイヤ３でパッケージ本体１３のリード４にそ
れぞれ接続された後、パッケージ本体９の上部開口部が
蓋１０で閉塞されて封止される。そして、ＬＳＩチップ
１はパッケージのリード４が実装基板の配線に半田付け
されることにより電源の供給を受け、また信号のやりと
りを行う。
ケージ本体１３のキャビティ中央に接着剤等により固定
して取り付けられる。ＬＳＩチップ１はその端子がホン
ディングワイヤ３でパッケージ本体１３のリード４にそ
れぞれ接続された後、パッケージ本体９の上部開口部が
蓋１０で閉塞されて封止される。そして、ＬＳＩチップ
１はパッケージのリード４が実装基板の配線に半田付け
されることにより電源の供給を受け、また信号のやりと
りを行う。
ＬＳＩチップ１の極近くに位置されるＭｌｏの内面にコ
ンデンサ１１が形成されているので、コンデンサ１１の
電ｔｒＴｌ１２ａ、１２ｂをリード４に接続するための
配線（蓋１０、金属メツキ２０゜２１、スルーホール１
７．１８＞のインピーダンスを十分小さくできる。従っ
て、コンデンサ１１はＬＳＩチップ１−の回路動作によ
る電気ノイズを効果的に吸収し、回路動作を安定に保つ
ことができる。ＬＳＩデツプ１は、グランドに接続され
た蓋１０及びコンデンサ１］の一方の電極１．２ ａと
、電源に接続された他方の電極１２ｂとにより電気的に
２重のシールドが施されるので、外部からの＠磁波ノイ
ズに対して影響を受けない。また、コンデンサ１１はＬ
ＳＩチップ１上に重ねて配置されることになるので、コ
ンデンサ１１を一体的に備えたことによりパッケージ９
つ寸法を大きくする必要はない。これにより、ＬＳＩパ
ッケージ９を基板」二に実装する際のコンデンサの取付
は工程か不要になるばかりでなく、実装密度を著しく向
」ニさせることができる。
ンデンサ１１が形成されているので、コンデンサ１１の
電ｔｒＴｌ１２ａ、１２ｂをリード４に接続するための
配線（蓋１０、金属メツキ２０゜２１、スルーホール１
７．１８＞のインピーダンスを十分小さくできる。従っ
て、コンデンサ１１はＬＳＩチップ１−の回路動作によ
る電気ノイズを効果的に吸収し、回路動作を安定に保つ
ことができる。ＬＳＩデツプ１は、グランドに接続され
た蓋１０及びコンデンサ１］の一方の電極１．２ ａと
、電源に接続された他方の電極１２ｂとにより電気的に
２重のシールドが施されるので、外部からの＠磁波ノイ
ズに対して影響を受けない。また、コンデンサ１１はＬ
ＳＩチップ１上に重ねて配置されることになるので、コ
ンデンサ１１を一体的に備えたことによりパッケージ９
つ寸法を大きくする必要はない。これにより、ＬＳＩパ
ッケージ９を基板」二に実装する際のコンデンサの取付
は工程か不要になるばかりでなく、実装密度を著しく向
」ニさせることができる。
尚、コンデンサ１１は先に蓋１０に接着せず、先ず内側
の電極１２ｂをパッケージ本体１３の段部１つの金属メ
ツキ２１に接着した後、蓋１０を外側の電極１２ａに接
着しても同様の効果を発揮し得る。この場合、接着時の
位置すれを防ぐため、ｉｉｏ、電ｔｆｚｉ２ａ、１２ｂ
、パッケージ本体１３等の所定の箇所にガイドや目印を
設けてもよい。
の電極１２ｂをパッケージ本体１３の段部１つの金属メ
ツキ２１に接着した後、蓋１０を外側の電極１２ａに接
着しても同様の効果を発揮し得る。この場合、接着時の
位置すれを防ぐため、ｉｉｏ、電ｔｆｚｉ２ａ、１２ｂ
、パッケージ本体１３等の所定の箇所にガイドや目印を
設けてもよい。
パッケージを気密封止する場合は、コンデンサ１１の内
側の電極１２ｂと段部１９の金属メツキ２１間、或いは
ｉＩＯとパッケージ本＃１３間を気密に接着ずれはよい
。また、第３図（ａ）。
側の電極１２ｂと段部１９の金属メツキ２１間、或いは
ｉＩＯとパッケージ本＃１３間を気密に接着ずれはよい
。また、第３図（ａ）。
（ｂ）に示すようにコンデンサ１１の周囲にリング状の
シール部材２２を取付け、パッケージ本体１３とコンデ
ンサ１１間をシールするようにしてもよい。
シール部材２２を取付け、パッケージ本体１３とコンデ
ンサ１１間をシールするようにしてもよい。
また、第４図（ａ）、（ｂ）に示すようにコンデンサ１
１の内側の電［１１２ｂを分割（２分割或いはそれ以上
）して形成し、それぞれの電極とパッケージのリードと
をスルーホールにより電気的に接続することにより、Ｌ
ＳＩチップの供給電源が数種類ある場合等にＬＳＩチッ
プの内部回路で発生ずる数種のノイズを有効に吸収させ
ることができる。
１の内側の電［１１２ｂを分割（２分割或いはそれ以上
）して形成し、それぞれの電極とパッケージのリードと
をスルーホールにより電気的に接続することにより、Ｌ
ＳＩチップの供給電源が数種類ある場合等にＬＳＩチッ
プの内部回路で発生ずる数種のノイズを有効に吸収させ
ることができる。
［発明の効果〕
以上要するに本発明によれば、ＬＳＩチップに可及的に
近い箇所にコンデンサを形成することができるので、電
気ノイズを有効に吸収し、回路の動作安定性を著しく向
」ニさせることができるという優れた効果か発揮できる
。
近い箇所にコンデンサを形成することができるので、電
気ノイズを有効に吸収し、回路の動作安定性を著しく向
」ニさせることができるという優れた効果か発揮できる
。
第１図は本発明の一実施例を示す縦断面図、第２図は第
１図のｎ−ｎ矢視図、第３図（ａ）は本発明の他の実施
例を示す背面図、第３図（ｂ）は第３図（ａ＞の側面図
、第４図（ａ）は本発明の他の実施例を示す要部側面図
、第４図（ｂ）は第４図（ａ）の背面図、第５図、第６
図は従来例を示す縦断面図、第７図は第６図のｖｎ −
ＶＵ矢視図である。 図中、９はパッケージ、１０は蓋、１１はコンデンサで
ある。 −９＝ 図面の浄書（内容に変更なし） 第１図 １１−＝：Ｊ＞ｒ’ｙ”Ｊ 第２図 手続ゴ袴１１［Ｅ−害（方式） 平成３年３ Ｊｌ ２５ Ｌ＋ 特許庁長官 本σ４公ｊσ父 殿 １、事ＰＩの表示 特願平２ ３３７８８６号２
発明の名称 １−、ＳＩパッケージ３ 補正を
する者 事件との関係 特許出願人 （５１２１日立電線株式会社 ４、代理人 郵便番号 １０５ 東京都港区愛宕１−「に１６番７号 愛宕山弁護士ビル ５、補正命令の日付 平成３年３月１２日 （発送口） ６ 補ｉｆ二の対象 図 面 ７１１１１ｉ正の内容 （１）図面の全国を別紙の通り提出する。但し、図面の
浄書であり内容に変更なし。 ８、添イ・■書類の［１録
１図のｎ−ｎ矢視図、第３図（ａ）は本発明の他の実施
例を示す背面図、第３図（ｂ）は第３図（ａ＞の側面図
、第４図（ａ）は本発明の他の実施例を示す要部側面図
、第４図（ｂ）は第４図（ａ）の背面図、第５図、第６
図は従来例を示す縦断面図、第７図は第６図のｖｎ −
ＶＵ矢視図である。 図中、９はパッケージ、１０は蓋、１１はコンデンサで
ある。 −９＝ 図面の浄書（内容に変更なし） 第１図 １１−＝：Ｊ＞ｒ’ｙ”Ｊ 第２図 手続ゴ袴１１［Ｅ−害（方式） 平成３年３ Ｊｌ ２５ Ｌ＋ 特許庁長官 本σ４公ｊσ父 殿 １、事ＰＩの表示 特願平２ ３３７８８６号２
発明の名称 １−、ＳＩパッケージ３ 補正を
する者 事件との関係 特許出願人 （５１２１日立電線株式会社 ４、代理人 郵便番号 １０５ 東京都港区愛宕１−「に１６番７号 愛宕山弁護士ビル ５、補正命令の日付 平成３年３月１２日 （発送口） ６ 補ｉｆ二の対象 図 面 ７１１１１ｉ正の内容 （１）図面の全国を別紙の通り提出する。但し、図面の
浄書であり内容に変更なし。 ８、添イ・■書類の［１録
Claims (1)
- 【特許請求の範囲】 １、パッケージ内面に電気ノイズを吸収すべくコンデン
サが形成されていることを特徴とするＬＳＩパッケージ
。 ２、上記コンデンサが上記パッケージの蓋の内面に形成
されていることを特徴とする請求項１記載のＬＳＩパッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337886A JPH04206860A (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337886A JPH04206860A (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206860A true JPH04206860A (ja) | 1992-07-28 |
Family
ID=18312924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337886A Pending JPH04206860A (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238923A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電子部品内蔵モジュール |
-
1990
- 1990-11-30 JP JP2337886A patent/JPH04206860A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238923A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電子部品内蔵モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
| WO2004010499A1 (ja) | モジュール部品 | |
| US20060197197A1 (en) | Surface acoustic wave device and manufacruring method thereof | |
| US8072276B2 (en) | Surface mount crystal oscillator | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| JP2794972B2 (ja) | リードレスチップキャリア | |
| TW448549B (en) | A semiconductor package for radio frequency | |
| JPH04206860A (ja) | Ｌｓｉパッケージ | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2001053222A (ja) | 半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP3327535B2 (ja) | 表面実装用の水晶発振器 | |
| JPH0211834Y2 (ja) | ||
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP3222087B2 (ja) | 表面実装用の水晶発振器 | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| JP2531061Y2 (ja) | 超高周波用ハイブリッドｉｃ | |
| JPH1098125A (ja) | 半導体装置及び半導体装置用パッケージ | |
| JPH02180404A (ja) | 平面受信アンテナ装置 | |
| JPH09219415A (ja) | ベアチップ薄膜回路素子の実装用配線基板および実装構造 | |
| JPH08274220A (ja) | 電子部品搭載装置 | |
| JPH05235198A (ja) | リードレスチップキャリア | |
| JPH11163584A (ja) | 実装基板 |