JPH1098125A - 半導体装置及び半導体装置用パッケージ - Google Patents

半導体装置及び半導体装置用パッケージ

Info

Publication number
JPH1098125A
JPH1098125A JP24996196A JP24996196A JPH1098125A JP H1098125 A JPH1098125 A JP H1098125A JP 24996196 A JP24996196 A JP 24996196A JP 24996196 A JP24996196 A JP 24996196A JP H1098125 A JPH1098125 A JP H1098125A
Authority
JP
Japan
Prior art keywords
lead
package
semiconductor device
concave portion
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24996196A
Other languages
English (en)
Other versions
JP2842407B2 (ja
Inventor
Toshimichi Kurihara
俊道 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24996196A priority Critical patent/JP2842407B2/ja
Publication of JPH1098125A publication Critical patent/JPH1098125A/ja
Application granted granted Critical
Publication of JP2842407B2 publication Critical patent/JP2842407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】マイクロ波通信装置等リード取付部の寸法が制
限される場合であっても、リードのパッケージに対する
接合強度を向上させることができ、かつ、リードの取付
位置の精度を向上させることができる信頼性の高い半導
体装置及び半導体装置用パッケージを提供する。 【解決手段】リード取付部7に凹部8を備えたパッケー
ジ1と、そのパッケージ1のリード取付部7の凹部8に
挿入して接合されるリード2とを有する。パッケージ1
のリード取付部7の凹部8にリード2を挿入してろう材
等で接合するので、マイクロ波通信装置等リード取付部
7の寸法が制限される場合であっても、接合面積を広く
することができる。また、リード2の取付位置は、パッ
ケージ1の凹部8の位置によって決定される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置用パッケージに関し、特に、マイクロ波通信装
置等リード取付部の寸法が制限される場合であっても、
リードのパッケージに対する接合強度を向上させること
ができ、かつ、リードの取付位置の精度を向上させるこ
とができる信頼性の高い半導体装置及び半導体装置用パ
ッケージに関する。
【0002】
【従来の技術】一般に、半導体装置のリード取付部にお
いては、図7及び図8に示すように、半導体チップ等の
電子部品を内部に収納するパッケージ30に、半導体チ
ップと電気的に接続されているリード取付部31が設け
られ、そのリード取付部31に、リード32の端部がろ
う材33でろう付けして接合される。リード32の幅
は、リード取付部31の幅と同一又はそれよりやや狭
く、リード32の接合面積は小さい。そのため、リード
の接合強度は低く、使用環境の悪い条件下では、リード
の脱落等の不都合が生じる。そこで、リードの接合強度
を向上させるために、従来から種々の技術が提案されて
いる。
【0003】例えば、図9及び図10に示す従来例1で
は、リード42の接合部分42aを幅広にし、パッケー
ジ40のリード取付部41はそのリード40の形状に対
応するように幅広に形成されている。リード42の接合
部分42aは、リード取付部41にろう材43でろう付
けして接合される。この従来例1は、図7に示す従来例
よりも接合面積を広くできるので、リードの接合強度を
向上させることができる。
【0004】また、図11及び図12に示す従来例2で
は、リード52の先端部52aを下方向に曲げ、パッケ
ージ50のリード取付部51に、リード52の先端部5
2aをろう材53で埋め込んで接合している。この従来
例2でも、リードの接合面積を広くできるので、リード
の接合強度を向上させることができる。
【0005】さらに、特開昭62ー195159号公報
に開示された図13に示す従来例3では、リード62の
先端部が主固定部62aと、その主固定部62aの基端
部から垂直方向に垂れ下がって一体に設けられた補助固
定部62bとからなる。この従来例3は、主固定部62
aとともに補助固定部62bがパッケージ60のリード
取付部61にろう材63でろう付けして接合されるの
で、補助固定部62bの分だけリードの接合面積を広く
することができる。
【0006】
【発明が解決しようとする課題】マイクロ波通信装置用
に使用される半導体装置においては、パッケージ内部の
共振及びパッケージ使用時の性能上・寸法上等の要求か
ら外径寸法が制限され、その結果、リード取付部の寸法
が1〜2mm程度に制限される。
【0007】この限られた寸法の範囲内で、パッケージ
のリード取付部にリードを接合する場合、上述した従来
例においては、リードの接合面積が不十分であり、従っ
て、十分な信頼性を得るためのリードの接合強度が得ら
れない。
【0008】すなわち、従来例1では、寸法制限から幅
広にするにも限界がある。従来例2では、ろう材の表面
の形状の調整が困難であり、表面荒れ等によるメッキ不
着が発生するおそれがある。従来例3は、従来例2と同
様に、寸法制限から補助固定部の長さが制限される。
【0009】従って、いずれの従来例においても、十分
な接合面積を確保できず、十分な接合強度が得られず、
メッキ不着等の不都合が生じる。また、面同士を接合す
るので、リードの取付位置の位置決めについて高い精度
をだすのは困難である。
【0010】本発明は、上記問題点に鑑みてなされたも
のであり、マイクロ波通信装置等リード取付部の寸法が
制限される場合であっても、リードのパッケージに対す
る接合強度を向上させることができ、かつ、リードの取
付位置の精度を向上させることができる信頼性の高い半
導体装置及び半導体装置用パッケージを提供することを
目的とする。
【0011】
【課題を解決するための手段】本発明の半導体装置は、
リード取付部に凹部を備えたパッケージと、そのパッケ
ージのリード取付部の凹部に挿入して接合されるリード
とを有することを特徴とするものである。
【0012】本発明によれば、パッケージのリード取付
部の凹部にリードを挿入してろう材等で接合するので、
凹部の部分がリード取付面積として加えられ、接合面積
を広くすることができる。また、リードの取付位置は、
パッケージの凹部の位置によって決定される。
【0013】リードは、平坦に形成されたリード本体
と、そのリード本体の端部から垂直方向に折り曲げて形
成され、パッケージのリード取付部の凹部に挿入して接
合される接合部とを有してもよい。
【0014】リードは、略T字状に形成され、その幅広
部分の両端部を垂直方向に折曲げて接合部が形成され、
パッケージのリード取付部の凹部は、リードの接合部に
対応する位置に形成される。
【0015】リードとパッケージ内に収納される電子部
品とが、パッケージのリード取付部の凹部を介して電気
的に接続されてもよい。
【0016】本発明は又、上記特徴を有する半導体装置
用パッケージである。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。本発明の半導体装置は、半導
体チップ等の電子部品を搭載するパッケージ1と、その
パッケージ1に接合されるリード2とを有する。
【0018】図1に示すように、パッケージ1は、銅等
の金属からなる放熱板3と、放熱板3上に設けられ半導
体チップ等の電子部品を搭載する搭載部4と、その搭載
部4の周囲に設けられセラミック等の絶縁体からなる側
壁部5と、その側壁部5の上面を封止するキャップ6と
を有する。図2に示すように、側壁部5の所定位置には
パッケージ1内部の半導体チップと電気的に接続されて
いるリード取付部7が設けられている。リード取付部7
には、所定間隔を隔てて凹部8が2箇所形成されてい
る。図3に示すように、リード取付部7の凹部8の底面
と内壁面及び凹部8間の表面は、メタライズ層9で被覆
されている。
【0019】リード2は、平坦に形成されたリード本体
2aと、そのリード本体2aの一方の端部から垂直方向
に折り曲げて形成され、パッケージ1のリード取付部7
の凹部8に挿入して接合される接合部2bとからなる。
リード2の接合部2bは、例えば、図4に示すような略
T字状に形成されたものを、その幅広部分の両端部を垂
直方向に折曲げて断面略コ字状に成形される。パッケー
ジ1のリード取付部7の凹部8は、リード2の接合部2
bに対応する位置に形成される。
【0020】半導体装置のパッケージ1にリード2を接
合する場合には、図2及び図3に示すように、リード2
の接合部2bをパッケージ1の凹部8に挿入し、ろう材
10によりろう付けして接合される。本実施の形態にお
いては、図3に示すように、断面略コ字状に折曲された
接合部2bの平坦部の内面がろう材10でろう付けさ
れ、かつ、接合部2bの両端部は、それぞれ凹部8の内
部でろう材10に埋め込まれる。従って、マイクロ波通
信装置等のようにリード取付部7の寸法が1〜2mmと
いう限られた寸法の範囲内であっても、凹部8の部分が
リード取付面積として加えられ十分な接合面積を得るこ
とができる。その結果、リード2のパッケージ1に対す
る接合強度を向上させ、信頼性を向上させることができ
るまた、リード2の取付位置は、パッケージ1の凹部8
の位置によって決定されるので、リード2の取付位置の
精度をより向上させることができる。
【0021】リード2の幅広部が1.5mm程度、それ
以外の部分は、0.5mmとし、幅広部の両端0.4m
m程度をそれぞれ曲げて形成されたリード2の場合、約
1.1mmのリード取付部7の幅の中で接合部2bがな
い場合と比較して、面積比で4倍以上の接合面積を得る
ことができる。
【0022】次に、パッケージ1の凹部8の形成方法及
び内面のメタライズ方法について説明する。本実施の形
態の側壁部5は、積層セラミックにより形成されてお
り、凹部8の底面のメタライズ層9は、積層された途中
の層の凹部8の底面に当たる部分に、メタライズを付け
ることによって形成される。また、凹部8の内側面のメ
タライズ層9は、層の上層において、凹部8に対応する
スルーホールを設け、吸引等により内側面のメタライズ
層9を形成している。
【0023】このように、本実施の形態においては、凹
部8は比較的容易に形成できるため、安価でかつ十分な
信頼性を有するリード2の取付が可能となる。
【0024】次に、本発明の他の形態の半導体装置を図
5及び図6を参照して説明する。図5に示すように、本
発明の他の形態の半導体装置は、セラミック等で作られ
半導体チップ等の電子部品を収納するパッケージ11
と、そのパッケージ11の底面に接合されるリード12
とを有する。パッケージ11の上面は、ろう材20を用
いてキャップ16により封止されている。
【0025】図6は、図5に示すC−C線断面図であ
る。図6に示すように、パッケージ11の底面の所定位
置には凹部18が形成され、リード12の接合部12b
は、その凹部18に挿入してろう材21で接合される。
また、リード12側のメタライズ層19aは、凹部18
の内側面のメタライズ層19bを介して内部のメタライ
ズ層19cに電気的に接続されており、内部のメタライ
ズ層19cは、パッケージ1内部に搭載された半導体チ
ップ等の電子部品(図示せず)に電気的に接続されてい
る。従って、パッケージ1に形成された凹部8は、リー
ド2と内部のメタライズ層9とを電気的に接続するスル
ーホールの役割も果している。
【0026】本実施の形態においても、限られた寸法の
範囲内において、容易にかつ十分な信頼性を有するリー
ド12の取付が可能となる。
【0027】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
【0028】
【発明の効果】本発明によれば、次のような優れた効果
を奏する。 (1)パッケージのリード取付部の凹部にリードを挿入
してろう材等で接合するので、マイクロ波通信装置等リ
ード取付部の寸法が制限される場合であっても、接合面
積を広くすることができる。従って、リードのパッケー
ジに対する接合強度を向上させることが可能であり、信
頼性の向上を図ることができる。 (2)リードの取付位置は、パッケージの凹部の位置に
よって決定されるので、リードの取付位置の精度をより
向上させることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置を示す平面図である。
【図2】図1のA方向から見た、パッケージとリードと
の接合状態を示す斜視図である。
【図3】図1のBーB線における断面図である。
【図4】成形前のリードを示す平面図である。
【図5】本発明の他の形態の半導体装置を示す側面図で
ある。
【図6】図5のC−C線における断面図である。
【図7】従来の半導体装置におけるパッケージとリード
との接合状態を示す平面図である。
【図8】図7のD−D線における断面図である。
【図9】従来例1におけるパッケージとリードとの接合
状態を示す平面図である。
【図10】図9のE−E線における断面図である。
【図11】従来例2におけるパッケージとリードとの接
合状態を示す平面図である。
【図12】図11のF−F線における断面図である。
【図13】従来例3におけるパッケージとリードとの接
合状態を示す断面図である。
【符号の説明】
1:パッケージ 2:リード 2a:リード本体 2b:接合部 3:放熱板 4:搭載部 5:側壁部 6:キャップ 7:リード取付部 8:凹部 9:メタライズ層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】リード取付部に凹部を備えたパッケージ
    と、そのパッケージのリード取付部の凹部に挿入して接
    合されるリードとを有することを特徴とする半導体装
    置。
  2. 【請求項2】前記リードは、平坦に形成されたリード本
    体と、そのリード本体の端部から垂直方向に折り曲げて
    形成され、前記パッケージのリード取付部の凹部に挿入
    して接合される接合部とを有することを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】前記リードは、略T字状に形成され、その
    幅広部分の両端部を垂直方向に折曲げて接合部が形成さ
    れ、前記パッケージのリード取付部の凹部は、前記リー
    ドの接合部に対応する位置に形成されることを特徴とす
    る請求項2に記載の半導体装置。
  4. 【請求項4】前記リードと前記パッケージ内に収納され
    る電子部品とが、前記パッケージのリード取付部の凹部
    を介して電気的に接続されることを特徴とする請求項1
    乃至3のいずれか1つの項に記載の半導体装置。
  5. 【請求項5】請求項1乃至4のいずれか1つの項に記載
    の半導体装置に用いられるパッケージ。
JP24996196A 1996-09-20 1996-09-20 半導体装置及び半導体装置用パッケージ Expired - Fee Related JP2842407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24996196A JP2842407B2 (ja) 1996-09-20 1996-09-20 半導体装置及び半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24996196A JP2842407B2 (ja) 1996-09-20 1996-09-20 半導体装置及び半導体装置用パッケージ

Publications (2)

Publication Number Publication Date
JPH1098125A true JPH1098125A (ja) 1998-04-14
JP2842407B2 JP2842407B2 (ja) 1999-01-06

Family

ID=17200772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24996196A Expired - Fee Related JP2842407B2 (ja) 1996-09-20 1996-09-20 半導体装置及び半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JP2842407B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
WO2013089242A1 (ja) * 2011-12-14 2013-06-20 ローム株式会社 パワーモジュール半導体装置およびその製造方法
WO2013115315A1 (ja) * 2012-01-31 2013-08-08 ローム株式会社 パワーモジュール半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
WO2013089242A1 (ja) * 2011-12-14 2013-06-20 ローム株式会社 パワーモジュール半導体装置およびその製造方法
WO2013115315A1 (ja) * 2012-01-31 2013-08-08 ローム株式会社 パワーモジュール半導体装置およびその製造方法
JP2013157550A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2842407B2 (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
US5578869A (en) Components for housing an integrated circuit device
US20040109292A1 (en) Reversible heat sink packaging assembly for an integrated circuit
US4949225A (en) Circuit board for mounting electronic components
US20080157296A1 (en) Package having shield case
JPH0476212B2 (ja)
KR19990029590A (ko) 리드 프레임을 기초로 한 수직 상호접속 팩키지및 그 제조방법
US20200279801A1 (en) Foil-based package with distance compensation
US5446317A (en) Single in-line package for surface mounting
JPS62113452A (ja) パワ−半導体装置
US5942796A (en) Package structure for high-power surface-mounted electronic devices
JP2842407B2 (ja) 半導体装置及び半導体装置用パッケージ
KR100843734B1 (ko) 반도체 전력용 모듈 및 그 제조방법
JPH09298252A (ja) 半導体パッケージ及びこれを用いた半導体装置
EP1339102B1 (en) Lead frame for a semiconductor device
US6177727B1 (en) Saddle bracket for solid state pressure gauge
JPH1167963A (ja) 半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JPH05315461A (ja) 封止型電子部品および封止型電子部品の製造方法
JPH10135397A (ja) 表面実装型半導体装置の実装方法
JP2663731B2 (ja) 半導体装置
JP3374732B2 (ja) 半導体素子モジュールおよび半導体装置
JPH03200355A (ja) 樹脂封止型半導体装置
JP2000133911A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20101023

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20101023

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20121023

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees