JPH04205241A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） この発明は、メモリ内における矩形領域内データをブロ
ック転送できる機能を有するデータ転送装置に関する。

（従来の技術） マンマシンインタフェースの中核となるデイスプレィ装
置に益々高度な機能が要求されてきた。

マルチウィンドウ表示等がその一例である。このマルチ
ウィンドウ表示等の機能は、内部にＢＩＴ−ＢＬＴ（Ｂ
ｉｔ　Ｂｌｏｃｋ　Ｔｒａｎｓ　−ｆ　ｅ　ｒ）と称さ
れる高速データ転送装置を備えることにより実現される
。

従来、表示画面上にマルチウィンドウ等を形成する場合
、ビットマツプ形式の表示メモリ（以下ＢＭＭとする）
にデータ転送機能を有する装置を用いて、矩形データを
ＢＭＭに書き込んだり、ＢＭＭ内の矩形データブロック
を任意の位置に移動°させる等の操作が行われる。ここ
で第２図（ａ）に示すように、画面上、即ち８ＭＭ上の
ある矩形データを別の位置に移動させるとき、転送元矩
形領域（以下ソース領域とする）と転送先矩形領域（以
下ディスティネイション領域とする）とが重なる場合が
ある。この重なりを考慮せずに適当な順序でデータ転送
を行うと、ディスティネイション領域への書き込み動作
によってソース領域の未転送データが破壊される場合が
ある。

例として第２図（ａ）の場合に、Ｘ方向とＹ方向に順次
アドレスを増加して、データを転送する場合を考える。

この場合、ソース領域の左端からデータを一語リードし
、このデータをディスティネイション領域の左端にライ
トする。次にＸアドレスを一語分増加させ、右隣の一語
をソース領域からリードし、これをディスティネイショ
ン領域にライトし、以下これを１ライン分繰り返す。１
ライン分の転送が終わったときにＹアドレスを増加し、
１ライン下のデータに関して左端から転送を行い、以下
これを繰り返すというデータ転送順序となる。

二のようなデータ転送順序をとったとすると、ディステ
ィネイション領域への書き込み動作によって、ソース領
域とディスティネイション領域の重なり部分で未転送の
ソース領域のデータが破壊されてしまう。

このため、従来はＣＰＵがこのソース領域とディスティ
ネイション領域の重なりを管理し、Ｘ方向、Ｙ方向のデ
ータの転送順序を適当に操作することによって、ディス
ティネイション領域への書き込みによるソース領域内デ
ータの破壊を防いでいた。

（発明が解決しようとする課題） 上述したように従来の方法では、ＣＰＵがソース領域と
ディスティネイション領域の各コーナーのＸＹアドレス
をそれぞれ比較して前記の重なりを検出し、これに応じ
てデータ転送の順序、即ち、Ｘ方向、Ｙ方向のデータの
転送順序を決定していた。そのため、ＣＰＵの処理の負
担が重くなり、応答速度の低下の要因の一つとなってい
たものである。

この発明は前記事情に鑑みてなされたものであり、デー
タ転送に先だってＣＰＵが前処理として行っていた、デ
ータの重なり検出とデータ転送順序決定をデータ転送装
置自身が行うことにより、ＣＰＵの処理の負担を軽減で
きるデータ転送装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明のデータ転送装置は、ビットマツプメモリと、前
記ビットマツプメモリの、指定された矩形領域内データ
を前記ビットマツプメモリの指定された別の領域へ転送
するデータ転送回路と、前記データ転送回路からのアド
レス情報信号を受けて、ＸＹ座標上の転送元矩形領域、
転送先矩形領域の各コーナのアドレスをＸＹアドレスの
更新毎に比較する論理演算回路と、前記論理演算回路か
らの処理信号を受けて、前記比較結果に従って、転送元
矩形領域と転送先矩形領域の重なりの状態を検出し、前
記重なりに応じた転送順序を決定しブロック転送の前処
理を行う制御回路を具備し、データの重なり検出とデー
タ転送順位の決定が可能なことを特徴とする。

（作　用） 本発明は上述したように、データ転送回路に従いビット
マツプメモリの指定された矩形領域内データを前記ビッ
トマツプメモリの指定された別の領域へコピー転送し、
論理演算回路ならびに制御回路のコントロールの下、Ｘ
Ｙ座標上の転送元矩形領域、転送先矩形領域の各コーナ
のアドレスをＸアドレス、Ｙアドレスごとに比較し、こ
の比較結果に応じて、転送元矩形領域と転送先矩形領域
の重なりの状態を検出し、前記重なりに応じた転送順序
を決定しブロック転送の前処理を行う。

このことにより、従来ＣＰＵに行わせていたデータ転送
の前処理を、データ転送装置自身に行わせることができ
、ＣＰＵのデータ処理の負担が軽減されるためシステム
の処理能力の向上か可能となる。

（実施例） 以下、図面を参照して本発明の実施例に係るデータ転送
装置について説明する。

第１図は本発明の実施例に係るデータ転送装置の構成を
示すブロック図である。

第１図のデータ転送装置は、レジスタ群３，４セレクタ
５，６、ＡＬＵ７、レジスタ８　ａ　、８　ｂ　％制御
部９から構成されている。

第１図におけるレジスタ群３はセレクタ５に接続され、
転送元矩形領域（以下ソース領域とする）１の対角のＸ
Ｙアドレスを格納する。レジスタ群４はセレクタ６に接
続され、転送先矩形領域（以下ディスティネイション領
域とする）２の対角のＸＹアドレスを格納する。セレク
タ５の出力端はＡＬＵ７のＡ入力端に接続され、レジス
タ群３からのデータを選択しＡＬＵ７へ伝送する。セレ
クタ６の出力端はＡＬＵ７のＢ入力端に接続され、レジ
スタ群４からのデータを選択しＡＬＵ７へ伝送する。

ＡＬＵ７は、Ａ入力端とＢ入力端に供給されたデータの
減算を行い、キャリー（ＣＹ）を出力する。各４ビツト
のレジスタ８ａ、８ｂは制御部９に接続され、減算ごと
にＡＬＵ７から出力されたキャリーを１ビツトずつ保持
していき、最終的に（Ｘｄｓ、Ｙｄｓ）（Ｘｄｅ、Ｙｄ
ｅ）のコードを保持する。制御部９は、レジスタ８ａ、
８ｂに保持されている２つの点のコードをもとに、Ｘ１
Ｙ方向の転送順序を各々決定する。

以下、前記実施例に係るデータ転送装置の動作について
詳細に説明するが、その前に本発明において使用される
Ｃｏｈｅｎ−８ｕｔｅｒ　１ａｎｄクリツピング・アル
ゴリズムによる領域チエツクの運用法につき簡単に記し
ておく。

第２図（ｂ）はＣｏｈｅｎ−Ｓｕｔｅｒｌａｎｄクリッ
ピング・アルゴリズムによる領域チエツクの概念図であ
る。

第２図（ｂ）において、ソース領域１ （座標（Ｘｓ　ｓ、Ｙｓ　ｓ）−（Ｘｓ　ｅ、Ｙｓ　ｅ
）の２点で囲まれた転送元矩形領域）を基準の矩形領域
として、メモリ全体を９つの領域に分割し、各領域に４
ビツトのコードを割り当てる。これにより、メモリ上に
ある点（Ｘ、Ｙ）が与えられると、Ｙｓ　ｅ−Ｙ、　Ｙ
−Ｙｓ　ｓ、　Ｘｓ　ｅ−Ｘ。

Ｘ−Ｘ５ｓの各計算をした結果の符号を見ることによっ
て点（Ｘ、Ｙ）のコードが決まり、ソース領域１に対す
る位置の分類がなされる。これを応用して、ディスティ
ネイション領域２の対角コーナーの座標（Ｘｄｓ、Ｙｄ
ｓ）。

（Ｘｄ　ｅ、Ｙｄ　ｅ）について各々コードを求め、こ
の２つのコードからソース領域１とディスティネイショ
ン領域２との重なりの状態を検出することができる。従
って、この２つのコードを使って転送順序を決定するこ
とができる。

第１図に、これをハードウェアで実施した例を示す。デ
ータ転送に先だってレジスタ群３、レジスタ群４には、
各々ソース領域１、ディスティネイション領域２の対角
のＸＹ座標 （Ｘｓ　ｓ、Ｙｓ　５）（Ｘｓ　ｅ、Ｙｓ　ｅ）および
（Ｘｄ　ｓ、Ｙｄ　５）（Ｘｄ　ｅ、Ｙｄ　ｅ）があら
がじめ保持されている。まず、セレクタ５．６によりＹ
ｓｅＳＹｄｓを選び、ＡＬＵ７へ出力する。

ＡＬＵ７てはＹｓｅ、Ｙｄｓの減算を行い、その大小関
係によってキャリー（ＣＹ）を出力する。

このキャリー（ＣＹ）をレジスタ８ａのＭＳＢ（第一ビ
ット）に保持する。以下同様にして、Ｙｄ　５−Ｙｓ　
ｓ、　Ｘｓ　ｅ−Ｘｄ　５ｓＸｄｓ−Ｘｓｓの減算を行
いレジスタ８ａに順次保持していくことによって、座標 （Ｘｄｓ、Ｙｄｓ）のコードが得られる。さらに同様に
して、Ｙｓ　ｅ−Ｙｄｅ、Ｙｄｅ−Ｙｓ　ｓ。

Ｘ５ｅ−Ｘｄｅ、Ｘｄｅ−Ｘｓｓを行いレジスタ８ｂに
順次保持していくことによって、座標（Ｘｄｅ−Ｙｄｅ
）のコードが得られる。次に、この２つのコードからソ
ース領域１とディスティネイション領域２の重なりの状
態がわかるため、判別できる。そこで、レジスタ８ａ、
８ｂの計８ビットの情報は制御部９に送られる。制御部
９は重なりに応じた転送順序を決定し、ブロック転送の
前処理を終了する。

例えば、第２図（ａ）の例では一制御部９は、ソース領
域の最下ラインの左側のデータを転送し、次にＸアドレ
スを一語分増加させて右隣の一語を転送し、以下これを
１ライン分繰り返し、１ライン分の転送が終わったとき
にＹアドレスを減少し、１ライン上のデータに関して同
様の転送動作を繰り返すというデータ転送順序を例えば
決定することが可能である。

この制御部９の指示は従来のＣＰＵの指示にかえてＢＩ
Ｔ−ＢＬＴ等に供給され、転送に利用される。

これにより、前記の構成では、従来ＣＰＵに行わせてい
たデータ転送の前処理を、データ転送装置自身に行わせ
ることが可能となる。

尚、本発明は前記実施例に限定されるものではなく種々
の変更が可能である。

［発明の効果コ 以上説明のように本発明のデータ転送装置によれば、従
来ＣＰＵに行わせていたデータ転送の前処理をデータ転
送装置自身に行わせることができるので、ＣＰＵの負荷
が軽減され高速処理を実現できると共に、システムのス
ループットが向上する。

【図面の簡単な説明】

第１図は本発明の実施例に係るデータ転送装置の構成を
示すブロック図、第２図（ａ）は本発明の実施例の動作
を示す図、第２図（ｂ）は領域チ°ニックの概念図であ
る。 ｌ・・・ソース領域、２・・・ディスティネイション領
域、３．４・・・レジスタ群、５．６・・・セレクタ、
７・・・ＡＬＵ、８ａ、８ｂ・・・レジスタ、９・・・
制御部。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 ビットマップメモリと、 前記ビットマップメモリの、指定された矩形領域内デー
   タを前記ビットマップメモリの指定された別の領域へ転
   送するデータ転送回路と、 前記データ転送回路からのアドレス情報信号を受けて、
   ＸＹ座標上の転送元矩形領域、転送先矩形領域の各コー
   ナのアドレスをＸＹアドレスの更新毎に比較する論理演
   算回路と、 前記論理演算回路からの処理信号を受けて、前記比較結
   果に従って、転送元矩形領域と転送先矩形領域の重なり
   の状態を検出し、前記重なりに応じた転送順序を決定し
   ブロック転送の前処理を行う制御回路を具備し、データ
   の重なり検出とデータ転送順位の決定が可能なデータ転
   送装置。