JPH011080A - 描画制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、描画制御技術さらには一連の描画に際して所
定の画素に対する複数回の描画防止技術に関し、例えば
描画制御機能を有するデイスプレィコントローラやグラ
フィックコントローラに適用して有効な技術に関するも
のである。

〔従来技術〕

デイスプレィコントローラやグラフィックコントローラ
は、昭和５９年１１月３０日オーム社発行のｒＬＳＩハ
ンドブックＪ　Ｐ５５６などに記載されるように、ＣＲ
Ｔ　（カソード・レイ・チューブ）デイスプレィ装置に
対する表示制御や、フレームバッファメモリなどの画像
メモリに対して画像データの内容を変更する描画制御を
サポートする。描画制御に際しては、直線などの描画ア
ルゴリズムに従って、描画を行う画素位置を論理アドレ
スとして算出すると共に、その論理アドレスを実アドレ
スとしての物理アドレスに変換し、その物理アドレスに
よってフレームバッファメモリ上の対応画像データを書
き換える。このフレームバッファメモリに対する制御は
ビットマツプ方式で行われ、各画素単位に色や輝度など
の情報が保持される。

〔発明が解決しようとする問題点〕

しかしながら、従来技術においては、複数画素を描画す
る１コマンドに対する描画に際して生ずるような２重描
画についてはなんら配慮されていない。例えば、鋭角の
頂、焦を持つ多角線描画や、長軸と短軸の比が極端に異
なる楕円描画において。

その鋭角頂点近傍では、相前後して同一画素に２重描画
が行われる。この場合に、フレームバッファメモリから
読み出されたカラーデータと現在書き込みを行おうとし
ているカラーデータとの間で、論理和、論理積、又は排
他的論理和などの論理演算が行われると、その演算結果
は２重描画された部分とそうでない部分とで異なり、そ
れによって。

特定の画素に対して所望のカラー情報で描画を行うこと
ができず、しかもそのような状態はシステム側では認識
することができないという問題点があった。

また、任意の形状及び大きさから成る複数の画素の集合
として定義される論理ベルを用いて太線描画を行う場合
、当該論理ベルは、その中央に位置するようなベル原点
としての基準画素を絶対座標上において１画素づつ所定
の方向に移動させるようにして描画に供されるため、隣
合う論理ベル相互において重なり合う画素が生じる。そ
のようにして重なった画素は２重描画されるため、上記
同様にその論理演算を正確に行うことができなくなる。

更に、１つの論理ベルを構成する画素数が多い場合、隣
接する論理ベル間で重なり合う画素数も多くなり、２重
描画による描画速度の低下も著しくなる。

本発明の目的は、描画対象とされる画素近傍で同一画素
に対する２重描画を防止することができ、ひいては、画
像メモリのデータと描画用書き込みデータとの間での正
確な論理演算と、描画時間のオーバーヘッド軽減とを達
成することができる描画制御装置を提供することにある
。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、描画に際して書き換えるべき画像メモリの所
定アドレス近傍の過去の描画来歴に呼応した来歴パター
ンデータを書き換え可能に記憶する記憶手段を画像メモ
リとは独立して設け、描画すべき画像メモリのアドレス
に対応する来歴パターンデータを参照して画像メモリへ
の書き込みの可否を制御すると共に、描画による画像メ
モリの書き換えが許可された画像メモリのアドレスに呼
応する上記記憶手段の所定アドレスには、それ以降の画
像メモリへの書き込みを禁止する情報を蓄えて来歴パタ
ーンを形成するようにしたものである。

〔作　用〕

上記した手段によれば、描画に際して来歴パターンデー
タが参照されることにより、−旦描画された画素への２
重描画が防止され、それによって。

描画に対するオーバヘッドの軽減、さらには画像メモリ
のデータと書き換えるべき画像データとの間での所望の
論理演算を確実に達成するものである。

〔実施例〕

第１図は本発明の１実施例であるグラフィックコントロ
ーラＧＤＰの要部を示すブロック図、第２図はそのグラ
フィックコントローラＧＤＰが適用される画像表示シス
テムのブロック図である。

上記グラフィックコントローラＧＤＰは、特に制限され
ないが、ＣＲＴデイスプレィ装置が含まれる表示システ
ムにおいて、その表示制御や描画制御をサポートする制
御装置である。

第２図において、システムアドレスバス５ＹＳＡＤＲＢ
及びシステムデータバスＳ　Ｙ　Ｓ　Ｄ　Ａ　Ｔ　Ｂに
は代表的に示されているマイクロプロセッサＭＰＵ、ダ
イレクト・メモリ・アクセス・コントローラＤＭＡＣ、
システムメモリＳＹＳＭ、及び、本発明に斯るグラフィ
ックコントローラＧ　Ｄ　Ｉ）が結合されている。グラ
フィックコントローラＧＤＰは、イメージデータバスＩ
ＭＤＡＴＢ及びイメージアドレスバスＩＭＡＤＲＢに対
するインタフェース部を有し、それらイメージバスＩＭ
ＤＡＴＢ、ＩＭＡＤＲＢにはデュアルポートを有する画
像メモリとしての書き換え可能なフレームバッファメモ
リＦＢＭの一方のアクセスポートが結合され、且つ、他
方のアクセスポートはドツトシフタを含むようなビデオ
回路ＶＣを介して図示しないＣＲＴデイスプレィ装置に
結合されている。尚。

システムバス５ＹＳＤＡＴＢ、５ＹＳＡＤＲＢはバスス
イッチＢＳＷを介して選択接続され得るようになってい
る。

斯るグラフィックコントローラＧＤＰは、上記マイクロ
プロセッサＭＰＵ又はダイレクト・メモリ・アクセス・
コントローラＤＭＡＣから供給される各種コマンドを解
釈し、フレームバッファメモリＦＢＭ上に所定の線や図
形などを所定の描画アルゴリズムに従って描画する描画
制御機能と、フレームバッファメモリＦＢＭに格納され
ている画像データをビデオ信号として図示しないＣＲＴ
デイスプレィ装置に供給して表示させる表示制御機能を
サポートする。

上記グラフィックコントローラＧＤＰは、システム側か
ら供給されるコマンドをマイクロプログラム制御方式で
実行する制御形態を有し、通常のマイクロプログラム制
御に必要とされるようなコマンドレジスタ、パラメータ
レジスタ、所定のマイクロ命令を格納した制御記憶、制
御記憶から読み出されるマイクロ命令の系列やパラメー
タに基づいて命令を実行する種々の実行手段を備える。

特に第１図には制御記憶μＲＯＭが代表的に図示されて
いる。

次に、グラフィックコントローラＧＤＰを、特にその描
画制御機能を司る構成を中心にして詳細に説明する。

グラフィックコントローラＧＤＰのバス構成は、概略的
には、上記システムデータバス５ＹＳＤＡＴＢに接続さ
れる第１バスＵＢＵＳ、第２バスＶＢ　Ｕ　Ｓ　、イメ
ージデータバスＩＭＤＡＴＢに接続される第３バスＷＢ
ＵＳ、及びイメージアドレスバスＩＭＡＤＲＢに接続さ
れる第４バスＡＢＵＳを主体に構成されている。

グラフィックコントローラＧＤＰは、フレームバッファ
メモリＦＢＭとのインタフェース部として、リードデー
タバッファＲＤＢ及びライトデータバッファＷＤＢが上
記第３バスＷＢＵＳに接続され、また、フレームバッフ
ァメモリＦＢＭをアドレシングするためのアドレスデー
タ（物理アドレスデータ）を保有するメモリアドレスレ
ジスタＭＡＲ，ＭＡＬが上記第４バスＡＢＵＳに結合さ
れている。

ここで、先ず、グラフィックコントローラＧＤＰの描画
モードには、特に制限されないが、線形コマンドなどに
よるベル描画を指定する論理ペルモードが含まれている
。ベル描画とは、本実施例に従えば、線形コマンドによ
る太線描画などに用いられるもので、任意の形状及び大
きから成る複数画素（ピクセル）の集合として定義され
るドツトもしくは適宜の図形などをその形状とする論理
ベルを基本単位として描画を行う処理である。論理ベル
は、特に制限されないが、その形状がＲＡＭ（ランダム
・アクセス・メモリ）から成るようなペルデータメモリ
ＰｅｌＤＭにペルデータとして定義されている。本実施
例の論理ベルは、特に制限れされないが、第３図のＰＥ
Ｌで示されるように、概念的に５つのピクセルの集合と
してその形状が定義されている。上記ペルデータメモリ
ＰｅｌＤＭのアドレシングはベルポインタＰＲＸ。

ＰＲＹによって行われるようになっている。

論理アドレス空間としての描画座標系（Ｘ、　Ｙ絶対座
標系）における描画位置はカレントポインタＣＰＸ、Ｃ
ＰＹによって与えられるが、論理ぺル描画において、カ
レントポインタｃｐｘ、ｃｐＹの指示位置は、論理ベル
の中心（ベル基準点もしくはベル原点）に対応される。

カレントポインタＣＰＸ、ＣＰＹの指示位置をベル基準
点とする論理ベルの各画素の描画位置管理は上記ベルポ
インタＰＲＸ、ＰＲＹ及び算術ユニットＡＵなどを介し
て行われ、夫々の論理アドレスとしての描画アドレスは
フレームバッファメモリＦＢＭのアドレス空間における
物理アドレスに変換され、メモリアドレスレジスタＭＡ
Ｒ，ＭＡＬを介してフレームバッファメモリＦＢＭに供
給されるようになっている。

ベルポインタＰＲＸ、ＰＲＹによるアドレシングでベル
データメモリＰｅｌＤＭから読み出されるベルデータは
、バレルシフタのようなシフタＳＦＴに供給される。こ
のシフタＳＦＴは、基本的機能として、上記ペルデータ
メモリＰｅｌＤＭから読み出される２値情報としてのベ
ルデータをフレームバッファメモリＦＢＭにおける所定
ビット数のデータ形式に展開（多値化）する、このよう
にしてデータ展開されたベルデータは描画のためのソー
スデータとされ、そのソースデータは、算術ユニットＡ
Ｕを介して又は直接に、カラーレジスタＣＬＩ又はＣＬ
Ｏでカラー展開されて算術論理ユニットＡＬＵに供給可
能とされる。描画に際して、カラー展開されたソースデ
ータは、フレームバッファメモリＦＢＭからり−ドデー
タバッファＲＤＢに読み出されているディスティネーシ
ョンデータと、置換、論理積、論理和、排他的論理和な
どの色演算が実行され、その演算結果データがライトデ
ータバッファＷＤＢを介してフレームバッファメモリＦ
ＢＭの所定アドレスに書き込まれて描画される。尚、カ
ラー展開されるべき色はパターンポインタＰＰＸ、ＰＰ
ＹによってアドレシングされるパターンメモリＰＴＭか
らの読み出しデータによって決定される。

次に、上記算術論理ユニットＡＬＵにおける色演算に際
して同一画素への２重描画を防止するための構成を説明
する。

第１図においてＭａｓｋＰＭは、データ入出力端子が上
記シフタＳＦＴに結合されたマスクプレーンメモリであ
る。このマスクプレーンメモリＭａｓｋＰＭは、ベル描
画において書き換えるべきフレームバッファメモリＦＢ
Ｍの所定アドレス近傍の過去の描画来歴に呼応した来歴
パターンデータを書き換え可能に記憶するＲＡＭのよう
な記憶手段であり、上記画像メモリとしてのフレームバ
ッファメモリＦＢＭとは独立して設けられている。

このマスクプレーンメモリＭａｓｋＰＭに格納される来
歴パターンデータは、特に制限されないが、フレームバ
ッファメモリＦＢＭに対する書き換えの可否を決定する
ための画素単位の２値のデータであり、そのビット「１
」は書き換え禁止を意味し、また、ビット［０」は書き
換え許容を意味する。

マスクプレーンメモリＭａｓｋＰＭに対するアドレシン
グはマスクプレーンポインタＭＰＸ、ＭＰＹから出力さ
れるアドレス信号によって行われる。マスクプレーンポ
インタＭＰＸ、ＭＰＹは、カレントポインタｃｐｘ、ｃ
ｐｙが指すベル基準点を中心にベルポインタＰＲＸ、Ｐ
ＲＹが指す方向に追従して、マスクプレーンメモリＭ　
ａ　ｓ　ｋ　ＰＭをアドレシングする。したがって、マ
スクプレーンポインタＭＰＸ、ＭＰＹがマスクプレーン
メモリＭａｓｋＰＭ上で指す相対アドレスは、上記ベル
ポインタＰＲＸ、ＰＲＹのアドレシングによってペルデ
ータメモリＰｅｌＤＭから読み出される画素単位のベル
データが描画座標系において採る位置に逐次対応される
。フレームバッファメモリＦＢＭにおける各描画コマン
ドの描画開始に際して、マスクプレーンメモリＭａｓｋ
ＰＭはその全てのメモリセルがビット「０」に初期設定
される。描画に際してペルデータメモリＰｅｌＤＭから
ベルデータがシフタＳＦＴに読み出されると、その描画
アドレスに呼応する相対アドレスをマスクプレーンポイ
ンタＭＰＸ、ＭＰＹが指して、マスクプレーンメモリＭ
ａｓｋＰＭの当該指示アドレスから来歴パターンデータ
が・読み出される。読み出された来歴パターンデータは
、画素毎にそのビットが「１」か「０」であるかの判別
が算術ユニットＡＵなどを介して実行され、「Ｏ」であ
ると判別されたとき、言い換えるなら当該画素に対して
未だ描画されていないと判別されたときには、当該ビッ
トｒＯＪは、ソースデータの１画素分のビット構成に対
応されてシフタＳＦＴでデータ展開され、全ビットが「
０」のマスクデータとしてマスクレジスタＭＳＫに供給
される。このマスクデータは、算術論理ユニットＡＬＵ
における所定画素のカラーソースデータとディスティネ
ーションデータとの色演算を許容する。このように所定
の画素に対して一旦色演算が許容されて描画された場合
、そのときマスクプレーンポインタＭＰＸ。

ＭＰＹが指しているマスクプレーンメモリＭａｓｋＰＭ
の所定アドレスにビット「１」を書き込んで、来歴パタ
ーンデータを更新する。一方、読み出された来歴パター
ンデータがｒＩＪであると判別されたとき、言い換える
なら当該画素に対して既に描画されていると判別された
ときには、当該ビット「１」は、ソースデータの１画素
分のビット構成に対応されてシフタＳＦＴでデータ展開
され、全ビットが「１」のマスクデータとしてマスクレ
ジスタＭＳＫに供給される。このマスクデータは、算術
論理ユニットＡＬＵにおける所定画素のカラーソースデ
ータとディスティネーションデータとの色演算を、ノン
オペレーションとして実質的に禁止する。したがって、
来歴パターンデータは、−旦描画された画素に対応する
ビットが「１」にれることにより、それ以降の当該画素
に対する描画を禁止するから、同一画素に対する２度描
画は確実に防止される。尚、既にビット「１」とされて
いる来歴パターンデータに対しては、それを改めて「１
」に書き換える動作を省略することができ、それによっ
て、マスクプレーンメモリＭａｓｋＰＭの書き換えに伴
うオーバーヘッドを軽減する。

上記マスクプレーンメモリＭａｓｋＰＭは、特に制限さ
れないが、フレームバッファメモリＦＢＭのアドレス空
間に対して著しく小さな記憶容量を有して構成される０
本実施例に従えば、５画素の集合として定義された論理
ベルの大きさに対して、５Ｘ５画素分の記憶容量を有す
る。このように著しく小さな記憶容量で１フレームの全
面描画をフォローし得る来歴パターンデータを容易にマ
スクプレーンメモリＭａｓｋＰＭに保有させるため、描
画対象画素の移動に従ってマスクプレーンメモリＭａｓ
ｋＰＭの仮想的な記憶領域を相対移動させてラップアラ
ウンドさせるようなアドレシング方式を採用する。その
ために、マスクプレーンメモリＭａｓｋＰＭにおける５
×５画素分の記憶領域をアドレシングするときのスター
トアドレスを保有するマスクスタートレジスタＭＳＸ、
ＭＳＹと、エンドアドレスを保有するマスクエンドレジ
スタＭＥＸ、ＭＥＹとを設けておき、それらレジスタの
格納データを、ベル基準点の移動方向に従って５×５画
素分の記憶領域内をラップアラウンドさせるように変更
する。即ち、最上位を超えたビットは最下位に戻される
ようにされる。そして１つの論理ベルの描画に際して、
マスクプレーンポインタＭＰＸ、ＭＰＹは、そのときの
スタートアドレスからエンドアドレスに向けて所定の順
番に従ってマスクプレーンメモリＭａｓｋＰＭをアドレ
シングする。

第４図は上記したラップアラウンドによる来歴パターン
データの具体的な形成方式を示す説明図である。例えば
、第４図の（Ａ）に示されるように、最初のベル描画に
おけるベル基準点が描画座標系Ｘ、Ｙの原点にある場合
、当該論理ベルが描画されることによってマスクプレー
ンメモリＭａｓｋＰＭの中央部にビット「１」が書き′
込まれる。

このとき描画座標系Ｘ、Ｙで描画された画素及びマスク
プレーンメモリＭａｓｋＰＭ上に書き込まれたビットは
夫々■で示される。

次に、第４図の（Ｂ）に示されるように、描画されるべ
き論理ベルの基準点が描画座標系Ｘ、　Ｙの（１，１）
に移動された場合、マスクスタートレジスタＭＳＸ、Ｍ
ＳＹ、及びマスクエンドレジスタＭＥＸ、ＭＥＹが保有
するアドレスも夫々ベル基準点の移動方向に追従してラ
ップアラウンドに移動され、当該論理ベルが描画される
と、そのスタートアドレスとエンドアドレスによって決
まるマスクプレーンメモリＭ’ａｓｋＰＭの相対的な中
央位置に、描画された画素に対応してビット「１」が書
き込まれる。このとき描画座標計Ｘ。

Ｙで描画された画素及びマスクプレーンメモリＭａｓｋ
ＰＭ上に書き込まれたビットは夫々■で示される。

また、第４図の（Ｃ）に示されるように、描画されるべ
き論理ベルの基準点が描画座標系Ｘ、Ｙの（２，２）に
移動された場合、マスクスタートレジスタＭＳＸ、ＭＳ
Ｙ、及びマスクエンドレジスタＭＥＸ、ＭＥＹの保有ア
ドレスも夫々ベル基準点の移動方向に追従してラップア
ラウンドに移動され、当該論理ベルが描画されると、そ
のスタートアドレスとエンドアドレスによって決まるマ
スクプレーンメモリＭａｓｋＰＭの相対的な中央位置に
、描画された画素に対応してビットｒｌＪが書き込まれ
る。このとき描画座標系ｘ、Ｙで描画された画素及びマ
スクプレーンメモリＭ　ａ　ｓ　ｋＰＭ上に書き込まれ
たビットは夫々■で示される。

第４図の（Ｄ）に示されるように、描画されるべき論理
ベルの基準点が描画座標系Ｘ、Ｙの（３゜２）に移動さ
れた場合も同様に作用し、このとき描画座標計Ｘ、Ｙで
描画された画素及びマスクプレーンメモリＭａｓｋＰＭ
上に書き込まれたビットは夫々■で示され、また、第４
図の（Ｅ）に示されるように、描画されるべき論理ベル
の基準点が描画座標系Ｘ、Ｙの（４，１）に移動された
ときの描画画素、及びそのときのマスクプレーンメモリ
ＭａｓｋＰＭ上の書き込みビットは夫々■で示される。

尚、マスクプレーンメモリＭａｓｋＰＭ上におけるスタ
ートアドレスの縦及び横方向に一致する各ビットはその
都度「０」とされることによって、現在の描画位置から
離れた位置の過去の描画に際して得られた既に不要とな
ったビットは消去されるようになっている。したがって
、ラップアラウンドしてスタートアドレスが上下又は左
右に１回転すると、それ以前の古い情報は全てクリアさ
れることになる。

次に上記実施例における論理ベル描画の全体的な動作を
第５図に示されるフローチャートに基づいて説明する。

論理ベル描画のためのコマンドに基づいて制御記憶μＲ
ＯＭからシーケンシャルに各種制御信号が各機能ブロッ
クに出力されると、先ず、カレントポインタｃｐｘ、ｃ
ｐｙによって指示される描画座標系のアドレスが所定位
置に移動される（ステップ５ＴＰ１）。即ち、ベル原点
が所定の描画位置に移動されることになる。次にベルポ
インタＰＲＸ、ＰＲＹが初期化されると共に（ステップ
５ＴＰ２）　、マスクプレーンメモリＭＰＭの参照エリ
アを決定するために、マスクスタートレジスタＭＳＸ、
ＭＳＹ、及びマスクエンドレジスタＭＥＸ、ＭＥＹが保
有するスタート及びエンドアドレスが、カレントポイン
タｃｐｘ、ｃｐｙによる指示位置の移動に追従して変更
される（ステップ５ＴＥＰ３）、更に、それに呼応して
マスクプレーンポインタＭＰＸ、ＭＰＹが初期化される
（ステップ５ＴＰ４）。

次いで、現在描画すべき画素がベルパターン上にあるか
の判別が行われ（ステップ５ＴＰ５）、さらにその判別
結果が肯定である場合には、マスクプレーンポインタＭ
ＰＸ、ＭＰＹによって指定されるマスクプレーンメモリ
ＭａｓｋＰＭの所定アドレスから読み出される来歴パタ
ーンデータがビット「０」であるが、即ち当該画素に対
する描画を行うことができるかの判別が行われる（ステ
ップ５ＴＰ６）。ステップ５ＴＰ６の判別結果が描画を
許容するとき、算術論理ユニットＡＬＵを介してカラー
ソースデータとディスティネーションデータとの色演算
が実行されて当該画素に対する描画が行われる。そして
、当該描画された画素に対応するマスクプレーンメモリ
ＭａｓｋＰＭ上の所定アドレスにビット「１」が書き込
まれる。

このようにして書き込まれたビット「１」に対応する画
素に対しては、マスクレジスタＭＳＫを介してそれ以降
の描画、すなわち２度描画が禁止される（ステップ５Ｔ
Ｐ７）。したがって、上記ステップ５ＴＰ６において、
マスクプレーンポインタＭＰＸ、ＭＰＹによって指定さ
れるマスクプレーンメモリＭａｓｋＰＭの所定アドレス
がら読み出される来歴パターンデータがビット「１」で
あると判断されたときは、ステップ５ＴＰ６は実行され
ず、同一画素に対する２度描画は確実に防止される。

上記のようにして画素に対する描画または非描画処理が
実行された後は、描画位置を次の画素に移動させるため
に、ベルポインタＰＲＸ、ＰＲＹ、及びマスクプレーン
ポインタＭＰＸ、ＭＰＹの保有アドレスを次の位置に変
更する（ステップ５ＴＰ８及び５ＴＰ９）。上記ステッ
プ５ＴＰ５からステップ５ＴＰ９までの動作は１つの論
理ベルを構成する全ての画素に対して描画又は非描画の
処理が行われるまで繰返し実行される。そして、ステッ
プＳＴＰ　ｌからステップ５ＴＰ１０までの動作は、カ
レントポインタＣＰＸ、ＣＰＹによる指示点が描画終了
点に一致するまで繰返し実行される。

このようなアルゴリズムによって論理ベル描画が実行さ
れた具体的な状態は第４図の（Ｅ）に示される。同図か
らも明らかなように、論理ベル描画においては、ベル原
点が１画素づつ移動されるために隣接するベルには重な
り合う画素が必然的に生ずるが、そのような重なる画素
に対して２度描画は完全に防止されている。

上記実施例によれば以下の作用効果を得るものである。

（１）ベル描画において書き換えられるべきフレームバ
ッファメモリＦＢＭの所定アドレス近傍の過去の描画来
歴に呼応して一旦描画された画素に対応するパータンの
来歴パターンデータを書き換え可能に記憶するマスクプ
レーンメモリＭ　ａ　ｓ　ｋＰＭが設けられ、描画アド
レスに呼応して順次マスクプレーンメモリＭａｓｋＰＭ
から読み出される来歴パターンデータに基づいて、当該
描画アドレスの画素に対して既に描画が行われている場
合にはその描画アドレスの画素に対する描画が禁止され
ることにより、隣接する論理ベル間で重なり合う画素に
対する２重描画を確実に防止することができる。

（２）上記作用効果より、ソースデータとディスティネ
ーションデータとに対する論理和、論理積、或いは排他
的論理和などの所定の色演算を確実に行うことができる
。

（３）上記作用効果（１）の２重描画防止の効果より、
描画時間の短縮に寄与することができる。

（４）マスクプレーンメモリＭａｓｋＰＭはフレームバ
ッファメモリとは独立して設けられているから、来歴パ
ターンデータの書き換え、及び、来歴パターンデータの
参照を、高速に行うことができ、描画速度の向上に寄与
することができる。

（５）マスクプレーンメモリＭａｓｋＰＭの仮想的な記
憶領域を相対移動させてラップアラウンドさせるような
方式で来歴パターンデータの書き込み及び参照が行われ
るようにされているから、フレームバッファメモリＦＢ
Ｍのアドレス空間よりも著しく小さな記憶容量を有する
マスクプレーンメモリＭａｓｋＰＭでもフレームバッフ
ァの全面描画をフォローし得る来歴パターンデータを容
易にそのマスクプレーンメモリＭａｓｋＰＭに保有させ
ることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。

例えば、上記実施例では、５画素の集合として定義され
た論理ベルを用いた場合について説明したが、論理ベル
の形状及び大きさは上記実施例に限定されず適宜変更す
ることができる。更に描画方式は上記実施例の論理ベル
描画に限定されず、１画素の大きさに従って描画を行う
通常描画にも適用することができる。また、来歴パター
ンデータを保有する記憶手段は、上記実施例で説明した
ラップアラウンド方式によってデータを書き換える構成
に限定されず、またその記憶容量も上記実施例に限定さ
れない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＳＩとしてのグラ
フィクコントローラに適用した場合について説明したが
、それに限定されず、描画機能を有するグラフィックタ
ーミナルなど種々の描画制御技術に適用することができ
る。本発明は、少なくとも、画像メモリに対して画像デ
ータを書き換える条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られ効果を簡単に説明すれば下記の通りである。

すなわち、描画に際して書き換えるべき画像メモリの所
定アドレス近傍の過去の描画来歴に呼応した来歴パター
ンデータを書き換え可能に記憶する記憶手段を画像メモ
リとは独立して設け、描画すべき画像メモリのアドレス
に対応する来歴パターンデータを参照して画像メモリへ
の書き込みの可否を制御すると共に、描画による画像メ
モリの書き換えが許可された画像メモリのアドレスに呼
応する上記記憶手段の所定アドレスには、それ以降の画
像メモリへの書き込みを禁止する情報を蓄えて来歴パタ
ーンを形成するようにしたものであるから、−旦描画さ
れた画素への２重描画が防止され、それによって、描画
に対するオーバヘッドの軽減、さらには画像メモリのデ
ータと書き換えるべき画像データとの間での所望の論理
演算の確実性を達成することができる。

【図面の簡単な説明】

第１図は本発明の１実施例であるグラフィックコントロ
ーラの要部を示すブロック図。 第２図はそのグラフィックコントローラが適用される画
像表示システムのブロック図、第３図は論理ベルの説明
図。 第４図はフレームバッファメモリに対する描画例とそれ
に対応してラップアラウンド形式でマスクプレーンメモ
リに格納される来歴パターンデータの状態とを示す説明
図、 第５図は論理ベル描画に際しての２重描画防止のための
制御手順を示すフローチャートである６ＭＰＵ・・・マ
イクロプロセッサ、ＧＤＰ・・・グラフィックコントロ
ーラ、ＦＢＭ・・・フレームバッファメモリ、ｃｐｘ、
ｃｐｙ・・・カレントポインタ、ＭＡＨ，ＭＡＬ・・・
メモリアドレスレジスタ、ＰＲＸ。 ＰＲＹ・・・ベルポインタ、ＰｅｌＤＭ・・・ベルデー
タメモリ、ＳＦＴ・・・シフタ、ＭａｓｋＰＭ・・・マ
スクプレーンメモリ、ＭＰＸ、ＭＰＹ・・・マスクプレ
ーンポインタ、ＭＳＸ、ＭＳＹ・・・マスクスタートレ
ジスタ、ＭＥＸ、ＭＥＹ・・・マスクエンドレジスタ、
ＭＳＫ・・・マスクレジスタ、ＲＤ　Ｂ・・・リードデ
ータバッファ、ＡＬＵ・・・算術論理ユニット、ＷＤＢ
・・・ライトデータバッファ、ＰＥＬ・・・論理ベル。 第　　２　　図 第　　３　　図 ｐＥｌ−締ヂＴへ〜ノワ 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、画像データを保持する画像メモリに対して画像デー
   タを書き換える描画機能を有し、書き換えるべきアドレ
   ス近傍の過去の描画来歴に呼応した来歴パターンデータ
   を書き換え可能に記憶する記憶手段と、描画すべき画像
   メモリのアドレスに対応する来歴パターンデータを参照
   して画像メモリへの書き込みの可否を制御する制御手段
   とを備えるものであることを特徴とする描画制御装置。 ２、上記来歴パターンデータを格納する記憶手段は、上
   記画像メモリとは独立して設けられ、描画アドレスの演
   算に追従して参照すべき来歴パターンデータが選択され
   るようにされて成るものであることを特徴とする特許請
   求の範囲第１項記載の描画制御装置。 ３、上記来歴パターンを格納する記憶手段は、描画によ
   る画像メモリの書き換えが許可された画像メモリのアド
   レスに呼応するアドレスに、それ以降の画像メモリへの
   書き込みを禁止する情報を蓄えて来歴パターンが形成さ
   れるものであることを特徴とする特許請求の範囲第１項
   記載の描画制御装置。