JPH04199340A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、記憶制御技術さらには半導体メモリにおける
データの転送方式に適用して特に有効な技術に関し、例
えばＡｉ用のガーベジ・コレクション機能を有するシス
テムのための半導体メモリに利用して有効な技術に関す
る。

［従来の技術］ ＰｒｏｌｏｇやＬｉ５ｐ等の論理型言語を用いるシステ
ムにおいては、推論を進めていく過程で適当な変数を用
いて判定や演算を繰り返し、リネージ状の過程を経て目
標に到達する。そのため、推論の過程でメモリ空間に大
きな変数領域を必要とし、しかも−旦目標に到達すると
、はとんどの変数がガーベジと呼ばれる不用データとな
る。

そこで、論理型言語を用いてデータ処理を実行するシス
テムではメモリの有効利用を図るため、ガーベジ・コレ
クション（ゴミ集め）機能が設けられている。

上記ガーベジ・コレクションは、例えば第７図に示すよ
うにメモリ空間に２つの変数領域Ａ、Ｂを持ち、推論の
過程で一方の領域Ａをカレントエリアとして使用し、目
標到達後に、領域Ａ内の有効データ■、■、■・・・・
のみを他方の変数領域Ｂへ整理して転送することで実行
していた。第７図においては、斜線部分がガーベジ（不
用データ）である。

従来のガーベジ・コレクション機能を有するシステムに
おいては、１つのメモリ内に２つの変数領域を設け、Ｃ
ＰＵが一旦内部に読み込んでから他の領域へ書き込むか
あるいは第８図に示すように２つの変数領域Ａ、Ｂを各
々別個のメモリＭＥＭｌ、ＭＥＭ２に割り当て、データ
の転送はソフトウェアもしくはＤＭＡコントローラＤＭ
ＡＣによって実行するようにしていた。

［発明が解決しようとする課題］ 従来のシステムでは、いずれの方式においてもガーベジ
・コレクション処理におけるデータ転送の際にメインメ
モリバスＭ−Ｂｕｓもしくはシステムバスを使用するた
め、システムのスループットが低下するという問題点が
あった。

なお、論理型言語マシンとガーベジ・コレクションに関
しては、［日経エレクトロニクス」１９８８年１月１１
日号、ｎｏ、４３８、ｐ１８５−＝ｐ’　２０　］に記
載がある。

本発明の目的は、ガーベジ・コレクション機能等データ
の並び換えを実行するシステムにおけるデータ転送を高
速化し、システムのスループットを向上させることにあ
る。

゛この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

半導体メモリ内に同時にアクセス可能なりつのメモリブ
ロックと、一方のメモリブロックから読み出されたデー
タを保持するバッファを設け、このバッファを介して上
記メモリブロック間でデータの転送を行なえるようにす
るものである。

また、同時に２つのメモリブロックをアクセスできるよ
うにするため、内部に転送先用のアドレスカウンタを設
けるかもしくは２つのアドレスを時分割方式で入力させ
るようにする。

［作用］ 上記した手段によれば、ガーベジ・コレクション等のデ
ータ転送をメモリ内部において１サイクルで実行できる
とともに、外部のバスを使用しないで済むため、データ
転送を高速化し、システムのスループットを向上させる
という上記目的を達成することができる。

以下、図面を用いて本発明の詳細な説明する。

［実施例コ 第１図は本発明を適用した半導体メモリの一実施例のブ
ロック図である。

特に制限されないが、図面に示された各回路ブロックは
単結晶シリコン基板のような全体として一個の半導体チ
ップ上において形成される。

この実施例のメモリには、各々別個のアドレスによって
同時にアクセス可能にされた２つのメモリマットＭＭＩ
とＭＭ２が設けられている。これとともに、メモリマッ
トＭＭＩに対応（７てＸ系アドレスデコーダＸ−ＤＥＣ
］とＹ系アドレスデコ・−ダＹ−１ＤＥＣＩが、またメ
モリマットＭＭ２に対応してＸ系アドレスデコーダＸ＝
ｒ）ＥＣ２とＹ系アドレスデコーダＹ＝−ＤＥＣ２がそ
れぞれ設けられている。また、チップ内にはアト１ノス
カウンタＡ−ＣＮＴが設けられている。ががるアドレス
カウンタＡ−ＣＮＴは、外部からのチップイネーブル信
号のような制御信号σ下もしくはシステムクロックによ
ってインクリメントされるように構成されている。

そして、メモリマットＭＭｌ側のデコーダＸ−１）ＥＣ
Ｉ、Ｙ−ＤＥＣＩには外部アドレス入力端子Ａ　ｌ）　
Ｄを介して外部アドレス信号が、またメモリマットＭＭ
２側のデコーダＸ　−ｒ）、Ｆ、Ｃ２、Ｙ、７ＤＥＣ２
には上記アドレスカウンタＡ−Ｃ’ＮＴによって形成さ
れたアドレス信号が供給されるようにされている。　　
　　− さらに、この実施例のメモリには、各メモリマットＭＭ
ＩとＭＭ２に対応して、読出しデータもしくは書込みデ
ータをラッチするレジスタＲＥＧ１’、ＲＥＧ２がそれ
ぞれ設けられ、これらのレジスタＲＥＧＩとＲＥＧ２問
およびレジスタＲＥＧ１、ＲＥＧ２とデータ入力端子Ｉ
１０との間にはバッファＢＦＦｌ、ＢＦＦ２．ＢＦＦ３
がそれぞれ設けられている。

次に、上記メモリの使用方法について説明する。

第３図には上記メモリをバッファ記憶方式のマイクロコ
ンピュータシステムのメインメモリとして使用した場合
のシステム構成例が示されている。

この実施例のシステムでは特に制限されないがマイクロ
プロセッサ１に接続されたＣＰＵバス２と、上記実施例
（第１図）のメモリ３やプログラムＲＯＭ４、ＣＲ７表
示装置５、磁気ディスク装置６等が接続されたメインメ
モリバス７どの間にキャッシュメモリ８が接続され、所
望のデータがキャッシュメモリ８内にないときやガーベ
ジ・コレクション処理が実行されるときには、キャッシ
ュメモリ８が単なるバッファとして働き、マイクロプロ
セッサ１がキャッシュメモリ８を介してメインメモリ３
をアクセスするようになっている。

ガーベジ・コレクション処理が開始されると、第２図に
示すように先ずマイクロプロセッサ１からメインメモリ
３に対して転送先アドレスが供給され、チップイネーブ
ル信号コ−［−がロウレベルにアサートされる。すると
、入力されたアドレスがメモリマットＭＭＩ側のアドレ
スデコーダＸ−ＤＥＣＩ、Ｙ−ＤＥＣＩに供給され、メ
モリマットＭＭＩ内の１本のワード線ＷＡｉが選択され
て１行分のデータが読み出され、レジスタＲＥＧＩに保
持される。そして、このレジスタＲＥＣ；１に保持され
たデータのうちＹアドレスデコーダＹ　’−ＤＥＣＩに
よって指定された１ビツトまたは複数ビットのデータが
バッファＢＦＦ１を介してレジスタＲＥＧ２に転送され
る。

一方、メモリ３内部のアドレスカウンタＡ＝ＣＮＴは、
チップイネーブルＣＥがロウレベルにされるとイシクリ
メントされ、カウンタの値が転送先アドレスとしてデコ
ーダＸ、＝−ＤＥＣ２，Ｙ−ＤＥ　Ｃ，２に供給されて
メモリマットＭＭ２内の１本のワード線ＷＢｊが選択さ
れる。すると、そのときまでにレジスタＲＥＧ２に転送
され保持されているデータが、メモリマットＭＭ２内の
ＹデコーダＹ−ＤＥＣ２により選択されているメモリセ
ルに書き込まれる。

これによってメモリマットＭＭＩからＭＭ２へのデータ
転送が終了する。

このように、上記実施例においては、ガーベジ・コレク
ションの際のデータ転送が１サイクルで終了するととも
に、ＬＳＩ内部でのデータ転送であるため転送速度も高
速化される。

なお、第１図のメモリにおいて、メモリマットＭＭＩか
らＭＭ２に転送されたデータを参照するには、マイクロ
プロセッサ１が内部アドレスカウンタＡ−ＣＮＴに所望
のアドレスを直接もしくは間接的にセットするかあるい
はメモリマットＭＭ２へ転送されたデータを再びメモリ
マットＭＭ４に戻してからアクセスすればよい。

第４図には本発明に係る半導体メモリの第２の実施例が
示されている。

この実施例は第１の実施例とほぼ同一の構成であり、２
つのメモリマットＭＭ１．ＭＭ２とそれに対応するデコ
ーダＸ＝ＤＥＣ］〜Ｙ−ＤＥＣ２およびメモリマット間
のデータ転送用レジスタＲＥＧＩ、ＲＥＧ２とバッファ
ＢＦＦＩ〜ＢＦＦ３を有している。異なるのは、メモリ
マットＭＭ、１からＭＭ２へのデータ転送とともにメモ
リマットＭＭ２からＭＭＩへのデータ転送を可能にする
ため、外部アドレスとカウンタＡ　−ＣＮ、Ｔ内アドレ
スとの切換えを行なうアドレスマルチプレクサＭＰＸＩ
およびＭＰＸ２を備えている点と、レジスタＲＥ、Ｇｌ
とＲＥ０２間のバッファＢＦＦ　ｌとして双方向性バッ
ファを使用している点のみである。

」１記アドレスマルチプレクサＭ　Ｐ　Ｘ　ｉおよびＭ
ＰＸ２はＣＰＵ等の外部装置から供給されるカレント情
報のような制御信号ＣＴに基づいて相補的に制御され、
メモリマットＭＭＩ側のマルチプレクサＭＰＸ　ｌが外
部アドレスをデコーダＸ　−、Ｄ　、ＥＣ１，Ｙ−ＤＥ
Ｃｌに供給しているときは、メモリマットＭＭ２側のマ
ルチプレクサＭＰＸ２はアドレスカウンタＡ−ＣＮＴの
値を転送先アドレスとしてデコーダＸ−ＤＥＣ，２，Ｙ
−ＤＥＣ２に供給する。また、マルチプレクサＭＰＸＩ
がアドレスカウンタＡ−ＣＮＴの値をデコーダＸ−ＤＥ
Ｃ１、Ｙ−ＤＥＣＩに供給しているときは、マルチプレ
クサＭＰＸ２は外部アドレスをデコーダＸ−ＤＥＣ２，
Ｙ−ＤＥＣ２に供給するように制御されるようになって
いる。

この実施例のメモリのように、２つのメモリマット間で
いずれの方向へもデータ転送が可能であると、いずれの
メモリマットもカレントメモリとして使用できるのでガ
ーベジ・コレクション機能を有するシステムにおける推
論等の処理を効率良く行なうことができる。

第５図には本発明に係る半導体メモリの第３の実施例が
示されている。

前記第１及び第２の実施例においてはいずれもメモリチ
ップ内に転送先アドレスを発生するアドレスカウンタが
内蔵されているのに対し、この第３の実施例のメモリに
おいてはメモリマットＭＭｔ、ＭＭ２に対する転送元ア
ドレスおよび転送先アドレスをともに外部から与えるよ
うにされている。

この場合、第６図に示すようにバスを時分割方式で使用
して２つのアドレスを与えてやればよい。

この実施例のメモリにおいても、転送元アドレスと転送
先アドレスを逆にすることで、メモリマットＭＭＩから
ＭＭ２へのデータ転送の他、メモリマットＭＭ２からＭ
ＭＩへのデータ転送も可能である。

なお、上記第１〜第３のいずれの実施例の半導体メモリ
も、メモリマットをスタティック型またはダイナミック
型いずれの形式の記憶セルで構成してもよい。ただし、
第２図のようなバッファ記憶方式のシステムを構成する
メインメモリとして使用する場合にはダイナミック型と
し、ＣＰＵが直接アクセスするメモリとして使用する場
合にはスタティック型とするのがよい。

また、上記実施例では、本発明のメモリを用いてガーベ
ジ・コレクション処理を実行する場合を例にとって説明
したが、本発明のメモリはガーベジ・コレクションの他
、プログラムエリアやレジスタバンクをメモリ内におい
て再配置するダイナミックリロケーション機能を実現す
る場合やソート処理等データを所定の規則に従って並び
換える場合などに利用することができる。

以上説明したように上記実施例は、半導体メモリ内に同
時にアクセス可能な２つのメモリブロックと、一方のメ
モリブロックから読み出されたデータを保持するバッフ
ァを設け、このバッファを介して上記メモリブロック間
でデータの転送を行なえるようにするとともに、内部に
転送先用のアドレスカウンタを設けるかもしくは２つの
アドレスを時分割方式で入力させるようにしたので、ガ
ーベジ・コレクション等のデータ転送をメモリ内部にお
いてＩサイクルで実行できるとともに、外部のバスを使
用しないで済むため、データ転送を高速化し、システム
のスループットを向上させることができるという効果が
ある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
メモリ内に同時にアクセス可能なメモリブロックとして
２つのメモリマットを設けているが、３つ以上のメモリ
マットを設け、そのうち２つを使ってデータの並び換え
を行なうようにしてもよい。また、メモリブロックはマ
ット形式に限定されず、複数のメモリマットを１つのメ
モリブロックとして扱ってもよい。

要するに別個のアドレスで同時にアクセス可能なメモリ
群が２つあればよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるメモリＬ、　Ｓ　Ｉ
に適用したものについて説明したが、この発明はそれに
限定されず、マイクロプロセッサやコントローラＬＳＩ
その他のＬＳＩに内蔵されるメモリの構成に利用するこ
とができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ガーベジ・コレクション機能等データの並び
換えを実行するシステムにおけるデータ転送を高速化し
、システムのスルーブツトを向上させることができる。

【図面の簡単な説明】

第１図は本発明に係る半導体メモリの第１の実施例を示
すブロック図、 第２図はそのメモリにおける内部データ転送時のタイミ
ングチャート、 第３図はそのメモリを用いたマイクロコンピュータシス
テムの構成例を示すブロック図、第４図は本発明に係る
半導体メモリの第２の実施例を示すブロック図、 第５図は本発明に係る半導体メモリの第３の実施例を示
すブロック図、 第６図はそのメモリにおける内部データ転送時のタイミ
ングチャート、 第７図はガーベジ・コレクション処理の内容を模式的に
示すメモリマツプ、 第８図は従来のガーベジ・コレクション機能を有するシ
ステムの構成例を示すブロック図である。 ＭＭＩ、ＭＭ２・・・メモリブロック（メモリマット）
、ＲＥＧＩ、ＲＥＣ；２・・・レジスタ、ＢＦ　Ｆ　ｌ
　−Ｂ　Ｆ　Ｆ　３・・・・バッファ、Ａ、−ＣＮＴ・
・・アドレスカウンタ、ＭＰＸ　１．ＭＦ）Ｘ、２・・
・・マルチプレクサ。 代理人　弁理士　大日方富ｔ’（Ａ　、、二）ｊ：、、
・、ｆ：７ 一一ノー！ノ１ 第１図 第２図 Ｗ日 畔卆＋−−−− ａｂｃ　　　　ｄ 第３図 ／１　　　　　　　　・８ 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、各々別個のアドレス信号によって同時にアクセス可
   能な２以上のメモリブロックと、これらのメモリブロッ
   ク間に設けられたデータバッファを備えてなることを特
   徴とする半導体記憶装置。 ２、上記メモリブロックのいずれか一方に対して供給さ
   れる内部アドレス信号を発生するアドレスカウンタを備
   え、一方のメモリブロックには上記アドレスカウンタの
   値が、また他方のメモリブロックには外部から入力され
   たアドレス信号が供給されるように構成されていること
   を特徴とする請求項１記載の半導体記憶装置。 ３、上記メモリブロックに対応してアドレス切換手段が
   それぞれ設けられ、外部アドレスまたはアドレスカウン
   タの値のいずれかを選択的に供給可能にされていること
   を特徴とする請求項１もしくは２記載の半導体記憶装置
   。