JPH04196545A - 両面ワイヤボンディング基板組立体製造用ワークテーブル - Google Patents

両面ワイヤボンディング基板組立体製造用ワークテーブル

Info

Publication number
JPH04196545A
JPH04196545A JP2328428A JP32842890A JPH04196545A JP H04196545 A JPH04196545 A JP H04196545A JP 2328428 A JP2328428 A JP 2328428A JP 32842890 A JP32842890 A JP 32842890A JP H04196545 A JPH04196545 A JP H04196545A
Authority
JP
Japan
Prior art keywords
board assembly
wire bonding
substrate
chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2328428A
Other languages
English (en)
Other versions
JP2824148B2 (ja
Inventor
Seiji Kogure
木暮　誠司
Mamoru Shinjo
新城　護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2328428A priority Critical patent/JP2824148B2/ja
Priority to US07/797,128 priority patent/US5337467A/en
Publication of JPH04196545A publication Critical patent/JPH04196545A/ja
Application granted granted Critical
Publication of JP2824148B2 publication Critical patent/JP2824148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0173—Template for holding a PCB having mounted components thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00—Work holders
    • Y10S269/901—Collapsible or foldable work holder supporting structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板の両面にワイヤボンディングがされた両面ワイヤボ
ンディング基板組立体に関し、高集積度化を可能とする
ことを目的とし、基板の両面に、夫々ＩＣチップが実装
され、ワイヤがボンディングされ、樹脂によって封止さ
れるよう構成する。
〔産業上の利用分野〕
本発明は基板の両面にワイヤボンディングかされた両面
ワイヤポンディング基板組立体に関する。
基板組立体の小型化を図るために、基板に直接ＩＣチッ
プを実装するチップオンボード方法か採用されてきてい
る。
現在更に高集積化を図って基板組立体を小型化すること
か望まれている。
〔従来の技術〕
第８図は従来のワイヤボンディング基板組立体１を示す
。
この基板組立体ｌは、基板２の一方の面３上に、ＩＣチ
ップ４．５及びコンデンサ６が表面実装され、ＩＣチッ
プ４，５については、ワイヤ７．８がボンディングされ
、更に、合成樹脂９，１０により封止された構造である
。
ワイヤ７．８のボンディングは、基板２を、ヒータ１１
が内蔵された平坦なワークテーブル１２上に載置し、下
側よりヒータ１１により加熱しつつ、超音波ボンディン
グツール（図示せず）を使用して行われる。
〔発明か解決しようとする課題〕
従来のワイヤボンディング基板組立体ｌは基板２の一方
の面３にだけＩＣチップ４，５か実装された構造である
ため、実装密度を上げるには限度かあり、基板組立体１
の更に小型化を図ることか困難であった。
ここで、集積度を上げるためにＩＣチップを基板２の他
方の面１３にも実装することが考えられる。
しかし、他方の面１３が上面となる向きで基板２をワー
クテーブル１２上に載置すると、第９図に示すように、
既に一方の面３上に既に実装されているＩＣチップ４，
５等が存在することによって、符号１４で示すように基
板２がワークテーブル１２より浮いてしまう。
このため、ワイヤボンディングかされる部分を加熱する
ことが出来ず、また、超音波ボンディングツール（図示
せず）により加えられた超音波か周囲に逃げてしまいボ
ンディング部に集中的に作用しにくくなり、超音波ワイ
ヤボンディングか安定に行われなくなってしまう。
従って、基板２の両方の面３，１３へのワイヤポンディ
ングを伴う実装は実現出来なかった。
本発明は、高集積度化を可能とした両面ワイヤポンディ
ング基板組立体を提供することを目的とする。
〔課題を解決するための手段〕
請求項１の発明は、基板の両面に、夫々ＩＣチップが実
装され、ワイヤがボンディングされ、樹脂によって封止
された構成としたものである。
請求項２の発明は、基板の他方の面である下面全体を平
板状のワークテーブル上に支持して、該基板の上面であ
る一方の面に、ＩＣチップを実装し、ワイヤをボンディ
ングし、樹脂により封止する一方面実装工程と、 該一方面実装工程が終了した半完成基板組立体を表裏反
転し、上記一方の面のうち樹脂封止部分を避けた部位を
選択的に支持した状態で、上記他方の面に、ＩＣチップ
を実装し、ワイヤをボンディングし、樹脂により封止す
る他方面実装工程とよりなる構成としたものである。
請求項３の発明は、基板の一方の面にＩＣチップか実装
され、ワイヤがボンディングされ、樹脂によって封止さ
れた半完成基板組立体の上記基板の他方の面にＩＣチッ
プを実装し、ワイヤをボンディングし、樹脂より封止す
るときに下面とされた上記一方の面を支持するワークテ
ーブルであって、 夫々がヒータを内蔵しており一の面内に整列して配され
た多数のブロックと、 各ブロック毎に設けてあり、各ブロックを昇降させるブ
ロック昇降機構と、 上記半完成基板組立体の上記基板の一方の面のＩＣチッ
プの位置及び形状に応じて上記ブロック昇降機構を選択
的に動作させる制御手段とよりなり、 上記一方の面のうちＩＣチップか実装されていない部分
に対応するブロックか上記半完成基板組立体の基板を支
持可能状態とされる構成としたものである。
〔作用〕
請求項１の発明において、基板の両面にＩＣチップが実
装されてワイヤボンディングされた構造は、実装にワイ
ヤボンディングを伴う基板組立体の高密度化を特徴とす
る 請求項２の発明において、樹脂封止部分を避けた部位を
支持することにより、基板の加熱を可能とし、且つワイ
ヤボンディングのときの超音波のエネルギをボンディン
グすべき部位に有効に作用させることを可能とし、基板
の他方の面に対するワイヤボンディングを特徴とする 請求項３の発明において、多数のブロックのうち所定の
ブロックにより半完成基板組立体を支持する構成は、下
面側のＩＣチップに無用な応力か作用することを防止す
ると共に基板をワイヤボンディングが良好に行われる状
態で支持することを可能とする。
〔実施例〕
第１図は本発明の一実施例になる両面ワイヤボンディン
グ基板組立体２０を示す。
図中、第８図に示す構成部分と対応する部分には同一符
号を付す。
基板組立体２０は、基板２の一方の面３上に、ＩＣチッ
プ４，５及びコンデンサ６が表面実装され、ＩＣチップ
４．５については、ワイヤ７．８が超音波ボンディング
され、更に合成樹脂９゜ｌＯにより封止された構造であ
り、且つ、基板２の他方の面１３上に、ＩＣチップ２１
及びコンデンサ２２が表面実装され、ＩＣチップ２１に
ついては、ワイヤ２３が超音波ボ・ンディングされ、更
に合成樹脂２４により封止された構造である。
上記構成になる基板組立体２０によれば、基板２の両方
の面３，１３がワイヤボンディングを伴うＩＣチップの
実装面として利用されているため、従来に比へて集積度
か約２倍となり、従来に比へてサイズか小型となる。
次に上記構造の基板組立体２０の製造に使用するワーク
テーブルについて説明する。
第２図は、ワークテーブル３０を示す。
３１〜４６は夫々ブロックであり、密接して面内に整列
して配しである。
ブロック３１〜４７は、第３図に示すように上面か例え
ば１０１０ｍｍＸ１０の大きさである。
５１〜６７はヒータであり、上記各ブロック３１〜４７
毎にその上面近傍に組込まれている。
７１〜８７はモータであり、各ブロック３１〜４６に対
応して設けてあり、ベース８８上に設置しである。
９１〜１０７は各モータ７１〜８７のねじ軸てあり、各
ブロック３１〜４７に螺合している。ねじ軸が回転する
ことにより、ブロックが昇降される。
１１１〜１２７はモータ駆動回路であり、各モータ７１
〜８７毎に設けである。
モータ７１〜８７．ねじ軸９１〜１０７．及びモータ駆
動回路１１１〜１２７がブロック昇降機構１３０を構成
する。
１３１は制御回路であり、モータ駆動回路１１１〜１２
７を制御する。
１３２はＣＡＤデータベースであり、上記基板２の一方
の面３上におけるＩＣチップ４，５及びコンデンサ６か
実装されている位置Ｐ、、Ｐ、。
Ｐ３のデータ等か記憶されている。
１３３はライブラリーであり、同じく上記基板２の一方
の面３上に実装されているＩＣチップ４゜５及びコンデ
ンサ６の形状のデータ等か記憶されている。
制御回路１３１は、ＣＡＤデータベース１３２及びライ
ブラリー１３３から入来するデータに基づいて、所定の
モータ駆動回路を選択して動作させる。
制御回路１３１．ＣＡＤデータベース１３２．及びライ
ブラリー１３３が制御手段１３４を構成する。
次に、上記構造のワークテーブル３０を使用して、第１
図に示す両面ワイヤボンディング基板組立体２０を製造
する方法について説明する。
基板２の一方の面３上への実装、ワイヤボンディング及
び樹脂封止は、第８図に示すように、平板状のワークテ
ーブル１２を使用して、従来と同様に行う。
上記の工程が終了すると、基板２は、半完成基板組立体
１４０となり、これが表裏反転された状態で、第４図に
矢印１４１で示すようにレール（図示せず）に支持案内
されつつ水平状態でワークテーブル３０上に搬送されて
くる。
ワークテーブル３０は、全部のブロック３１〜４７が下
降した位置しに位置しており、半完成基板組立体１４０
の搬送を邪魔しない。
半完成基板組立体１４０がワークテーブル３０の真上の
位置に到ってストッパ（図示せず）に係止されて停止す
ると、ＣＡ、　Ｄデータベース１３２よりＩＣチップ４
．５及びコンデンサ６の位置Ｐ　１゜Ｐｔ、Ｐｓのデー
タが制御回路１３１に供給され、且つライブラリー１３
３からＩＣチップ４．５及びコンデンサ６の形状のデー
タが制御回路１３１に供給される。
制御回路１３１は上記の供給されたデータに基づいて、
第２図中、モータ駆動回路１１１〜１２７のうち、モー
タ駆動回路１１１　、１１６　、１１７　、１１８　。
１２２　、１２７に制御信号を出力する。
これにより、各モータ駆動回路１１１　、１１６〜１１
８　、１２２　、１２７が動作し、第５図に示すように
、モータ７１．７６〜７８．８２．８７が駆動され、ね
じ軸９１．９６〜９８．１０２　、１０７か回転して、
ブロック３１．３６〜３８，４２．４７が上昇位置Ｈま
で上昇する。
ブロック３１．３６〜３８．４２．４７は、半完成基板
組立体１４０の基板２の一方の面３のうち樹脂封止部分
を避けた部位に当接して、基板２の面３を支持する。
これにより、半完成基板組立体１４０は、基板２の一方
の面３とワークテーブル３０との間に無用な隙間が無い
状態で堅固且つ安定に支持され、且つ基板２がヒータ５
１．５６〜５８，６２．６７により加熱される。
この状態で、第６図に示すように、他方の面１３上に、
ＩＣチップ２１及びコンデンサ２２かダイボンディング
され、ＩＣチップ２１については、ワイヤ２３か超音波
ボンディングされ、更に合成樹脂２４により封止される
。
超音波ボンディングすべき部位は、ヒータ５７゜５８．
６２により加熱されており、且つブロック３６〜３８及
び４２により浮きなく支持されている。
このため、ワイヤ２３の超音波ボンディングは安定に行
われ、ワイヤ２３は良好にボンディングされる。
またダイボンディング及び樹脂封止も共に良好に行われ
る。
また、第５図、第６図に示すようにＩＣチップ４．５及
びコンデンサ６に対向する部位のブロック３３〜３５．
３９〜４１．４３〜４６はＩＣチップ４，５及びコンデ
ンサ６より離れており、ＩＣチップ４，５及びコンデン
サ６には無用な応力が一切作用せず、ＩＣチップ４，５
及びコンデンサ６は損傷することから保護される。
これにより、両面ワイヤボンディング基板組立体２０か
正常に製造される。
なお、ワイヤボンディング後又は樹脂封止後に、ブロッ
ク３１．３６〜３８，４２．４７がＬ位置に下降し、組
立体２０は矢印１４２方向に送り出される。
第７図は、半完成基板組立体１４０か矢印１５０で示す
ように下降して搬送されてくる場合のワークテーブル３
０の動作を示す。
最初、ワークテーブル３０は、第７図（Ａ）に示すよう
に、全部のブロック３１〜４７か上昇位置Ｈに位置して
いる。
半完成基板組立体１４０が下降してくると、同図（Ｂ）
に示すように、ＩＣチップ４に対向するブロック３２〜
３５．コンデンサ６に対向するブロック３９〜４１．及
びＩＣチップ５に対向するブロック４３〜４６が下動し
て下降位置しに到り、上昇位置Ｈに残っているブロック
３１．３６〜３８．４２．４７により半完成基板組立体
１４０の基板２の一方の面３を支持する。
また本発明は、テープキャリヤ方式のボンディングの場
合にも適用可能である。
〔発明の効果〕
以上説明した様に、請求項１の発明によれば、基板の両
面にワイヤボンディングか行われる構成の基板組立体に
おいて、従来の片面たけにＩＣチップを実装した構造に
比べて、ＩＣチップ実装の高密度化を図ることが出来、
基板組立体のサイズの小型化を図ることが出来る。
請求項２の発明によれば、他方面実装工程におけるワイ
ヤボンディングも良好に行うことか出来、両面ワイヤボ
ンディング基板組立体を正常に製造することが出来る。
請求項３の発明によれば、半完成基板組立体を、適当に
加熱し且つ無用な隙間が無い状態で支持することが出来
るため、半完成基板組立体の上面へのワイヤボンディン
グを良好に行うことが出来る。
また、下面側のＩＣチップが損傷することを防止出来る
。
【図面の簡単な説明】
第１図は本発明の一実施例の両面ワイヤボンディング基
板組立体を示す図、 第２図は第１図の両面ワイヤボンディング基板組立体の
製造に使用する本発明のワークテーブルの一実施例を示
す図、 第３図は第２図中の−のブロック及びモータを示す図、 第４図は搬送されてくる半完成基板組立体及びそのとき
のワークテーブルの状態を示す図、第５図はワークテー
ブルが半完成基板組立体を支持した状態を示す図、 第６図はワークテーブルに支持された半完成基板組立体
の上面にワイヤボンディングした状態を示す図、 第７図は半完成基板組立体の上方より搬送されてくる場
合の本発明のワークテーブルの動作を示す図、 第８図は従来のワイヤボンディング基板組立体の１例を
示す図、 第９図は第８図のワークテーブルにワイヤボンディング
基板組立体を表裏反転させて支持した状態を示す図であ
る。 図において、 ２は基板、 ３は一方の面、 ４．５．２１はＩＣチップ、 ７．８．２３はワイヤ、 ９．１０．２４は合成樹脂、 １３は他方の面、 ３０はワークテーブル、 ３１〜４７はブロック、 ５１〜６７はヒータ、 ７１〜８７はモータ、 ８８はベース、 ９１〜１０７はねじ軸、 １１１〜１２７はモータ駆動回路、 １３０はブロック昇降機構、 １３１は制纒回路、 ！３２はＣＡＤデータベース、 １３３はライブラリー、 １３４は制御手段、 １４０は半完成基板組立体 を示す。 特許出願人　富　士　通　株式会社 ζＬイゴ７．ｒ乙２モ゛イー　ｎ・ 第６図

Claims (3)

    【特許請求の範囲】
  1. （１）基板（２）の両面（３、１３）に、夫々ＩＣチッ
    プ（４、５、６）が実装され、ワイヤ（７、８、２３）
    がボンディングされ、樹脂（９、１０、２４）によって
    封止された構成としたことを特徴とする両面ワイヤボン
    ディング基板組立体。
  2. （２）基板（２）の他方の面（１３）である下面全体を
    平板状のワークテーブル（１２）上に支持して、該基板
    の上面である一方の面（３）に、ＩＣチップ（４、５）
    を実装し、ワイヤ（７、８）をボンディングし、樹脂（
    ９、１０）により封止する一方面実装工程と、 該一方面実装工程が終了した半完成基板組立体（１４０
    ）を表裏反転し、上記一方の面のうち樹脂封止部分（９
    、１０）を避けた部位を選択的に支持した状態で、上記
    他方の面（１３）に、ＩＣチップ（２１）を実装し、ワ
    イヤ（２３）をボンディングし、樹脂（２４）により封
    止する他方面実装工程とよりなることを特徴とする両面
    ワイヤボンディング基板組立体製造方法。
  3. （３）基板の一方の面（３）にＩＣチップ（４、５）が
    実装され、ワイヤ（７、８）がボンディングされ、樹脂
    （９、１０）によって封止された半完成基板組立体（１
    ４０）の上記基板の他方の面（１３）にＩＣチップを実
    装し、ワイヤ（２３）をボンディングし、樹脂（２４）
    により封止するときに下面とされた上記一方の面（３）
    を支持するワークテーブルであって、 夫々がヒータ（５１〜６７）を内蔵しており一の面内に
    整列して配された多数のブロック（３１〜４７）と、 各ブロック毎に設けてあり、各ブロックを昇降させるブ
    ロック昇降機構（１３０）と、 上記半完成基板組立体の上記基板の一方の面（３）のＩ
    Ｃチップ（４、５）の位置及び形状に応じて上記ブロッ
    ク昇降機構（１３０）を選択的に動作させる制御手段（
    ３４）とよりなり、 上記一方の面のうちＩＣチップ（４、５）が実装されて
    いない部分に対応するブロック（３１、３６〜３８、４
    ２、４７）が上記半完成基板組立体（１４０）の基板（
    ２）を支持可能状態とされる構成としたことを特徴とす
    る両面ワイヤボンディング基板組立体製造用ワークテー
    ブル。
JP2328428A 1990-11-28 1990-11-28 両面ワイヤボンディング基板組立体製造用ワークテーブル Expired - Fee Related JP2824148B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2328428A JP2824148B2 (ja) 1990-11-28 1990-11-28 両面ワイヤボンディング基板組立体製造用ワークテーブル
US07/797,128 US5337467A (en) 1990-11-28 1991-11-22 Method of producing wire-bonded substrate assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2328428A JP2824148B2 (ja) 1990-11-28 1990-11-28 両面ワイヤボンディング基板組立体製造用ワークテーブル

Publications (2)

Publication Number Publication Date
JPH04196545A true JPH04196545A (ja) 1992-07-16
JP2824148B2 JP2824148B2 (ja) 1998-11-11

Family

ID=18210153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2328428A Expired - Fee Related JP2824148B2 (ja) 1990-11-28 1990-11-28 両面ワイヤボンディング基板組立体製造用ワークテーブル

Country Status (2)

Country Link
US (1) US5337467A (ja)
JP (1) JP2824148B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608638A (en) * 1995-02-06 1997-03-04 Advanced Micro Devices Device and method for automation of a build sheet to manufacture a packaged integrated circuit
DE19731268A1 (de) * 1996-07-23 1998-01-29 Rolm Systems Anschlußklemmenmechanismus für eine ein- oder zweiseitige Leiterplatte
US6110805A (en) * 1997-12-19 2000-08-29 Micron Technology, Inc. Method and apparatus for attaching a workpiece to a workpiece support
WO2001058233A1 (fr) * 2000-01-31 2001-08-09 Shibaura Mechatronics Corporation Procede et appareil de montage d'un dispositif electronique
JP2002076589A (ja) 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US7289617B2 (en) * 2004-12-22 2007-10-30 Aol Llc Phone line supervisory controls

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU513941B2 (en) * 1977-06-14 1981-01-15 Cosamia Limited Lead cropping apparatus
JPS594132A (ja) * 1982-06-30 1984-01-10 Nec Corp 混成集積回路装置
JPS60100496A (ja) * 1983-11-05 1985-06-04 松下電工株式会社 プリント配線板
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPS61287131A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリア
JPS62291156A (ja) * 1986-06-11 1987-12-17 Nec Corp 混成集積回路装置
US5144535A (en) * 1989-04-20 1992-09-01 U.S. Philips Corporation Method of mounting electrical and/or electronic components of a printed circuit board
US5054193A (en) * 1989-08-28 1991-10-08 Hewlett-Packard Company Printed circuit board fixture and a method of assembling a printed circuit board
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components

Also Published As

Publication number Publication date
JP2824148B2 (ja) 1998-11-11
US5337467A (en) 1994-08-16

Similar Documents

Publication Publication Date Title
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US4862249A (en) Packaging system for stacking integrated circuits
KR100929197B1 (ko) 반도체칩 본딩 장치 및 이를 이용한 반도체칩 본딩 방법
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
KR20050005241A (ko) 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
US7654436B2 (en) Wire bonding system utilizing multiple positioning tables
JPH04196545A (ja) 両面ワイヤボンディング基板組立体製造用ワークテーブル
JP2019051645A (ja) 保持部材、保持部材の製造方法、保持機構及び製品の製造装置
KR100996264B1 (ko) 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
KR101779701B1 (ko) 제조 장치 및 제조 방법
JP2000100854A (ja) 半導体装置
JPH03227045A (ja) パワーモジュール
KR101097062B1 (ko) 다이 본더
CN220253187U (zh) 双面焊线长基板pcb的固定治具
JPS6130041A (ja) 半導体装置組立装置
KR100271180B1 (ko) F－bga 반도체패키지의 제조방법 및 몰드금형 구조
JPH0786459A (ja) 半導体装置
CN202339565U (zh) 一种新型智能卡
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
KR200411073Y1 (ko) 평판디스플레이의 제조를 위한 전자부품의 접합장치
JP3630043B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0730050A (ja) リ−ドフレ−ム
JPH11135543A (ja) 半導体製造装置
JPH0223025B2 (ja)
JP2002299547A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees