JP3630043B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3630043B2
JP3630043B2 JP30903199A JP30903199A JP3630043B2 JP 3630043 B2 JP3630043 B2 JP 3630043B2 JP 30903199 A JP30903199 A JP 30903199A JP 30903199 A JP30903199 A JP 30903199A JP 3630043 B2 JP3630043 B2 JP 3630043B2
Authority
JP
Japan
Prior art keywords
stage
lead frame
semiconductor device
bonding
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30903199A
Other languages
English (en)
Other versions
JP2001127098A (ja
Inventor
邦光 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP30903199A priority Critical patent/JP3630043B2/ja
Priority to US09/695,998 priority patent/US6531336B1/en
Publication of JP2001127098A publication Critical patent/JP2001127098A/ja
Application granted granted Critical
Publication of JP3630043B2 publication Critical patent/JP3630043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの形態として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などのようにリードフレームに半導体チップが搭載されたものがある。詳しくは、リードフレームのダイパッド上に半導体チップが搭載され、半導体チップの電極はリードフレームのリードにワイヤボンディングされる。また、半導体チップの全体は樹脂によって覆われている。なお、リードフレームは銅からなることが多い。
【０００３】
一般的にワイヤボンディング工程では、複数の半導体チップが載置されたリードフレームは、２００℃を超える高温に加熱されたヒート部上において搬送及びボンディングされる。詳しく言うと、ヒート部は、ワイヤボンディングを行うボンディングステージと、ボンディングステージにリードフレームのダイパッドを搬送するために待機させる待機ステージと、に設けられており、待機ステージにおいてリードフレームはヒート部に接触して加熱されていた。
【０００４】
したがって、リードフレームは、ボンディングステージにおけるワイヤボンディングのときだけでなく、待機ステージにおいても加熱されていたため、ボンディング工程後のリードフレームに酸化膜が形成されることがあった。この酸化膜は、リードフレームと半導体チップを封止する樹脂との密着性を損ない半導体装置の信頼性をおとすことがあった。
【０００５】
本発明はこの問題点を解決するものであり、その目的は、リードフレームの熱による酸化を抑えて樹脂との密着性を高めることによって、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、
複数のダイパッドを有し、各ダイパッドに半導体チップが搭載されたリードフレームをボンディング装置に配置して、前記半導体チップの電極と前記リードフレームのリードとをワイヤボンディングする工程を含み、
前記ボンディング装置は、それぞれにヒート部が設けられた、ボンディングステージ及び待機ステージを含み、
前記ボンディングステージに配置したダイパッドを前記ボンディングステージの前記ヒート部に接触させて加熱しながらワイヤボンディングする間に、前記待機ステージに配置したダイパッドを前記待機ステージの前記ヒート部と非接触の状態にする。
【０００７】
本発明によれば、ボンディングステージに配置したダイパッドをワイヤボンディングしている間に、待機ステージのダイパッドをヒート部と非接触の状態にする。すなわち、待機ステージに配置されたリードフレームがヒート部によって直接的に加熱されるのを防ぐことができる。これによって、例えばリードフレームのダイパッドの裏面に形成される酸化膜の成長を抑えることができ、ダイパッドの裏面と樹脂との密着性を高めることできる。したがって、信頼性の高い半導体装置を製造することができる。
【０００８】
（２）この半導体装置の製造方法において、前記リードフレームの側部を支持することにより、前記待機ステージに配置したダイパッドを前記待機ステージの前記ヒート部と非接触の状態にしてもよい。
【０００９】
これによれば、リードフレームの側部を支持することによって、ボンディングステージに配置したダイパッドをボンディングしている間に、待機ステージのダイパッドをヒート部と非接触な状態にすることができる。したがって、ダイパッドの裏面に形成される酸化膜の成長を抑えることができ、信頼性の高い半導体装置を製造することができる。
【００１０】
（３）この半導体装置の製造方法において、前記リードフレームは銅を含んでもよい。
【００１１】
（４）本発明に係る半導体装置は、上記半導体装置の製造方法から製造されてなる。
【００１２】
（５）本発明に係る回路基板は、上記半導体装置が搭載されている。
【００１３】
（６）本発明に係る電子機器は、上記半導体装置を有する。
【００１４】
（７）上述の半導体装置の製造方法において、前記ヒート部は、前記ボンディングステージにおけるリードフレームを向く上面よりも、前記待機ステージにおける前記リードフレームを向く上面が低くてもよい。
【００１８】
【発明の実施の形態】
本発明は、複数のダイパッドを有するリードフレームにおけるワイヤボンディング工程に適用することができる。また、リードフレームの組成は銅を含むものに限られず、導電性を有する全てのものに適用可能である。
【００１９】
（第１の実施の形態）
図１〜図３は、本実施の形態に係る半導体装置の製造方法及び製造装置を示す図であり、それぞれ側面図、平面図及び斜視図となっている。
【００２０】
図１〜図３で示すように、リードフレーム１０をボンディング装置に配置して、リードフレーム１０の複数のダイパッド１２に搭載された半導体チップ１４の電極と、リードフレーム１０のリード１６とをワイヤボンディングする。詳しくは、ボンディング装置は、ボンディングステージ２２と待機ステージ２４とを含み、ボンディングステージ２２に配置したリードフレーム１０における少なくとも一つのダイパッド１２においてワイヤボンディングを行う。
【００２１】
リードフレーム１０は複数のパターンを有しており、それぞれのパターンには、ダイパッド１２及び複数のリード１６（図２参照）が形成されている。一般的に、生産性の面から、リードフレーム１０は上述のように複数のパターンがそれぞれ連結された状態で処理される。
【００２２】
リードフレーム１０は、例えば銅系の金属で形成されることが多いが、導電性を有するものであればこれに限定されない。また、リードフレーム１０は、電気的特性を高めるために、その表面にメッキが施されていてもよい。
【００２３】
リードフレーム１０の複数のダイパッド１２のそれぞれには、複数の電極を有する半導体チップ１４が搭載されている。半導体チップ１４は、電極形成面を上向きにして、接着剤などによってダイパッド１２上に固定されている。
【００２４】
ボンディング装置は、ボンディングステージ２２と待機ステージ２４とを含む。ボンディングステージ２２は、ワイヤボンディングを行う領域であり、待機ステージ２４は、リードフレーム１０の少なくとも一つのダイパッド１２をボンディングステージ２２に配置してワイヤボンディングをしている間に、次に送るダイパッド１２を待機させるための領域である。
【００２５】
ボンディングステージ２２及び待機ステージ２４のうち、少なくともボンディングステージ２２にヒート部２０が設けられている。ヒート部２０は、加熱手段を有するものである。詳しく言うと、ヒート部２０は、加熱するものであればよく、熱源から熱が伝達されたものであってもよい。ヒート部２０は、ボンディングステージ２２に配置されたリードフレーム１０の少なくとも一つのダイパッド１２と接触して、ダイパッド１２を加熱する。ダイパッド１２を加熱することでワイヤボンディングが可能となる。
【００２６】
また、ボンディングステージ２２はリードフレーム１０における一つのダイパッド１２を配置してもよく、複数のダイパッド１２を配置してもよい。すなわち、リードフレーム１０の複数のダイパッド１２を同時にヒート部２０に接触させて加熱しながらワイヤボンディングすることができれば、複数のダイパッド１２をボンディングステージ２２に同時に配置してもよい。この場合に例えば、複数のダイパッド１２がマトリクス状に配列されたリードフレームを用いることができる。
【００２７】
ボンディングステージ２２において、ワイヤボンディングを行う。ワイヤボンディングでは、例えば、ツール１８に挿通したワイヤ１９によって、半導体チップ１４の電極（一般にアルミパッド）とリード１６の部分（一般にメッキされる）を接続するが、一般的にアルミパッドは大気中において薄い酸化膜に覆われており、その酸化膜を破壊しつつアルミニウムと金との固相拡散を生じさせることが好ましい。したがって、ヒート部２０を介して、リードフレーム１０の裏面を例えば２００℃程度に加熱しながらワイヤボンディングを行う。また、加熱とともに、必要に応じて加圧や超音波振動を用いてワイヤボンディングを行ってもよい。
【００２８】
ヒート部２０は、少なくともボンディングステージ２２に設けられる。言い換えると、図１〜図３に示すように、待機ステージ２４にもヒート部２０が設けられてもよい。この場合に、図１に示すようにボンディングステージ２２及び待機ステージ２４に配置したリードフレーム１０に対して、ヒート部２０のボンディングステージ２２におけるリードフレーム１０を向く面よりも、待機ステージ２４における面を低く設けることによって、待機ステージ２４に配置したリードフレーム１０をヒート部２０から非接触な状態にすることができる。すなわち、ヒート部２０を待機ステージ２４に設けた場合でも、待機ステージ２４におけるヒート部２０の一部を、配置したリードフレーム１０から非接触とすることができればよく、その形態は上述のものに限られない。これによって、ヒート部２０の機構上、待機ステージ２４に設けざるを得ない場合でも、待機ステージ２４においてリードフレーム１０を直接的に加熱することなく、ボンディングステージ２２に搬送することができる。
【００２９】
また、待機ステージ２４にヒート部２０とともに断熱材を設けてもよい。すなわち、待機ステージ２４のヒート部２０上に断熱材を設けてもよい。これによって、ボンディングステージ２２に配置したリードフレーム１０の少なくとも一つのダイパッド１２をヒート部２０に接触させて加熱しながらワイヤボンディングしている間に、リードフレーム１０の残りのダイパッド１２を断熱材上に接触させておくこともできる。したがって、この場合でも待機ステージ２４においてリードフレーム１０を直接的に加熱することなく、ボンディングステージ２２に搬送することができる。
【００３０】
本発明によれば、ボンディングステージ２２に配置したダイパッド１２をワイヤボンディングしている間に、待機ステージ２４のダイパッド１２をヒート部２０と非接触の状態にする。すなわち、ワイヤボンディングのためのヒート部２０の熱を、待機ステージ２４に配置されたリードフレーム１０に、直接的に加えることを防ぐことができる。これによって、例えばリードフレーム１０のダイパッド１２の裏面に形成される酸化膜の成長を抑えることができ、ダイパッド１２の裏面と樹脂との密着性を高めることできる。したがって、信頼性の高い半導体装置を製造することができる。
【００３１】
以下に本実施の形態に係る半導体装置の製造方法を示す。
【００３２】
図２に示すように複数のダイパッド１２を有するリードフレーム１０を、ヒート部２０を有するボンディングステージ２２に搬送し、図１に示すようにリードフレーム１０の少なくとも一つのダイパッド１２をボンディングステージ２２のヒート部２０に載置する。例えば、ボンディングステージ２２に配置したダイパッド１２をヒート部２０に接触させてワイヤボンディングを行った後に、ヒート部２０を一旦、下降させて、待機ステージ２４に配置した残りのダイパッド１２のうちのいくつかをボンディングステージ２２に搬送して、ヒート部２０を上昇させて、次のワイヤボンディングを行ってもよい。搬送において、図２に示すように例えばリードフレーム１０を支持するレール３０を、リードフレーム１０の幅方向の両外側を挟むように設けてもよい。詳しく言うと、例えばリードフレーム１０を搬送する方向に直交する、リードフレーム１０の幅の両外側を支持するようにレール３０を設けてもよい。レール３０を用いることによって、ボンディングステージ２２に配置したダイパッド１２をボンディングしている間に、待機ステージ２４のダイパッド１２の裏面をヒート部２０と非接触な状態にすることができる。なお、レール３０をヒート部２０の上方に固定してもよく、リードフレーム１０が正確なボンディング位置を通過するように設けることが好ましい。これによって、ボンディングするときのボンディングステージ２２上でのリードフレーム１０の位置決めを容易に行うことができる。
【００３３】
ボンディングステージ２２に載置されたダイパッド１２はヒート部２０と接触することによって直接的に加熱され、これによってワイヤボンディングを行うことができる。ワイヤボンディングでは、ボンディングステージ２２に配置したダイパッド１２を例えば２００℃以上（好ましくは約２３０℃）で数十秒間（例えば２０秒間）、加熱することによって半導体チップ１４の電極とリード１６とをワイヤ１９で電気的に接続することができる。
【００３４】
この間に、ボンディングステージ２２に搬送するために待機している待機ステージ２４に配置された残りのダイパッド１２を、ヒート部２０に接触させることなく待機させることができる。したがって、待機ステージ２４に配置したダイパッド１２を直接的に加熱することがないので、一つのダイパッド１２をワイヤボンディング時のみに加熱することができる。
【００３５】
本発明によれば、ボンディングステージ２２に配置したダイパッド１２をワイヤボンディングしている間に、待機ステージ２４のダイパッド１２をヒート部２０と非接触の状態にする。すなわち、ワイヤボンディングのためのヒート部２０の熱を、待機ステージ２４に配置されたリードフレーム１０に、直接的に加えることを防ぐことができる。これによって、例えばリードフレーム０のダイパッド１２の裏面に形成される酸化膜の成長を抑えることができ、ダイパッド１２の裏面と樹脂との密着性を高めることできる。したがって、信頼性の高い半導体装置を製造することができる。
【００３６】
図４には、本発明を適用した半導体装置１を実装した回路基板１００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅等からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００３７】
そして、本発明を適用した半導体装置１を有する電子機器として、図５にはノート型パーソナルコンピュータ２００、図６には携帯電話３００が示されている。
【図面の簡単な説明】
【図１】図１は、本発明を適用した本実施の形態にかかる半導体装置の製造装置及び製造方法を示す側面図である。
【図２】図２は、本発明を適用した本実施の形態にかかる半導体装置の製造装置及び製造方法を示す平面図である。
【図３】図３は、本発明を適用した本実施の形態にかかる半導体装置の製造装置及び製造方法を示す斜視図である。
【図４】図４は、本発明を適用した半導体装置を搭載した回路基板を示した図である。
【図５】図５は、本発明を適用した半導体装置を有する電子機器を示した図である。
【図６】図６は、本発明を適用した半導体装置を有する電子機器を示した図である。
【符号の説明】
１０ リードフレーム
１２ ダイパッド
１４ 半導体チップ
１６ リード
２０ ヒート部
２２ ボンディングステージ
２４ 待機ステージ
３０ レール

Claims (7)

  1. 複数のダイパッドを有し、各ダイパッドに半導体チップが搭載されたリードフレームをボンディング装置に配置して、前記半導体チップの電極と前記リードフレームのリードとをワイヤボンディングする工程を含み、
    前記ボンディング装置は、それぞれにヒート部が設けられた、ボンディングステージ及び待機ステージを含み、
    前記ボンディングステージに配置したダイパッドを前記ボンディングステージの前記ヒート部に接触させて加熱しながらワイヤボンディングする間に、前記待機ステージに配置したダイパッドを前記待機ステージの前記ヒート部と非接触の状態にする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記リードフレームの側部を支持することにより、前記待機ステージに配置したダイパッドを前記待機ステージの前記ヒート部と非接触の状態にする半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の半導体装置の製造方法において、
    前記リードフレームは銅を含む半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記ヒート部は、前記ボンディングステージにおけるリードフレームを向く上面よりも、前記待機ステージにおける前記リードフレームを向く上面が低い半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法で製造されてなる半導体装置。
  6. 請求項５記載の半導体装置が搭載された回路基板。
  7. 請求項５記載の半導体装置を有する電子機器。
JP30903199A 1999-10-29 1999-10-29 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3630043B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30903199A JP3630043B2 (ja) 1999-10-29 1999-10-29 半導体装置及びその製造方法、回路基板並びに電子機器
US09/695,998 US6531336B1 (en) 1999-10-29 2000-10-26 Semiconductor apparatus, method of fabricating thereof, fabricating apparatus, circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30903199A JP3630043B2 (ja) 1999-10-29 1999-10-29 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2001127098A JP2001127098A (ja) 2001-05-11
JP3630043B2 true JP3630043B2 (ja) 2005-03-16

Family

ID=17988058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30903199A Expired - Fee Related JP3630043B2 (ja) 1999-10-29 1999-10-29 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (2)

Country Link
US (1) US6531336B1 (ja)
JP (1) JP3630043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946856B1 (en) * 2004-06-24 2005-09-20 Texas Instruments Incorporated Thermal testing method for integrated circuit chips and packages

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322207A (en) * 1993-05-03 1994-06-21 Micron Semiconductor Inc. Method and apparatus for wire bonding semiconductor dice to a leadframe
US5647528A (en) * 1996-02-06 1997-07-15 Micron Technology, Inc. Bondhead lead clamp apparatus and method
US5904500A (en) * 1996-10-03 1999-05-18 The Dexter Corporation Method for the preparation of lead-on-chip assemblies
JP3488035B2 (ja) * 1997-01-04 2004-01-19 株式会社新川 ボンディング装置

Also Published As

Publication number Publication date
JP2001127098A (ja) 2001-05-11
US6531336B1 (en) 2003-03-11

Similar Documents

Publication Publication Date Title
US8451621B2 (en) Semiconductor component and method of manufacture
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
WO2007057954A1 (ja) 半導体装置及びその製造方法
JP3630043B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JPH09186288A (ja) 半導体装置
JP5233339B2 (ja) 半導体装置及び半導体装置の製造方法
US20050274708A1 (en) Heating apparatus and method for semiconductor devices
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH05326817A (ja) マルチチップパッケージ
JP2009224529A (ja) 半導体装置およびその製造方法
JPS62123727A (ja) 半導体装置
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JPH08264596A (ja) 半導体装置
JP2974819B2 (ja) 半導体装置およびその製造方法
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
TW445601B (en) Die-embedded ball grid array packaging structure with leadframe
JP3403221B2 (ja) 配線基板付リードフレーム
JP2001319943A (ja) 半導体装置
JPH05315481A (ja) フィルムキャリア半導体装置及びその製造方法
JPH10270625A (ja) 半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees