JPH04195243A - トリガ伝達回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 伝達トリガ信号を他の回路に送出するトリガ伝達回路に
間し、 トリガ伝達許可信号生成回路のトリガ伝達許可信号の直
前の信号をもとにクリア信号を生成してトリガ保持回路
に保持されている対応するトリガ保持信号をクリアし、
簡単なハードウェア構成によってｎ周期に正確に１回の
割合で伝達トリガ信号を送出することを目的とし、 トリガ信号を複数保持するトリガ保持回路と、ｎ周期に
１回の割合で伝達トリガ信号の送出を許可するオンのト
リガ伝達許可信号を生成するトリガ伝達許可信号生成回
路と、このトリガ伝達許可信号生成回路によって生成さ
れたオンのトリガ伝達許可信号に対応して、伝達トリガ
信号を他の回路に送出する伝達トリガ信号送出回路と、
上記トリガ伝達許可信号生成回路によって生成されたオ
ンのトリガ伝達許可信号の直前の信号をもとに上記トリ
ガ保持回路が保持している対応するトリガ保持信号をク
リアするクリア信号を生成するクリア信号生成回路とを
備え、非同期トリガ信号の発生に対応して、上記トリガ
保持回路がこれを順次保持し、上記トリガ伝達許可信号
生成回路によってｎ周期に１回の割合で生成されたオン
のトリガ伝達許可信号に対応じて、上記伝達トリガ信号
送出回路が上記トリガ保持回路によって保持されている
トリガ保持信号あるいは保持されているトリガ保持信号
が無かったときに非同期トリガ信号を伝達トリガ信号と
して他の回路に送出すると共に、上記クリア信号送出回
路がオンのトリガ伝達許可信号の直前の信号をもとに生
成したクリア信号によって上記トリガ保持回路（４）の
対応するトリガ保持信号をクリアするように構成する。

〔産業上の利用分野〕

本発明は、伝達トリガ信号を他の回路に送出するトリガ
伝達回路に関するものである。データ処理装置の中には
、周期が異なる複数のクロックを用いる非同期回路を含
むものが多い、非同期回路の利点の１つに、高速動作が
要求される回路部分を含むデータ処理装置の場合、その
回路部分だけを高速クロックを用いて性能を高くし、他
の部分は低速クロックを用いて安価に回路を構成できる
ことである。この際、高速回路から低速回路ヘトリガ信
号を伝達する回路が一般に複雑となるため、トリガ信号
を簡単な回路で正確に伝達することが要望されている。

〔従来の技術と発明が解決しようとする課題〕一般に、
クロック１で動作する回路ｌから、クロック１の最高ｎ
倍周期の遅いクロック２で動作する回路２ヘトリガ信号
を伝達する場合、トリガ信号の伝達をｎ周期に１回に制
限して送らなければならず、回路構成が煩雑で高価なも
のとなってしまうという問題があった。

以下、従来の回路構成が煩雑な第５図非同期トリガ伝達
回路によって、高速なりロックＩＣＬＫで動作する回路
１から、最高３倍遅いクロック５ＣＬＫで動作する回路
２ヘトリガ信号を伝達するときの構成および動作を以下
簡単に説明する。

第５図において、トリガ保持回路２４は、非同期トリガ
信号ｌ５ＴＲＧをＦＦＩ　、ＦＦ２によって計数してＦ
Ｆ３ないしＦＦ６によって４つまで保持する回路である
。

トリガ伝達許可信号生成回路２５は、ｎ周期に１回（こ
こでは３クロツクに１回）の割合で伝達トリガ信号を送
出するトリガ伝達許可信号を生成する回路である。

伝達トリガ信号送出回路２６は、トリガ伝達許可信号、
トリガ保持信号、クリア信号などをもとに伝達トリガ信
号をｒｇＪ１２側に送出する回路である。

クリア信号生成回路２７は、トリガ伝達許可信号生成回
路２５からのトリガ伝達許可信号の通知−をもとに、ト
リガ保持回路２４に保持されている対応するトリガ保持
信号をクリアするクリア信号を生成するものである。

以下動作を説明する。

（１）回路１の非同期トリガ信号ｒｓＴＲＧを、クロッ
クＩＣＬＫに同期してトリガ保持回路２４のＦＦＩ、Ｆ
Ｆ２が順番に計数してＦＦ３ないしＦＦ６に保持させる
。

（２）トリガ伝達許可信号生成回路２５のＦＦ９ないし
ＦＦＩＩが、クロックＩＣＬにに同期して計数し、伝達
トリガ信号を送出してから３周期経過する毎にオンのト
リガ伝達許可信号−２を送出する。

＋３１　　＋２１のオンのトリガ伝達許可信号■２をも
とに、伝達トリガ信号送出回路２６がトリガ保持回路２
４でトリガ保持信号ＶＩＯ、Ｖｒｌ　、　ＶＩ２　、Ｖ
Ｉ３のいずれか１つ以上がオンに保持されていることに
対応してＧｌｌ　、Ｇ１２　、Ｇ１３　、Ｇ１５を介し
て伝達トリガ信号を、回路２側に送出する。この際、ク
リア信号送出回路２７によって生成したクリア信号ＶＩ
ＲＯないしＶＩＲ３の反転した信号と、トリガ保持回路
２４で保持しティるＶＩＯ、Ｖｌｌ　、ＶＩ２　、ＶＩ
３とを、伝達トリガ信号送出回路２６のＧ１６ないしＧ
１９に図示のようにそれぞれ入力し、更にＧ２０でこれ
らの出力のＯＲ演算を行い、このＯＲ演算の結果をもと
にＧ１４で、トリガ伝達許可信号四２とのＡ１１Ｄ演夏
を行って、たとえ当該トリガ伝達許可信号■２がオンで
あっても、トリガ保持回路２４のＦＦ３ないしＦＦ６の
いずれかをクリアしようとしているときは伝達トリガ信
号が送出されないように抑止している。このため、従来
のトリガ伝達回路は、ＧｌｌないしＧ２０という多数の
ゲートが必要となってしまい、ハードウェア量が増大し
てしまうという問題があった。

本発明は、トリガ伝達許可信号生成回路のトリガ伝達許
可信号の直前の信号をもとにクリア信号を生成してトリ
ガ保持回路に保持されている対応するトリガ保持信号を
クリアし、簡単なハードウェア構成によってｎ周期に正
確に１回の割合で伝達トリガ信号を送出することを目的
としている。

〔課題を解決するための手段〕

第１図を参照して課題を解決するための手段を説明する
。

第１図において、トリガ保持回路４は、トリガ信号を複
数保持する回路である。

トリガ伝達許可信号生成回路５は、ｎ周期に１回の割合
で伝達トリガ信号の送出を許可するオンのトリガ伝達許
可信号四２を生成する回路である。

伝達トリガ信号送出回路６は、トリガ伝達許可信号生成
回路５によって生成されたオンのトリガ伝達許可信号四
２に対応して、伝達トリガ信号を他の回路に送出する回
路である。

クリア信号生成回路７は、トリガ伝達許可信号生成回路
５によって生成されたオンのトリガ伝達許可信号の直前
の信号によってトリガ保持回路４が保持している対応す
るトリガ保持信号をクリアするクリア信号を生成する回
路である。

〔作用〕

本発明は、第１図に示すように、非同期トリガ信号の発
生に対応して、トリガ保持回路４がこれを順次保持し、
トリガ伝達許可信号生成回路５によってｎ周期に１回の
割合で生成されたオンのトリガ伝達許可信号四２に対応
して、伝達トリガ信号送出回路６がトリガ保持回路４に
よって保持されているトリガ保持信号あるいは保持され
ているトリガ信号が無かったときに非同期トリガ信号を
伝達トリガ信号として他の回路に送出すると共に、クリ
ア信号生成回路７がオンのトリガ伝達許可信号の直前の
信号をもとに生成したクリア信号により、トリガ保持回
路４の対応する保持しているトリガ保持信号をクリアす
るようにしている。

従って、トリガ伝達許可信号生成回路５によって生成し
たオンのトリガ伝達許可信号の直前の信号をもとに生成
したクリア信号により、トリガ保持回路４が保持する対
応するトリガ保持信号をクリアすることにより、簡単な
ハードウェア構成によってｎ周期に１回の割合で正確な
伝達トリガ信号を送出することが可能となる。

〔実施例〕

次に、第１図から第４図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。

第１図において、回路１は、速い速度のクロック１で動
作する回路であって、非同期トリガ信号を発生するトリ
ガ発生回路３、トリガ保持回路４、トリガ伝達許可信号
生成回路５、伝達トリガ信号送出回路６、クリア信号生
成回路７などから構成されるものである。

回路２は、遅い速度のクロック２で動作する回路であっ
て、回路ｌから伝達トリガ信号を受は取って処理を行う
回路である。

トリガ保持回路４は、トリガ信号を順次複数保持する回
路である。

トリガ伝達許可信号生成回路５は、ｎＰＴ期に１回（例
えば３回に１回）の割合で伝達トリガ信号の送出を許可
するオンのトリガ伝達許可信号を生成する回路である。

伝達トリガ信号送出回路６は、トリガ伝達許可信号生成
回路５によって生成されたオンのトリガ伝達許可信号に
対応して、トリガ保持回路４に保持されているトリガ保
持信号あるいは保持されているトリガ保持信号が無かっ
たときは非同期トリガ信号を、伝達トリガ信号として回
路２に出力する回路である。

クリア信号生成回路７は、トリガ伝達許可信号生成回路
５によって生成されたオンのトリガ伝達許可信号の直前
の信号をもとにクリア信号を生成する回路である。この
クリア信号によって、トリガ保持回路４が保持している
対応するトリガ保持信号をクリアする。

次に、第２回フローチャートに示す順序に従い、第１図
構成の動作を詳細に説明する。

第２図において、■は、トリガ信号が発生したか否かを
判別する。これは、第１図速い速度のクロック１で同期
して動作する回路１のトリガ発注回路３が非同期トリガ
信号を発生したか否かを判別する。ＹＥＳの場合には、
■でこの非同期トリガ信号をトリガ保持回路４が保持し
く第３図ＦＦ３ないしＦＦ６で保持し）、０に進む、一
方、Ｎｏの場合には、■を繰り返し行う。

■は、既に保存されているトリガ保持信号があるか否か
を判別する。これは、第１図トリガ保持回路４によって
トリガ保持信号が保持されているか否かを判別する。Ｙ
ＥＳの場合には、第１図トリガ保持回路３にトリガ保持
信号が保持されており、その出力が“１゛であるので（
例えば第３図Ｇ２２の出力が“１”であるので）、■に
進む。−方、Ｎｏの場合には、Ｏで発生中のトリガ信号
（非同期トリガ信号）をそのまま、伝達トリガ信号とし
て回路２に送出する。

■は、送出許可時間帯か否か（第３閲トリガ伝達許可信
号四２が“１″か否か）を判別する。この際、トリガ伝
達許可信号生成回路５のトリガ伝達許可信号−２の直前
の信号（例えば直前の１１）をもとにクリア信号生成回
路７がクリア信号を生成して、トリガ保持回路４に保持
されている対応するトリガ保持信号をクリアする。ＹＥ
Ｓの場合には、トリガ伝達許可信号−２がオン（“１”
）であるので、■で送出保留中のトリガ保持信号を、伝
達トリガ信号として回路２に送出する。

以上によって、非同期トリガ信号の発生に対応して、ト
リガ保持回路４で保持し、ｎ周期に１回の割合でトリガ
伝達許可信号生成回路５によって生成されたトリガ伝達
許可信号−２をもとにトリガ保持回路４で保持されてい
るトリガ保持信号について、あるいはトリガ保持信号が
保持されていないときは非同期トリガ信号について、伝
達トリガ信号として回路２に送出することにより、簡単
な回路構成二こよってｎ周期に１回の割合で正確に伝達
トリガ信号を回路２に送出することかできる。

次に、第３図回路例について詳細に説明する。

第３図において、トリガ保持回路４は、非同期信号を４
つのＦＦ２ないしＦＦ６によって順次保持する回路であ
る。

トリガ伝達許可信号生成回路５は、ＦＦ９ないしＦＦＩ
Ｉの３つを用いて３回に１回の割合で伝達トリガ信号Ｔ
ＦＴＲＧを回路２への送出を許可するトリガ伝達許可信
号−２を生成する回路である。また、このトリガ伝達許
可信号１２の直前の信号ＷＷＩをクリア信号生成回路７
に入力し、トリガ保持回路４の対応するトリガ保持信号
をクリアするクリア信号を生成するようにしている。

伝達トリガ信号送出回路６は、トリガ保持回路４にトリ
ガ保持信号が保持されているときはこのトリガ保持信号
、あるいは保持されていないときは非同期トリガ信号を
、トリガ伝達許可性成回路５によって生成されたオンの
トリガ伝達許可信号に対応して、回路２側に伝達トリガ
信号ＴＦＴＲＧとして送出する回路である。

クリア信号生成回路７は、トリガ伝達許可信号生成回路
５によって生成したトリガ伝達許可信号畦２の直前の信
号四１によって、トリガ保持回路４に保持されている対
応するトリガ保持信号をクリアするクリア信号を生成す
るものである。

次に、動作を説明する。

（１）トリガ保持回路４が非同期トリガ信号をＦＦ１、
ＦＦ２によって順次計数し、該当するＦＦ３ないしＦＦ
６に当該非同期トリガ信号をトリガ保持信号ｖＩＯない
しＶＩ３として順次保持する。４つ保持したときは、非
同期トリガ信号の発生元に抑止信号を送出して非同期ト
リガ信号の送出を制限する。

（２）トリガ伝達許可信号生成回路５がここではクロッ
クＩＣＬＫの３つ毎にトリガ伝達許可信号−２を生成し
、伝達トリガ信号送出回路６のＧ２４に入力し、トリガ
保持回路４に保持されているトリガ保持信号を、伝達ト
リガ信号ＴＦＴＲＧとして回路２側に送出する。この際
、トリガ伝達許可信号−２の直前の信号四１をもとに、
クリア信号生成回路７がクリア信号を生成し、ＦＦ３な
いしＦＦ６のうちの対応するものをクリアする。このク
リアにより、従来の例えば第５図伝達トリガ信号送出回
路２６のＧ１４　、Ｇ１６ないしＧ２０のゲートの削除
が可能となる。

（３）伝達トリガ信号送出回路６がトリガ伝達許可信号
生成回路５からのオンのトリガ伝達許可信号１２をもと
に、トリガ保持回路４のＦＦ３ないしＦＦ６にトリガ保
持信号ｖ■０ないしＶＩ３のいずれか１つ以上が保持さ
れている場合、このトリガ保持信号をＧ２２　、Ｇ２４
　、Ｇ２５を介して伝達トリガ信号ＴＦＴＲＧとして回
路２側に送出したり、あるいはトリガ保持回路４のＦＦ
３ないしＦＦ６にトリガ保持信号ＶＩＯないしＶＩ３の
いずれも保持されていなかった場合、非同期信号ｌ５Ｔ
ＲＧをＧ２３　、Ｇ２５を介して伝達トリガ信号ＴＦＴ
ＲＧとして回路２側に送出したりする。

次に、第４図連続トリガ発往時のトリガ伝達波形図を用
いて、第３図回路例の動作を具体的に説明する。ここで
、非同期信号ｌ５ＴＲＧが■から連続して■まで１のと
きの動作二こついて以下説明する。

また、図中の記号は、第３回に記載した位置の信号波形
である。

■　：　　Ｖ１０＋Ｖ１１＋ＶＩ２＋ＶＩ３＝０　　（
ＶＩＯｌ　ｖｌｌ　　、　ν１２　　、　Ｖ１３のいず
れも０であることを表す、以下同じ）であるので、非同
期トリガ信号ｌ５ＴＲＧをＧ２３　、Ｇ２５を介して伝
達トリガ信号ＴＦＴＲＧとして送出する。

■二　トリガ保持回路４のＦＦ３のトリガ保持信号ＶＩ
Ｏをオンにする。

■：　トリガ保持回路４のＦＦ４のトリガ保持信号Ｖｌ
ｌをオンにする。

■：　トリガ保持回路４のＦＦ５のトリガ保持信号Ｖ［
２をオンニする。また、Ｖ１０＋ＶＩｌ＋ＶＩ２＋ＶＩ
３＝１かつトリガ伝達許可信号−２がオンとなったので
、■に示すよう番こ伝達トリガ信号ＴＦＴＲＧとして送
圧する。また、■に示すように、直前のサイクルの四１
をもとに当該■の時刻でＦＦ３のｖＩｏをクリアする。

■：連続した非同期トリガ信号ｌ５ＴＲＧがオフとなる
。以下同様に、ｒｃＬＫの３クロツク毎に、伝達トリガ
信号ＴＦＴＲＧを送出および直前のサイクルのＷＷＩを
もとニＦＦ４　（７）Ｖｌｌ　、ＦＦ５　ノＶＩ２　、
ＦＦ６　ノＶＩ３を順次図示のよう３二クリアする。

〔発明の効果〕

以上説明したように、本発明によれば、トリガ伝達許可
信号生成回路５によって生成されたオンのトリガ伝達許
可信号をもとに伝達トリガ信号を送出すると共にこのオ
ンのトリガ伝達許可信号の直前の信号をもとにクリア信
号を生成してトリガ保持回路４が保持する対応するトリ
ガ保持信号をクリアする構成を採用しているため、ＰＪ
車なハードウェア構成によってｎ周期に１回の割合で正
確に伝達トリガ信号を送出することができる。

【図面の簡単な説明】

第１図は本発明の原理回路ズ 第２図は本発明の動作説明フローチャート第３図は本発
明の回路例 第４図は本発明による連続トリガ発生時のトリガ伝達波
形図 第５図は従来の回路例 を示す。 図中、Ｉ：速いクロックで動作する回路２：遅いクロッ
クで動作する回路 ３：トリガ発生回路 ４：トリガ保持回路 ５：トリガ伝達許可信号生成回路 ６：伝達トリガ信号送出回路 ７：クリア信号生成回路 ＴＳＴＲＧ　：非同期トリガ信号 ＩＣＬＫ：回路１の速いクロック ５ＣＬＫ：回路２の遅いクロック ＶＩＯ〜ＶＩ３：　）リガ保持信号 ＶＩＲＯ〜ＶＩＲ３：　クリア信号 四２：トリガ伝達許可信号 Ｗ１４１：トリガ伝達許可信号四２の直前の信号 ＴＦＴＲＧ：伝達トリガ信号

Claims (1)

1. 【特許請求の範囲】 伝達トリガ信号を他の回路に送出するトリガ伝達回路に
   おいて、 トリガ信号を複数保持するトリガ保持回路（４）と、ｎ
   周期に１回の割合で伝達トリガ信号の送出を許可するオ
   ンのトリガ伝達許可信号を生成するトリガ伝達許可信号
   生成回路（５）と、 このトリガ伝達許可信号生成回路（５）によって生成さ
   れたオンのトリガ伝達許可信号に対応して、伝達トリガ
   信号を他の回路に送出する伝達トリガ信号送出回路（６
   ）と、 上記トリガ伝達許可信号生成回路（５）によって生成さ
   れたオンのトリガ伝達許可信号の直前の信号をもとに上
   記トリガ保持回路（４）が保持している対応するトリガ
   保持信号をクリアするクリア信号を生成するクリア信号
   生成回路（７）とを備え、非同期トリガ信号の発生に対
   応して、上記トリガ保持回路（４）がこれを順次保持し
   、上記トリガ伝達許可信号生成回路（５）によってｎ周
   期に１回の割合で生成されたオンのトリガ伝達許可信号
   に対応して、上記伝達トリガ信号送出回路（６）が上記
   トリガ保持回路（４）によって保持されているトリガ保
   持信号あるいは保持されているトリガ保持信号が無かっ
   たときに非同期トリガ信号を伝達トリガ信号として他の
   回路に送出すると共に、上記クリア信号送出回路（７）
   がオンのトリガ伝達許可信号の直前の信号をもとに生成
   したクリア信号によって上記トリガ保持回路（４）の対
   応するトリガ保持信号をクリアするように構成したこと
   を特徴とするトリガ伝達回路。