TW201826707A - 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 - Google Patents

決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 Download PDF

Info

Publication number
TW201826707A
TW201826707A TW106100102A TW106100102A TW201826707A TW 201826707 A TW201826707 A TW 201826707A TW 106100102 A TW106100102 A TW 106100102A TW 106100102 A TW106100102 A TW 106100102A TW 201826707 A TW201826707 A TW 201826707A
Authority
TW
Taiwan
Prior art keywords
sampling
clock signal
phase
sampling clock
circuit
Prior art date
Application number
TW106100102A
Other languages
English (en)
Other versions
TWI635706B (zh
Inventor
翁明瀚
王維庸
林志鴻
施俊仰
陳俊嘉
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW106100102A priority Critical patent/TWI635706B/zh
Priority to US15/639,049 priority patent/US10598776B2/en
Publication of TW201826707A publication Critical patent/TW201826707A/zh
Application granted granted Critical
Publication of TWI635706B publication Critical patent/TWI635706B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
    • G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
    • G01S13/28—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses
    • G01S13/284—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses using coded pulses
    • G01S13/288—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses using coded pulses phase modulated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/188—Capturing isolated or intermittent images triggered by the occurrence of a predetermined event, e.g. an object reaching a predetermined position
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

一種電子裝置包含一時脈產生電路、一接收電路以及一訓練電路，其中該時脈產生電路用以產生一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號；該接收電路用以使用該取樣時脈訊號、該相位領先、該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及該訓練電路控制該時脈產生電路在複數不同的時間區間內分別產生具有不同相位的該取樣時脈訊號及相對應的該相位領先、該相位落後取樣時脈訊號，以使得該接收電路產生多個取樣結果，其中該訓練電路另根據該多個取樣結果來決定該取樣時脈訊號的一取樣相位。

Description

決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
本發明係有關於電子裝置的接收器，尤指一種決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置。
在傳統的接收器中，為了要決定出取樣時脈訊號的取樣相位以確保取樣結果的穩地性及正確性，接收器會使用多個具有不同相位的取樣時脈訊號分別對一接收訊號進行取樣來產生多個取樣結果，並據以決定出取樣時脈訊號的取樣相位，以及使用此具有取樣相位的取樣時脈訊號來進行後續對接收訊號的取樣。然而，上述具有不同相位的取樣時脈訊號通常會有很多個，例如30~40個，因此，接收器需要設置30~40個取樣電路來進行上述操作，因而增加了晶片面積以及製造成本。
因此，本發明的目的之一在於提供一種決定出取樣時脈訊號的最佳相位的方法及相關的電子裝置，以解決上述的問題。
在本發明的一個實施例中，一種電子裝置包含一時脈產生電路、一接收以及一訓練電路，其中該時脈產生電路用以產生具有相同頻率但是不同相位的一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號，其中該取樣時脈訊號與該相位領先取樣時脈訊號具有一第一相位差，而該取樣時脈訊號與該相位落後取樣時脈訊號具有一第二相位差；該接收電路用以使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及該訓練電路用以控制該時脈產生電路在複數時間區間的每一時間區間分別產生具有不同相位的該取樣時脈訊號及其對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號，以使得該接收電路產生分別對應該每一時間區間的該取樣結果，其中該訓練電路另根據該接收電路於該些區間所產生的該些取樣結果決定該取樣時脈訊號的一取樣相位。
在本發明的另一個實施例中，一種決定出一取樣時脈訊號的一最佳相位的方法，包含有：(a) 產生具有相同頻率但是不同相位的一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號，其中該取樣時脈訊號與該相位領先取樣時脈訊號具有一第一相位差，而該取樣時脈訊號與該相位落後取樣時脈訊號具有一第二相位差；(b) 使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；(c) 重複步驟(a)~(b)多次以在複數時間區間的每一時間區間分別產生具有不同相位的該取樣時脈訊號及其對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號，並據以產生分別對應該每一時間區間的該取樣結果；以及(d) 根據於該些區間所產生的該些取樣結果決定該取樣時脈訊號的一取樣相位。
請參考第1圖，其為根據本發明一實施例之電子裝置100的方塊圖。如第1圖所示，電子裝置100包含了一傳送電路110、一時脈產生電路120、一接收電路130以及一訓練電路140。在本實施例中，電子裝置100可以是任何需要對另一電子裝置進行資料傳送/接收的電子產品，例如讀寫智慧卡的電子裝置。
在電子裝置100中，傳送電路110用來將傳送資料傳送至另一電子裝置，時脈產生電路120用來產生供傳送電路110以及接收電路130所使用的各種時脈訊號，舉例來說，時脈產生電路120產生一傳送時脈訊號CLK_TX至傳送電路110以供其將一傳送資料傳送至另一電子裝置，時脈產生電路120亦可產生一取樣時脈訊號CLK_RX、一相位領先取樣時脈訊號CLK_E以及一相位落後取樣時脈訊號CLK_L至接收電路130，以供其對一接收資料Din進行取樣，其中依據取樣時脈訊號CLK_RX所產生的取樣結果係用來作為正式的取樣資料，而依據相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L所產生的取樣資料則是用來於訓練階段判斷取樣時脈訊號CLK_RX的一取樣相位，其中取樣時脈訊號CLK_RX與相位領先取樣時脈訊號CLK_E具有一第一固定間格，而取樣時脈訊號CLK_RX與相位落後取樣時脈訊號CLK_L具有一第二固定間格。訓練電路140用來在前述訓練階段判斷取樣時脈訊號CLK_RX的該取樣相位，其包含了一相位調整電路142、一判斷電路143、一時脈回復電路144以及一控制電路146。其中，相位調整電路142用來控制時脈產生電路120在不同的時間區間產生多個具有不同相位的取樣時脈訊號CLK_RX、相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L，且相位調整電路142可以依據控制電路146的控制調整前述第一、第二固定間格的大小，以及依據時脈回復電路144調整取樣時脈訊號CLK_RX的相位。接收電路130依據該些取樣時脈訊號CLK_RX、相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L在不同的時間區間產生多個取樣結果，判斷電路143針對該些取樣結果產生多個判斷結果。時脈回復電路144依據該些判斷結果及相位調整電路142回傳之當下取樣時脈訊號CLK_RX的相位來決定取樣時脈訊號CLK_RX的一取樣相位，並將該取樣相位傳送至控制電路146以供正常模式下的取樣使用。
本發明之電子裝置100的操作包含了初始模式與正常模式，而時脈回復電路144則可以在用來於初始模式與正常模式中調整取樣時脈訊號CLK_RX的相位。詳細來說，初始模式係電子裝置100剛開始與另一電子裝置進行資料傳送時採用的模式。在初始模式中，時脈產生電路120產生具有一初始相位的取樣時脈訊號CLK_RX，接著由時脈回復電路144對該初始相位進行調整，調整完成後切換為正常模式；正常模式係為電子裝置100與另一電子裝置正式進行資料傳送的過程採用的模式，在正常模式中，時脈回復電路144動態地對取樣時脈訊號CLK_RX的相位進行調整。另外，雖然本實施例中係採用同一組電路(亦即，時脈回復電路144)來執行初始模式與正常模式中的操作，然而在本發明的另一個實施例中，初始模式與正常模式中的操作可以分別有兩組不同的電路來執行，換句話說，第1圖所示的時脈回復電路144可以僅用在初始模式，而在另一個實施例中，訓練電路140則更包含了另一個時脈回復電路用來於正常模式中操作。
請參考第2圖，其為第1圖之訓練電路140控制時脈產生電路120在不同的時間區間內產生多個具有不同相位的取樣時脈訊號CLK_RX、相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L的示意圖。如第2圖所示，控制電路146可以在不同時間區間透過相位調整電路142來調整時脈產生電路120產生具有不同相位(在本實施例中為40個不同的相位)的取樣時脈訊號CLK_RX及其對應的相位領先取樣時脈訊號CLK_E與相位落後取樣時脈訊號CLK_L。其中取樣時脈訊號CLK_RX與其對應的相位領先取樣時脈訊號CLK_E之間具有第一相位差GI_1，而取樣時脈訊號CLK_RX與其對應的相位落後取樣時脈訊號CLK_L之間具有第二相位差GI_2(在本實施例中第一相位差GI_1與第二相位差GI_2皆為8個單位，實際上第一相位差GI_1與第二相位差GI_2可以設定為不同的相位差)，且圖示的Tp為接收資料Din的一個週期長度。具體詳細來說，相位調整電路142可以先調整時脈產生電路120以產生具有第1個相位的取樣時脈訊號CLK_RX_1，以使得接收電路130可以使用取樣時脈訊號CLK_RX_1及其對應之相位領先取樣時脈訊號CLK_E_1與相位落後取樣時脈訊號CLK_L_1來分別對接收資料Din進行取樣，以得到包含三個取樣值的一第一筆取樣結果；接著，在過了一或多個接收資料的周期之後，相位調整電路142可以調整時脈產生電路120以產生具有第2個相位的取樣時脈訊號CLK_RX_2，以使得接收電路130可以使用取樣時脈訊號CLK_RX_2及其對應之相位領先取樣時脈訊號CLK_E_2以及相位落後取樣時脈訊號CLK_L_2來分別對下一筆接收資料Din進行取樣，以得到包含三個取樣值的一第二筆取樣結果；同樣地，相位調整電路142接著依序調整時脈產生電路120以使得取樣時脈訊號CLK_RX具有第3~40個相位，以使得接收電路130可以分別使用具有第3~40個相位的取樣時脈訊號CLK_RX及其對應的領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L來分別對不同的接收資料Din進行取樣，以得到分別包含三個取樣值的第3~40筆取樣結果。
在本實施例中，每一週期(Tp)的接收資料Din具有一邏輯值，且多個週期的接收資料Din具有“010101…”之交替邏輯值。上述的每一筆取樣結果皆可用來表示取樣時脈訊號CLK_RX的相位是過早、過晚或是正確，詳細來說，當取樣結果表示使用取樣時脈訊號CLK_RX以及相位領先取樣時脈訊號CLK_E來對接收資料Din進行取樣所產生之取樣值的邏輯值不相同時，則判斷電路143可以判斷取樣時脈訊號CLK_RX的相位過早；當取樣結果表示使用取樣時脈訊號CLK_RX以及相位落後取樣時脈訊號CLK_E來對接收資料Din進行取樣所產生之取樣值的邏輯值不相同時，則判斷電路143可以判斷取樣時脈訊號CLK_RX的相位過晚；以及當取樣結果表示使用取樣時脈訊號CLK_RX、相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L來對接收資料Din進行取樣所產生之取樣值的邏輯值均相同時，則判斷電路143可以判斷取樣時脈訊號CLK_RX的相位正確。舉例來說，當接收電路130使用相位領先取樣時脈訊號CLK_E、取樣時脈訊號CLK_RX以及相位落後取樣時脈訊號CLK_L所產生的三個取樣值分別是(0, 1, 1)或是(1, 0, 0)時，判斷電路143可以判斷此時採用的取樣時脈訊號CLK_RX相位過早；另外，當三個取樣值分別是(1, 1, 1)或是(0, 0, 0)時，判斷電路143可以判斷此時採用的取樣時脈訊號CLK_RX的相位正確；另外，當三個取樣值分別是(0, 0, 1)或是(1, 1, 0)，判斷電路143可以判斷此時採用的取樣時脈訊號CLK_RX的相位過晚。
此外，在一實施例中，若是取樣結果表示使用取樣時脈訊號CLK_RX以及相位領先取樣時脈訊號CLK_E來對接收資料Din進行取樣所產生之取樣值的邏輯值不相同，且取樣結果表示使用取樣時脈訊號CLK_RX以及相位落後取樣時脈訊號CLK_L來對接收資料Din進行取樣所產生之取樣值的邏輯值亦不相同時，例如接收電路130使用相位領先取樣時脈訊號CLK_E、取樣時脈訊號CLK_RX以及相位落後取樣時脈訊號CLK_L所產生的三個取樣值則分別是(0, 1, 0)或是(1, 0, 1)時，則表示第2圖所示之第一相位差GI_1與第二相位差GI_2的總和太大，此時判斷電路143可以透過控制電路146控制該相位調整電路142將第一相位差GI及/或第二相位差GI_2縮短後再重新進行前述判斷流程。
接著，請參考第3圖，其為根據多筆判斷結果來決定出取樣時脈訊號CLK_RX的一取樣相位的示意圖，其中每一個文字代表了一筆取樣結果，而“E”表示取樣時脈訊號CLK_RX的相位過早，“X”表示取樣時脈訊號CLK_RX的相位正確，且“L”表示了取樣時脈訊號CLK_RX的相位過晚。如第3圖所示，多筆判斷結果中有七筆代表取樣時脈訊號CLK_RX相位正確，而時脈回復電路144可以根據該連續多個代表取樣時脈訊號CLK_RX相位正確的判斷結果決定出取樣時脈訊號CLK_RX的取樣相位，例如在本實施例中，根據連續多個代表取樣時脈訊號CLK_RX相位正確的判斷結果所對應到之多個相位值的一中間值來作為取樣時脈訊號CLK_RX的取樣相位。
需注意的是，上述第1~40個相位彼此之間的間距可以是一個固定值，而時脈回復電路144則是控制時脈調整電路120一次調整一個相位。在一實施例中，時脈回復電路144可以選擇性地控制時脈調整電路120的相位調整方向，亦即可以依序增加取樣時脈訊號CLK_RX的相位，或是依序遞減取樣時脈訊號CLK_RX的相位。另外，在另一實施例中，時脈回復電路144可選擇性控制時脈調整電路120一次調整一個以上的相位來加速時脈回復的速度。
請同時參考第4、5圖，其中第4圖為根據本發明一實施例之接收電路130與判斷電路143之細部電路的方塊圖，且第5圖為第4圖中之訊號的時序圖。參考第4、5圖，接收電路130包含了三個取樣電路410_1~410_3，判斷電路143包含了六個緩衝器420_1~420_6以及四個互斥或閘(XOR gate)430_1~430_4。取樣電路410_1~410_3係分別使用相位領先取樣時脈訊號CLK_E、相位落後取樣時脈訊號CLK_L以及取樣時脈訊號CLK_RX來對接收資料Din進行取樣並產生取樣訊號D_E、D_L、D_RX。在本實施例中，取樣電路410_1~410_3係使用正負緣取樣，故取樣電路410_1~410_3係分別對接收資料Din中的兩個週期的資料(例如圖示的D1、D2)進行取樣以產生取樣訊號D_E_1、D_E_2、D_L_1、D_L_2、D_RX_1、D_RX_2至緩衝器420_1~420_6中，其中取樣訊號D_E_1、D_L_1、D_RX_1為正緣取樣的結果，取樣訊號D_E_2、D_L_2、D_RX_2為負緣取樣的結果。然而在另一實施例中，取樣電路410_1~410_3可以僅進行正緣取樣或負緣取樣，並分別將取樣結果同時存入其對應的2個緩衝器。接著，緩衝器420_1~420_6由一時脈訊號進行觸發以同時將緩衝後的取樣訊號D_E_1’、D_E_2’、D_L_1’、D_L_2’、D_RX_1’、D_RX_2’傳送至互斥或閘430_1~430_4。接著，互斥或閘430_1對緩衝後取樣訊號D_E_1’、D_RX_1’進行互斥或運算以產生一相位領先計算結果CS_E_1，互斥或閘430_2對緩衝後取樣訊號D_E_2’、D_RX_2’進行互斥或運算以產生另一相位領先計算結果CS_E_2，互斥或閘430_3對緩衝後取樣訊號D_L_1’、D_RX_1進行互斥或運算以產生一相位落後計算結果CS_L_1，以及互斥或閘430_4對緩衝後取樣訊號D_L_2’、D_RX_2進行互斥或運算以產生另一相位落後計算結果CS_L_1。
在第4、5圖的實施例中所產生的相位領先計算結果CS_E_1、CS_E_2可以作為判斷電路143判斷取樣時脈訊號CLK_RX的相位是否過早的判斷依據，亦即若是在相位領先計算結果CS_E_1、CS_E_2的邏輯值為“1”的情形下，便可以判斷取樣時脈訊號CLK_RX的相位過早。同樣地，上述的相位落後計算結果CS_L_1、CS_L_2可以作為取樣時脈訊號CLK_RX的相位是否過晚的判斷依據，亦即若是在相位落後計算結果CS_L_1、CS_L_2的邏輯值為“1”的情形下，便可以判斷取樣時脈訊號CLK_RX的相位過晚。類似地，若是在相位領先計算結果CS_E_1、CS_E_2以及相位落後計算結果CS_L_1、CS_L_2的邏輯值為“0”的情形下，便可以判斷取樣時脈訊號CLK_RX的相位正確。
在一實施例中，判斷電路143可以持續產生多筆相位領先計算結果CS_E_1、CS_E_2以及相位落後計算結果CS_L_1、CS_L_2，如此後續在判斷取樣時脈訊號CLK_RX的相位時能夠有更高的正確性。
第4圖所示之緩衝器420_1~420_6均設置於判斷電路143中，然而其亦可設置於接收電路130中，這些相關的設計變化均應隸屬於本發明的範疇。此外，如第4圖所示，由於本實施例之接收電路130 中僅需要少數的取樣電路(本實施例為3個電路取樣電路)，因此相較於先前技術中所使用之30~40個取樣電路，本實施例可以大幅降低製造成本。
請參考第6圖，其為根據本發明一實施例之電子裝置100於初始模式時決定取樣時脈訊號CLK_RX的取樣相位的流程圖。參考第6圖，首先，在步驟600中，流程開始。在步驟602中，時脈回復電路144藉由控制電路146以及相位調整電路142來控制時脈產生電路120以產生具有第K個相位的取樣時脈訊號CLK_RX及其對應的相位領先取樣時脈訊號CLK_E與相位落後取樣時脈訊號CLK_L，其中K可以是任意適合的數值，例如K等於“1”。接著，在步驟604中，接收電路130對接收資料Din進行取樣以產生一取樣結果(包含三個取樣值)，而判斷電路143根據此取樣結果來判斷具有第K個相位的取樣時脈訊號CLK_RX的相位是過早、過晚或是正確，並將判斷結果傳送給時脈回復電路144。在步驟606中，判斷K的值是否大於可調整相位的最大值，而在本實施例中係判斷K是否已經等於“40”，若K不等於“40”，則流程進入步驟608；而若K等於“40”，則流程進入步驟610。在步驟608中，時脈回復電路144控制相位調整電路142將K的值遞增“1”，並回到步驟602中以控制時脈產生電路120以產生具有第(K+1)個相位的取樣時脈訊號CLK_RX。在步驟610中，時脈回復電路144根據上述流程所產生之多筆判斷結果來決定出取樣時脈訊號CLK_RX的取樣相位，其中計算取樣相位的方式可參考第3圖所示的實施例，而後續控制電路146便根據此取樣相位來透過相位調整電路142以控制時脈產生電路120產生具有此取樣相位的取樣時脈訊號CLK_RX，以作為接收電路130後續對接收資料取樣之用。在步驟612中，流程結束。
請參考第7圖，其為根據本發明一實施例之電子裝置100於正常模式時決定取樣時脈訊號CLK_RX的取樣相位的流程圖。參考第7圖，首先，在步驟700中，流程開始。在步驟602中，判斷電路143根據接收電路130使用取樣時脈訊號CLK_RX、相位領先取樣時脈訊號CLK_E以及相位落後取樣時脈訊號CLK_L的取樣結果來判斷目前所使用的取樣時脈訊號CLK_RX的相位是過早、過晚或是正確，若是目前所使用的取樣時脈訊號CLK_RX的相位是過早或是正確，則流程進入步驟704；而若是目前所使用的取樣時脈訊號CLK_RX的相位是過晚，則流程進入步驟712。在步驟704中，時脈回復電路144藉由相位調整電路142來控制時脈產生電路120以增加取樣時脈訊號CLK_RX的相位，例如從第10個相位調整為第11個相位。其中，每一次增加的相位值為該取樣時脈訊號之週期的(1/N)，N為正整數。接著，在步驟706中，接收電路130對接收資料Din進行取樣以產生一取樣結果，判斷電路143根據此取樣結果來判斷取樣時脈訊號CLK_RX的相位是過早、過晚或是正確，並傳送給時脈回復電路144。在步驟708中，時脈回復電路144判斷是否已經取得正確相位的前後緣資訊，舉例來說，即是判斷是否已經取得類似第3圖中連續的“X”的前後緣所對應到的相位，若否，則流程回到步驟704以繼續增加取樣時脈訊號CLK_RX的相位；若是，則流程進入步驟710。步驟710中，時脈回復電路144根據上述流程所產生之多筆取樣結果來決定出取樣時脈訊號CLK_RX的取樣相位並傳送給控制電路146，而後續控制電路146便根據此取樣相位來透過相位調整電路142控制時脈產生電路120產生具有此取樣相位的取樣時脈訊號CLK_RX，以作為接收電路130後續對接收資料取樣之用。
類似地，在步驟712中，時脈回復電路144相位調整電路142來控制時脈產生電路120以減少取樣時脈訊號CLK_RX的相位，例如從第10個相位調整為第9個相位。其中，每一次減少的相位值為該取樣時脈訊號之週期的(1/N)，N為正整數。接著，在步驟714中，接收電路130對接收資料Din進行取樣以產生一取樣結果，判斷電路143根據此取樣結果來判斷取樣時脈訊號CLK_RX的相位是過早、過晚或是正確，並傳送給時脈回復電路144。步驟716類似步驟708，若時脈回復電路144判斷尚未取得類似第3圖中連續的“X”的前後緣所對應到的相位，則流程回到步驟712；反之，則流程進入步驟718。步驟718類似步驟710，不再贅述。步驟720，流程結束。
簡要歸納本發明，在本發明之決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置中，其在接收電路中僅需要少數的取樣電路便可以得到具有取樣相位的取樣時脈訊號，因此，可以在確保取樣品質的情形下降低晶片面積以及製造成本。此外在正常模式中，當時脈回復電路動態對取樣時脈訊號CLK_RX的相位進行調整，由於移動相位時依據相位領先取樣時脈訊號CLK_E或者相位落後取樣時脈訊號CLK_L進行的取樣會比取樣時脈訊號CLK_RX更早觸及正確相位的前後緣，因此能確保同一時間依據取樣時脈訊號CLK_RX進行的取樣仍能維持正確。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧電子裝置
110‧‧‧傳送電路
120‧‧‧時脈產生電路
130‧‧‧接收電路
140‧‧‧訓練電路
142‧‧‧相位調整電路
143‧‧‧判斷電路
144‧‧‧時脈回復電路
146‧‧‧控制電路
410_1~410_3‧‧‧取樣電路
420_1~420_6‧‧‧緩衝器
430_1~430_4‧‧‧互斥或閘
600~612、700~720‧‧‧步驟
第1圖為根據本發明一實施例之電子裝置的方塊圖。 第2圖為第1圖之訓練電路140在訓練階段時控制時脈產生電路在不同的時間區間內產生多個具有不同相位的取樣時脈訊號、相位領先取樣時脈訊號以及相位落後取樣時脈訊號的示意圖。 第3圖為根據多筆判斷結果來決定出取樣時脈訊號的一取樣相位的示意圖。 第4圖為根據本發明一實施例之接收電路130之細部電路的方塊圖。 第5圖為第4圖中之訊號的時序圖。 第6圖為根據本發明一實施例之電子裝置於初始模式時決定取樣時脈訊號的取樣相位的流程圖。 第7圖為根據本發明一實施例之電子裝置於正常模式時決定取樣時脈訊號的取樣相位的流程圖。

Claims (20)

  1. 一種電子裝置，包含有： 一時脈產生電路，用以產生具有相同頻率但是不同相位的一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號，其中該取樣時脈訊號與該相位領先取樣時脈訊號具有一第一相位差，而該取樣時脈訊號與該相位落後取樣時脈訊號具有一第二相位差； 一接收電路，用以使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及 一訓練電路，用以控制該時脈產生電路在複數時間區間的每一時間區間分別產生具有不同相位的該取樣時脈訊號及其對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號，以使得該接收電路產生分別對應該每一時間區間的該取樣結果，其中該訓練電路另根據該接收電路於該些區間所產生的該些取樣結果決定該取樣時脈訊號的一取樣相位。
  2. 如申請專利範圍第1項所述之電子裝置，其中每一該取樣結果係包含三個取樣值，分別對應於該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號。
  3. 如申請專利範圍第2項所述之電子裝置，其中該訓練電路包含一判斷電路，用以依據每一該取樣結果包含之該些取樣值分別判斷每一該取樣結果所對應之該取樣時脈訊號的相位是過早、過晚或是正確。
  4. 如申請專利範圍第3項所述之電子裝置，其中當該取樣結果表示使用該取樣時脈訊號以及該相位領先取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值不相同時，該判斷電路判斷該取樣時脈訊號的相位過早；以及當該取樣結果表示使用該取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值不相同時，該判斷電路判斷該取樣時脈訊號的相位過晚；以及當該取樣結果表示使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值均相同時，該判斷電路判斷該取樣時脈訊號的相位正確。
  5. 如申請專利範圍第3項所述之電子裝置，其中當該取樣結果表示使用該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值相同，且與使用該取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值不同，該判斷電路判斷該第一相位差與該第二相位差的一總和過大。
  6. 如申請專利範圍第5項所述之電子裝置，其中該訓練電路更包含一控制電路，用以於該判斷電路判斷該第一相位差與該第二相位差的總和過大時，控制該時脈產生電路調整該第一相位差與該第二相位差的至少其中之一來縮小該總和。
  7. 如申請專利範圍第3項所述之電子裝置，其中該訓練電路包含一相位調整電路，用以控制該時脈產生電路在不同的時間區間內依序增加或是減少該取樣時脈訊號及相對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號的相位值，以使得該接收電路在該不同的時間區間內產生多個取樣結果，其中一次增加或是減少的相位值為該取樣時脈訊號之週期的(1/N)，且N為一正整數。
  8. 如申請專利範圍第7項所述之電子裝置，其中該訓練電路更包含一時脈回復電路，當該判斷電路判斷複數連續的取樣結果所對應之取樣時脈訊號的相位正確時，該時脈回復電路依據該些連續的取樣結果所對應的相位來決定該取樣時脈訊號的該取樣相位。
  9. 如申請專利範圍第8項所述之電子裝置，該訓練電路根據該多個連續的特定取樣結果所對應到之多個相位值的一中間值來決定出該取樣時脈訊號的該取樣相位。
  10. 如申請專利範圍第1項所述之電子裝置，其中該時脈產生電路係依據該取樣時脈訊號與該第一相位差產生該相位領先取樣時脈訊號，以及依據該取樣時脈訊號與該第二相位差產生該相位落後取樣時脈訊號。
  11. 一種決定出一取樣時脈訊號的一取樣相位的方法，包含有： (a) 產生具有相同頻率但是不同相位的一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號，其中該取樣時脈訊號與該相位領先取樣時脈訊號具有一第一相位差，而該取樣時脈訊號與該相位落後取樣時脈訊號具有一第二相位差； (b) 使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果； (c) 重複步驟(a)~(b)多次以在複數時間區間的每一時間區間分別產生具有不同相位的該取樣時脈訊號及其對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號，並據以產生分別對應該每一時間區間的該取樣結果；以及 (d) 根據於該些區間所產生的該些取樣結果決定該取樣時脈訊號的該取樣相位。
  12. 如申請專利範圍第11項所述之方法，其中步驟(b)中的每一該取樣結果係包含三個取樣值，分別對應於該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號。
  13. 如申請專利範圍第12項所述之方法，另包含了： 依據每一該取樣結果包含之該些取樣值分別判斷每一該取樣結果所對應之該取樣時脈訊號的相位是過早、過晚或是正確。
  14. 如申請專利範圍第13項所述之方法，其中依據每一該取樣結果包含之該些取樣值分別判斷每一該取樣結果所對應之該取樣時脈訊號的相位是過早、過晚或是正確的步驟包含了： 當該取樣結果表示使用該取樣時脈訊號以及該相位領先取樣時脈訊號來對該接收資料進行取樣所產生的取樣值的邏輯值不相同時，判斷該取樣時脈訊號的相位過早；以及當該取樣結果表示使用該取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值的邏輯值不相同時，判斷該取樣時脈訊號的相位過晚；以及當該取樣結果表示使用該取樣時脈訊號、該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值的邏輯值均相同時，判斷該取樣時脈訊號的相位正確。
  15. 如申請專利範圍第13項所述之方法，其中依據每一該取樣結果包含之該些取樣值分別判斷每一該取樣結果所對應之該取樣時脈訊號的相位是過早、過晚或是正確的步驟包含了： 當該取樣結果表示使用該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值相同，且與使用該取樣時脈訊號來對該接收資料進行取樣所產生的取樣值之邏輯值不同，則判斷該第一相位差與該第二相位差的一總和過大。
  16. 如申請專利範圍第15項所述之方法，另包含有： 當判斷該第一相位差與該第二相位差的總和過大時，調整該第一相位差與該第二相位差的至少其中之一來縮小該總和。
  17. 如申請專利範圍第13項所述之方法，其中步驟(c)包含了： 在不同的時間區間內依序增加或是減少該取樣時脈訊號及相對應的該相位領先取樣時脈訊號以及該相位落後取樣時脈訊號的相位值，並據以在該不同的時間區間內產生多個取樣結果，其中一次增加或是減少的相位值為該取樣時脈訊號之週期的(1/N)，且N為一正整數。
  18. 如申請專利範圍第17項所述之方法，其中 步驟(d)包含了： 當判斷複數連續的取樣結果所對應之取樣時脈訊號的相位正確時，依據該些連續的取樣結果所對應的相位來決定該取樣時脈訊號的該取樣相位。
  19. 如申請專利範圍第18項所述之方法，其中依據該些連續的取樣結果所對應的相位來決定該取樣時脈訊號的該取樣相位的步驟包含有： 根據該多個連續的特定取樣結果所對應到之多個相位值的一中間值來決定出該取樣時脈訊號的該取樣相位。
  20. 如申請專利範圍第11項所述之方法，其中步驟(a)包含了： 依據該取樣時脈訊號與該第一相位差產生該相位領先取樣時脈訊號；以及 依據該取樣時脈訊號與該第二相位差產生該相位落後取樣時脈訊號。
TW106100102A 2017-01-04 2017-01-04 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 TWI635706B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106100102A TWI635706B (zh) 2017-01-04 2017-01-04 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
US15/639,049 US10598776B2 (en) 2017-01-04 2017-06-30 Method for determining sampling phase of sampling clock signal and associated electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106100102A TWI635706B (zh) 2017-01-04 2017-01-04 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置

Publications (2)

Publication Number Publication Date
TW201826707A true TW201826707A (zh) 2018-07-16
TWI635706B TWI635706B (zh) 2018-09-11

Family

ID=62708998

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106100102A TWI635706B (zh) 2017-01-04 2017-01-04 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置

Country Status (2)

Country Link
US (1) US10598776B2 (zh)
TW (1) TWI635706B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202518B (zh) * 2019-07-08 2023-11-17 中兴通讯股份有限公司 时钟信号的相位检测方法、装置及通信设备
CN112558018B (zh) * 2020-12-08 2021-09-03 深圳市虹远通信有限责任公司 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
US7167533B2 (en) * 2001-06-30 2007-01-23 Intel Corporation Apparatus and method for communication link receiver having adaptive clock phase shifting
US7221723B2 (en) * 2001-11-27 2007-05-22 Agilent Technologies, Inc. Multi-phase sampling
US7474714B2 (en) * 2002-12-31 2009-01-06 Intel Corporation Phase/frequency detector for tracking receivers
KR100885888B1 (ko) * 2007-05-16 2009-02-26 삼성전자주식회사 클록-데이터 복원 회로, 이를 포함하는 멀티-포트 수신기및 클록-데이터 복원 방법

Also Published As

Publication number Publication date
US10598776B2 (en) 2020-03-24
US20180188364A1 (en) 2018-07-05
TWI635706B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
US8582391B2 (en) Adjusting clock error across a circuit interface
US8527676B2 (en) Reducing latency in serializer-deserializer links
US8941430B2 (en) Timing calibration for on-chip interconnect
US6978403B2 (en) Deskew circuit and disk array control device using the deskew circuit, and deskew method
US8942333B2 (en) Apparatus and methods for clock alignment for high speed interfaces
US5115455A (en) Method and apparatus for stabilized data transmission
US8305838B2 (en) Semiconductor memory device for guaranteeing reliability of data transmission and semiconductor system including the same
JPH0431451B2 (zh)
US7209531B1 (en) Apparatus and method for data deskew
CN109586692B (zh) 一种应用于ad源同步数据接收的fpga动态相位调整方法
US7500131B2 (en) Training pattern based de-skew mechanism and frame alignment
CN110995241B (zh) 一种自适应相位调整的lvds延时电路
JP4419067B2 (ja) ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
US9154291B2 (en) Differential signal skew adjustment method and transmission circuit
TWI523037B (zh) 記憶體裝置
TWI635706B (zh) 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
US20070074084A1 (en) Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
US20190258287A1 (en) Method and device of data capture
US8689159B1 (en) Redundancy for on-chip interconnect
JP2805604B2 (ja) マンチェスターコードのディコーディング装置
CN108345554B (zh) 决定出取样时脉信号的取样相位的方法及相关的电子装置
US9721627B2 (en) Method and apparatus for aligning signals
US6542999B1 (en) System for latching first and second data on opposite edges of a first clock and outputting both data in response to a second clock
CN111208867B (zh) 一种基于ddr读数据整数时钟周期的同步电路及同步方法
JPH03171945A (ja) ディジタルシステム