JPH04192042A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理の状態を制御する制御レジスタを備えた論
理回路に関するものである。

〔従来の技術〕

第２図は従来における論理回路の模式図であり、図中１
はＣＰＵ、２は論理回路、３は制御レジスタを示してい
る。

制御レジスタ３はＣＰＵ等から書込まれた情報を保持し
、その情報によって論理回路２を制御、即ち論理の状態
を変化させ、また他の論理回路２からの書込み情報に対
する読み出し動作によっても論理回路２を制御、即ち論
理の状態を変化させるようになっている。

而してこのような論理回路にあっては、ｃｐｕ　ｉから
の指令は信号線を通じて、又は直接制御レジスタ２を通
じて論理回路２に伝達されるが、制御レジスタ３を通じ
ての指令はＣＰＵ　１が制御レジスタ２に情報を書込む
ことによって行われ、この書込み動作それ自体又はその
書込まれた情報が論理回路２の状態を制御することとな
る。

ＣＰＵ　１によって情報、例えばＮビット目が「１」で
ある値が制御レジスタ３に書込まれると論理回路２の１
つの機能Ａが働き、またＮ＋１ビツト目が「１」である
値が制御レジスタ３に書込まれると、論理回路２の他の
機能Ｂが働く。またＣＰＵ　１から制御レジスタ３へ書
込まれた値が書込み動作時と異なる他の時点で論理回路
２から参照されたときは、その時点での制御レジスタ３
の情報がＮビット目が「１」の値であると論理回路２の
機能Ｃが働き、更に制御レジスタ３が論理回路２のレベ
ルの状態を反映して書き込むまれている情報、即ち値が
変化したとき、ＣＰＵ　１が論理回路２の状態の変化を
逐次的に知るべ（制御レジスタ３の値を読み出すと、こ
の読み出し動作によって論理回路２の機能りが働（。

〔発明が解決しようとする課題〕

ところでＣＰＬＩＩ、論理回路２を含むハードウェア等
の動作を決定するソフトウェア構築過程、或いは検証過
程では、ＣＰＵ　１に特別な検証用プログラムにより、
擬似的に通常のプログラムを１ステツプ毎に実行させ、
１ステツプ毎に制御レジスタ３、或いは他のレジスタの
情報を読み出すことにより、１ステツプ毎のハードウェ
アの状態を追跡する、所謂ハードウェア、ソフトウェア
の検証が行われる。

しかし、上述した如き従来回路にあっては、例えば検証
用プログラムに従ってＣＰｌｊ　１が制御レジスタ３か
らの読み出し動作を行うと、その動作によって論理回路
２の機能りが働（結果、論理回路２の状態が変化し、も
との状態を知ることが出来なくなるという問題があった
。

本発明はかかる事情に鑑みなされたものであって、その
目的とすることろはレジスタに対する情報の読み出し動
作では論理回路が制御されることかないようにした構造
の別のレジスタを設けることにより、１ステツプ毎の状
態変化を検証し得るようにした論理回路を提供するにあ
る。

〔課題を解決するだめの手段〕

本発明に係る論理回路は、特定の機能を持つ論理回路に
おいて、書込まれた値を保持し、読み出し動作が論理回
路の状態を制御する第１のレジスタと、第１のレジスタ
と同じ値を保持し、読み出し動作が論理の状態を制御し
ない第２のレジスタと、第１．第２のレジスタを選択す
るセレクタとを具備する。

〔作用〕　　。

本発明回路にあっては、通常のプログラムを実行する際
にはセレクタにより第１のレジスタが、また検証用プロ
グラムの実行時には第２のレジスタを選択し、第２のレ
ジスタを通じて論理の状態を変化させることかな（１ス
テツプ毎の検証プログラムの実行が可能となる。

〔実施例〕

以下本発明を、その実施例を示す図面に基づき具体的に
説明する。第１図は本発明に係る論理回路とＣＰＵとの
関係を示す模式図であり、図中１はＣＰＵ　、　２は論
理回路、３は第１のレジスタ、４は第２のレジスタ、５
はセレクタを示している。ＣＰＵ１と論理回路２との間
は信号線によって接続されており、ＣＰＵ　１からの指
令によって論理回路２か動作せしめられるようになって
いる。

第１のレジスタは第３図に示す制御レジスタに対応する
ものであり、ｃｐｕ　ｉから論理回路２への指令は、第
２図に示す第１のレジスタ３に、その指令に応じた情報
を書込むことによって行われるが、このとき第２のレジ
スタ４へも同じ情報が書込まれるようになっている。

この書き込み動作と書込まれた情報との組合せによって
論理回路２の論理の状態が制御される。

従来の場合と同様に、例えばＣＰＩｊ　ｌにより書込ま
れた情報がＮビット目が「１」である値のときは、論理
回路２の機能Ａが働き、またＮ＋１ビツト目が「１」で
ある値のときは論理回路２の機能Ｂか働くこととなる。

また書込まれた値が書込み動作時とは異なる任意の時点
で論理回路２から参照されることによって論理回路２の
機能Ｃが働き、更に第１のレジスタ３が論理回路２の状
態を反映して値が変化した場合、ＣＰＵ　１は通常のプ
ログラムのもとでは論理回路２の状態を知るべく、第１
のレジスタ３の値を読み出すが、この読み出し動作によ
って論理回路２の機能りが働く。

一方、これに対して第２のレジスタ４は第１のレジスタ
３への情報と同じ情報を保持し、また論理回路２の状態
を反映して値が変化する機能を保持している。なお第１
のレジスタ３は前記した論理回路２の機能Ａ−Ｄのうち
、機能りを働かせる機能を欠くが機能Ａ−Ｃを働かせる
機能の有無は問わない。

セレクタ５はＣＰＵ　１が通常のプログラムを実行して
いる時はＣＰＵ　１からの読み出し動作によって第１の
レジスタ３を選択し、第１のレジスタ３の情報を読み出
す。一方、通常のプログラムの実行状況、ハードウェア
の状態を検証する検証用プログラムを実行しているとき
はＣＰＵ　１からの読み出し動作によってセレクタ５は
第２のレジスタ４を選択し、該第２のレジスタ４の情報
を読み出すようになっている。

なおセレクタ５自体は図示しない別のレジスタ又はＣＰ
ＬＩ　１に連なる信号線により制御される。

而してこのような本発明装置にあってはＣＰＵ　１に通
常のプログラムを付与して実行しているときはＣＰＵ　
１から論理回路２の論理の状態を知るべ（レジスタに対
する読み出し動作が行われると、別のレジスタ又は信号
線からの制御に基づきセレクタ５は第１のレジスタ３を
選択する結果、ＣＰＵ　１は第１のレジスタ３の情報を
読み出すこととなる。

この読み出し動作により、論理回路２の論理の状態は変
化する。

これに対してｃｐｕ　ｉに検証用プログラムを与えて通
常のプログラムの実行状況、或いはハードウェアの状態
を検証するときは、ＣＰＬＩ　１が論理回路２の論理の
状態を知るべくレジスタに対する読み出し動作を行うと
、セレクタ５は第２のレジスタ４を選択する結果、ＣＰ
Ｕ　１は第１のレジスタ４の情報を読み出すこととなる
。

第２のレジスタ４はＣＰＵ　１による読み出し動作が行
われてもそれ自体によって論理回路２の論理の状態を変
化させることはないから、検証用のプログラムによって
擬似的に通常のプログラムを１ステツプ毎に実行させ得
、１ステツプ毎のハードウェアの状態を追跡し、ハード
ウェア、ソフトウェアの検証が可能となる。

〔発明の効果〕

以上の如く本発明にあっては、検証用プログラムを実行
するときはセレクタが読み出し動作が論理回路の論理の
状態を変化させない第２のレジスタの情報を読み出すこ
ととなり、論理の状態変化が生じないから１ステツプ毎
のハードウェアの状態を追跡し得ることとなり、ハード
ウェア、ソフトウェアの検証を容易に行い得る効果を有
する。

【図面の簡単な説明】

第１図は本発明回路とＣＰＵとの関係を示す模式図、第
２図は従来回路の構成を示す模式図である。 １・・・ＣＰＵ　　２・・・論理回路　３・・・第１の
レジスタ４・・・第２のレジスタ　５・・・セレクタな
お、図中、同一符号は同一、又は相当部分を示す。 代理人　　大　　岩　　増　　雄 第　　　２　　　図

Claims (1)

【特許請求の範囲】
1. （１）書き込まれる情報を保持し、外部からの読み出し
   動作が論理の状態を変化させる第１のレジスタと、該第
   １のレジスタと同じ情報を保持し、外部からの読み出し
   動作が論理の状態を変化させない第２のレジスタと、前
   記外部からの情報読み出し動作に際し、第１のレジスタ
   と第２のレジスタとのいずれかを選択するセレクタとを
   具備することを特徴とする論理回路。