JPH0418354B2 - - Google Patents
Info
- Publication number
- JPH0418354B2 JPH0418354B2 JP58014226A JP1422683A JPH0418354B2 JP H0418354 B2 JPH0418354 B2 JP H0418354B2 JP 58014226 A JP58014226 A JP 58014226A JP 1422683 A JP1422683 A JP 1422683A JP H0418354 B2 JPH0418354 B2 JP H0418354B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory pack
- terminals
- circuit
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 2
- 238000009434 installation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
Landscapes
- Protection Of Static Devices (AREA)
- Power Sources (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は給電装置に関するものであり、特にコ
ネクタの一部を電源制御要素に形成し、コネクタ
が誤接続されたときに、電源の供給を断つように
制御する給電装置に関する。
ネクタの一部を電源制御要素に形成し、コネクタ
が誤接続されたときに、電源の供給を断つように
制御する給電装置に関する。
従来技術
従来メモリ等をモジユール化したメモリパツク
を補強及びノイズ防止のため金属等の導電性筐体
に入れ、その筐体の一部に穴を明け本体との信号
接続部がある様に構成したものに於いては本体に
挿入する時操作者が誤つて逆に挿入すると本体接
点部がメモリパツクの金属部によつてシヨート状
態となり本体内部を破壊する事があつた。
を補強及びノイズ防止のため金属等の導電性筐体
に入れ、その筐体の一部に穴を明け本体との信号
接続部がある様に構成したものに於いては本体に
挿入する時操作者が誤つて逆に挿入すると本体接
点部がメモリパツクの金属部によつてシヨート状
態となり本体内部を破壊する事があつた。
目 的
本発明は係る点に鑑みて提案されるものであ
り、本発明の主要な目的はコネクタ端子の一部を
電源制御要素に形成し、コネクタが誤接続された
ときに、電源を断つようにした、保証機能のある
給電装置を提案する所にある。
り、本発明の主要な目的はコネクタ端子の一部を
電源制御要素に形成し、コネクタが誤接続された
ときに、電源を断つようにした、保証機能のある
給電装置を提案する所にある。
実施例
以下本発明を一実施例に基づき図面と共に説明
する。第１図は本実施例に於ける記憶装置（メモ
リパツク）を示す斜視図であり、MCは金属の筐
体から成るメモリパツクを示す。筐体内には
ROM，RAM等のメモリ部品がプリント基板上
に配置格納されており窓Ｃに本体との信号授受を
行う為の信号接点Ｐ１，Ｐ２〜Pnが配置されて
いる。このうち、信号接点Ｐ１，Ｐ２は絶縁され
ている。
する。第１図は本実施例に於ける記憶装置（メモ
リパツク）を示す斜視図であり、MCは金属の筐
体から成るメモリパツクを示す。筐体内には
ROM，RAM等のメモリ部品がプリント基板上
に配置格納されており窓Ｃに本体との信号授受を
行う為の信号接点Ｐ１，Ｐ２〜Pnが配置されて
いる。このうち、信号接点Ｐ１，Ｐ２は絶縁され
ている。
第２図はメモリパツクの各接点に対応した本体
側の回路CI及びコネクタCNの概念図であり、ピ
ンCN−１，CN−２〜CN−ｎは各々前記メモリ
パツクの接点Ｐ１，Ｐ２〜Pnに対応し、メモリ
パツクが正常に本体に挿入された時接するピンで
ある。この各ピンの内CN−３〜CN−ｎはメモ
リパツク上のメモリをアクセスする為に必要な信
号ピンであり、かつ必要ならばメモリパツクへの
給電ピンも含む。ピンCN−１，CN−２は記憶
装置が本体側に正常に挿入されたか否かを検出す
るピンである。ピンCN−２は本体回路CIのグラ
ンドに接地され、一方、ピンCN−１をOPENに
保持し、ピンCN−１とピンCN−２が短絡した
ときにピンCN−１に接続された信号線S1は接地
され、第３図に示す電源制御回路CI−１を制御
して本体回路CIに電源の供給を断つように構成
する。
側の回路CI及びコネクタCNの概念図であり、ピ
ンCN−１，CN−２〜CN−ｎは各々前記メモリ
パツクの接点Ｐ１，Ｐ２〜Pnに対応し、メモリ
パツクが正常に本体に挿入された時接するピンで
ある。この各ピンの内CN−３〜CN−ｎはメモ
リパツク上のメモリをアクセスする為に必要な信
号ピンであり、かつ必要ならばメモリパツクへの
給電ピンも含む。ピンCN−１，CN−２は記憶
装置が本体側に正常に挿入されたか否かを検出す
るピンである。ピンCN−２は本体回路CIのグラ
ンドに接地され、一方、ピンCN−１をOPENに
保持し、ピンCN−１とピンCN−２が短絡した
ときにピンCN−１に接続された信号線S1は接地
され、第３図に示す電源制御回路CI−１を制御
して本体回路CIに電源の供給を断つように構成
する。
第３図は電源制御回路でありＢは電源であるバ
ツテリーで、トランジスタTr2を介して本体回路
CIに電源を供給する。トランジスタTr2はトラン
ジスタTr1が導通状態であれば抵抗R3を介してベ
ース電流が流れ導通し本体回路CIに電源を供給
する。又トランジスタTr1が非導通状態ではトラ
ンジスタTr2も非導通であり本体回路CIへの給電
は遮断されている。トランジスタTr1の非導通、
導通状態はベースに接続された信号線S1の電位に
よつて決定される。即ち、信号線S1がOPENの時
トランジスタTr1はプルアツプ抵抗R2によつてベ
ース電流が流れ導通となり又信号線S1が接地され
れば非導通である。
ツテリーで、トランジスタTr2を介して本体回路
CIに電源を供給する。トランジスタTr2はトラン
ジスタTr1が導通状態であれば抵抗R3を介してベ
ース電流が流れ導通し本体回路CIに電源を供給
する。又トランジスタTr1が非導通状態ではトラ
ンジスタTr2も非導通であり本体回路CIへの給電
は遮断されている。トランジスタTr1の非導通、
導通状態はベースに接続された信号線S1の電位に
よつて決定される。即ち、信号線S1がOPENの時
トランジスタTr1はプルアツプ抵抗R2によつてベ
ース電流が流れ導通となり又信号線S1が接地され
れば非導通である。
次に実施例の動作を説明すれば、ます、メモリ
パツクMCが正しく挿入されたとき、本体側コネ
クタCNのピンCN−１，CN−２に接触する信号
接点Ｐ１，Ｐ２は絶縁状態にあるため、ピンCN
−１はOPENの状態のままであり、信号線S1も
OPENのままである。従つて、トランジスタTr1
は抵抗R2を介してベースに電流の供給を受け、
導通する。一方、トランジスタTr2も抵抗R3を介
してベース電流が流れ、バツテリーＢから負荷に
電源が供給される。さて、メモリパツクMCの表
裏が逆に挿入されたとき、前述した如く、メモリ
パツクMCの筐体は導電性金属板で形成されてい
るため、筐体によつてピンCN−１とCN−２は
短絡し、信号線S1は接地される。このため、トラ
ンジスタTr1はベース電流の供給が絶たれ、非導
通となり、トランジスタTr2も同様に非導通とな
つて、バツテリーＢから負荷への電源の供給を断
つ。従つてメモリパツクMCの誤接続によつてコ
ネクタCNの短絡から生ずる、過電流による破壊
から本体機器を保護できる。
パツクMCが正しく挿入されたとき、本体側コネ
クタCNのピンCN−１，CN−２に接触する信号
接点Ｐ１，Ｐ２は絶縁状態にあるため、ピンCN
−１はOPENの状態のままであり、信号線S1も
OPENのままである。従つて、トランジスタTr1
は抵抗R2を介してベースに電流の供給を受け、
導通する。一方、トランジスタTr2も抵抗R3を介
してベース電流が流れ、バツテリーＢから負荷に
電源が供給される。さて、メモリパツクMCの表
裏が逆に挿入されたとき、前述した如く、メモリ
パツクMCの筐体は導電性金属板で形成されてい
るため、筐体によつてピンCN−１とCN−２は
短絡し、信号線S1は接地される。このため、トラ
ンジスタTr1はベース電流の供給が絶たれ、非導
通となり、トランジスタTr2も同様に非導通とな
つて、バツテリーＢから負荷への電源の供給を断
つ。従つてメモリパツクMCの誤接続によつてコ
ネクタCNの短絡から生ずる、過電流による破壊
から本体機器を保護できる。
効 果
以上述べた如く本発明によれば、例えば着脱可
能に記憶装置が接続される本体側において、コネ
クタ端子の一部が記憶装置の誤接続を検出して、
負荷への電源の供給を断つように構成されている
ため、コネクタのシヨートによる本体回路の損傷
を防止できる。
能に記憶装置が接続される本体側において、コネ
クタ端子の一部が記憶装置の誤接続を検出して、
負荷への電源の供給を断つように構成されている
ため、コネクタのシヨートによる本体回路の損傷
を防止できる。
第１図はメモリパツクの外観を示す斜視図、第
２図は本体側の回路及びコネクタの配置構成を示
す概念図、第３図は電源制御回路を示す回路図で
ある。 ここで、MC……メモリパツク、Ｃ……窓、Ｐ
１，Ｐ２，…Pn……信号接点、CN−１，CN−
２，CN−ｎ……ピンである。
２図は本体側の回路及びコネクタの配置構成を示
す概念図、第３図は電源制御回路を示す回路図で
ある。 ここで、MC……メモリパツク、Ｃ……窓、Ｐ
１，Ｐ２，…Pn……信号接点、CN−１，CN−
２，CN−ｎ……ピンである。
Claims (1)
- 【特許請求の範囲】 １ メモリパツクに接続される複数のコネクタ端
子を有し、筺体に導電性金属板が形成されたメモ
リパツクの誤装着によつて該複数のコネクタ端子
の端子間が短絡される給電装置において、 前記複数のコネクタ端子の内の一部を該短絡を
検出するための一組の短絡検出用端子に割り当て
ると共に、該一組の短絡検出用端子の端子間の短
絡に基づいて負荷への電力の供給を停止させる制
御を行う電源制御手段を設けたことを特徴とする
給電装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014226A JPS59139822A (ja) | 1983-01-31 | 1983-01-31 | 給電装置 |
| US06/894,488 US4755902A (en) | 1983-01-31 | 1986-08-11 | Electronic apparatus with detachable member arranged to detect erroneous mounting of the detachable member |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014226A JPS59139822A (ja) | 1983-01-31 | 1983-01-31 | 給電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139822A JPS59139822A (ja) | 1984-08-10 |
| JPH0418354B2 true JPH0418354B2 (ja) | 1992-03-27 |
Family
ID=11855147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014226A Granted JPS59139822A (ja) | 1983-01-31 | 1983-01-31 | 給電装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4755902A (ja) |
| JP (1) | JPS59139822A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114085A (ja) * | 1985-11-13 | 1987-05-25 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｃカ−ドの保護回路 |
| JPS62157984A (ja) * | 1985-12-31 | 1987-07-13 | Diesel Kiki Co Ltd | Ｉｃカ−ドの読出書込装置 |
| JP2590989B2 (ja) * | 1987-12-14 | 1997-03-19 | セイコーエプソン株式会社 | 液晶表示装置の外部接続端子配列方法 |
| US5153589A (en) * | 1988-06-29 | 1992-10-06 | Ncr Corporation | Data processing terminal with removable keyboard module |
| JPH0750767B2 (ja) * | 1989-09-07 | 1995-05-31 | マツダ株式会社 | 金属基板を有する集積回路 |
| US5768147A (en) * | 1995-03-23 | 1998-06-16 | Intel Corporation | Method and apparatus for determining the voltage requirements of a removable system resource |
| US6245992B1 (en) * | 1999-06-15 | 2001-06-12 | Geneticware Co., Ltd. | IC chip security box |
| DE10024801A1 (de) * | 1999-08-10 | 2001-06-07 | Hewlett Packard Co | Verbindererfassungssystem und -verfahren |
| JP4408039B2 (ja) * | 2003-11-13 | 2010-02-03 | キヤノン株式会社 | 情報処理装置、印刷システム、情報処理方法、印刷方法 |
| US20080248572A1 (en) * | 2007-04-06 | 2008-10-09 | Gambro Bct, Inc. | Bioreactor Surfaces |
| JP4900412B2 (ja) * | 2009-03-27 | 2012-03-21 | ブラザー工業株式会社 | 画像処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512792B2 (ja) * | 1971-11-19 | 1980-04-04 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL260641A (ja) * | 1960-02-01 | |||
| US3259754A (en) * | 1962-10-23 | 1966-07-05 | Leslie C Matheson | Polarity indicator |
| US3859635A (en) * | 1971-06-15 | 1975-01-07 | Robert E Watson | Programmable calculator |
| JPS5051119U (ja) * | 1973-09-10 | 1975-05-17 | ||
| IT1092128B (it) * | 1977-01-27 | 1985-07-06 | Bosch Gmbh Robert | Dispositivo elettrico di sicurezza per tronchi di piste conduttrici in una disposizione di utilizzatore |
| JPS5449036A (en) * | 1977-09-27 | 1979-04-18 | Fujitsu Ltd | Power supplying method to memory |
| JPS5512792U (ja) * | 1978-07-12 | 1980-01-26 | ||
| EP0027337B1 (en) * | 1979-10-04 | 1985-01-30 | Fujitsu Limited | Magnetic bubble memory device |
| JPS58118078A (ja) * | 1981-12-29 | 1983-07-13 | Fanuc Ltd | メモリカセツトの信号・電源供給方式 |
| US4398098A (en) * | 1982-04-26 | 1983-08-09 | Ncr Corporation | Electronic latching circuit |
-
1983
- 1983-01-31 JP JP58014226A patent/JPS59139822A/ja active Granted
-
1986
- 1986-08-11 US US06/894,488 patent/US4755902A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512792B2 (ja) * | 1971-11-19 | 1980-04-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59139822A (ja) | 1984-08-10 |
| US4755902A (en) | 1988-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645943A (en) | Space-saving back-up power supply | |
| JPH0418354B2 (ja) | ||
| US6671142B2 (en) | Circuit for operating voltage range extension for a relay | |
| US4393432A (en) | Safety device for a conducting path in a load device | |
| US4027223A (en) | Transceiver polarity protector | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| JPS6010481A (ja) | ロムカ−トリツジ | |
| US6713694B2 (en) | Reset mechanism for use in electric device equipped with microcomputer and resetting method | |
| US6104303A (en) | Battery detecting device for a radio pager | |
| JPH0142054Y2 (ja) | ||
| CN219718206U (zh) | 开关复用控制电路和电子设备 | |
| JP2743059B2 (ja) | フィルム情報読取り装置 | |
| JP2534938Y2 (ja) | アース異常検出装置 | |
| JPH0428159B2 (ja) | ||
| JP3297484B2 (ja) | フィルム情報読取り装置 | |
| JPH0234471Y2 (ja) | ||
| JPS60252932A (ja) | ユニツト誤插入検出装置 | |
| JPH01211876A (ja) | 基板の接続構造 | |
| JPH0245971Y2 (ja) | ||
| JPS60131778A (ja) | コネクタ接続不良検出装置 | |
| JP2848459B2 (ja) | スイッチ入力回路 | |
| JPH0450680Y2 (ja) | ||
| KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
| JPH0750158A (ja) | 電池端子装置 | |
| JPH0537631Y2 (ja) |