JPH04182829A - マイクロプログラム制御装置 - Google Patents

マイクロプログラム制御装置

Info

Publication number
JPH04182829A
JPH04182829A JP2313632A JP31363290A JPH04182829A JP H04182829 A JPH04182829 A JP H04182829A JP 2313632 A JP2313632 A JP 2313632A JP 31363290 A JP31363290 A JP 31363290A JP H04182829 A JPH04182829 A JP H04182829A
Authority
JP
Japan
Prior art keywords
address
microprogram
microinstruction
error
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313632A
Other languages
English (en)
Inventor
Yukihiro Fujino
藤野 幸広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2313632A priority Critical patent/JPH04182829A/ja
Publication of JPH04182829A publication Critical patent/JPH04182829A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関する。
〔従来の技術〕
従来この種のマイクロプログラム制御装置の一例は例え
ば第2図に示すような構成になっていた。
第2図に示すマイクロプログラム制御装置は複数個のマ
イクロプログラム制御装置の内の1個である。
制御記憶310から読みだされたマイクロ命令は、デー
タレジスタ330に格納され、その出力をエラー検出訂
正機構350によりエラー検出を行う。エラーが検出さ
れた場合には、アドレスレジスタ341に格納されてい
るアドレスはエラーを起こしたアドレスであり、アドレ
ス制御回路360によりセレクタ370を切り替えて、
アドレスレジスタ34〕に格納されているアドレスをア
ト1/スレジスタ340に格納する。エラーのあったマ
イクロ命令はエラー検出訂正機構350で訂正され、デ
ータレジスタ320に格納され、次に制御記憶310に
書き込まれてマイクロ命令のエラー訂正が完了する。
また第3図は、従来のマイクロプログラム制御装置の他
の例を示す。
第3図において、主記憶装置500にはマイクロプログ
ラム制御装置400,401の制御記憶に格納されてい
る同一のマイクロプログラムの元のマイクロプログラム
が格納されている。この種のマイクロプログラムは、例
えば、入出力制御用のマイクロプログラムである。
制御記憶410から読みだされたマイクロ命令は、デー
タレジスタ430に格納され、その出力をエラー検出回
路450によりエラー検出を行う。
エラーが検出された場合には、アドレスレジスタ441
に格納されているアドレスがエラーを起こしたアドレス
であり、アドレス制御回路460によりセレクタ470
を切り替えて、アドレスレジスタ441に格納されてい
るアドレスをアドレスレジスタ440に格納する。
アドレスレジスタ441のアドレスとエラー検出回路4
50の出力はリクエスト制御回路480へ送られ、リク
エスト制御回路480は主記憶装置500に対してメモ
リリクエストを送出する。
主記憶装置500はマイクロプログラム制御装置400
から送られてきたメモリリクエストによりマイクロ命令
を読みだしマイクロプログラム制御装置400に送出す
る。マイクロプログラム制御装置400は送られてきた
マイクロ命令をデータレジスタ420に格納し、次に制
御記憶410に書き込みマイクロ命令のエラー訂正が終
了する。
〔発明が解決しようとする課題〕
上述した従来のマイクロプログラム制御装置は、第2図
の例ではエラー検出訂正機構が必要になりハード量が増
大するという欠点がある。また第3図の例では、マイク
ロプログラム制御装置と主記憶装置との間で通信を行わ
なければならず、時間がかかるという欠点がある。
本発明は以上の欠点を解決することを課題とし、制御記
憶のマイクロ命令のエラー時に、少ないハード量で、短
い時間内にマイクロ命令のエラーの修正を行う、マイク
ロプログラム制御装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明の装置は、同一のマイクロプログラムにより動作
する複数個のマイクロプログラム制御装置において、各
々のマイクロプログラム制御装置に、制御記憶から読み
だしたマイクロ命令のエラー検出機構と、前記エラー検
出機構によるエラー検出時に他のマイクロプログラム制
御装置に前記制御記憶のエラーアドレスを報告する手段
と、他のマイクロプログラム制御装置から報告された前
記エラーアドレスにより自制御記憶のマイクロ命令を読
みだす手段と、該読みだしたマイクロ命令をエラーアド
レスを報告したマイクロプログラム制御装置へ送る手段
と、他のマイクロプログラム制御装置より送られたマイ
クロ命令を自制御記憶に書き込む手段とを有する。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
第1図に於て、第一、第二のマイクロプログラム制御装
置100 、200は、同一のマイクロプログラムを格
納している制御記憶110.120と制御記憶110,
120から読みだしたデータを格納するデータレジスタ
130,230と、データレジスタ130.230に格
納されたマイクロ命令のエラー検出を行うエラー検出回
路150,250と、エラー検出回路150.250か
らの信号によりアドレスを制御するアドレス制御回路1
60.260と、制御記憶110,210のアドレスを
格納するアドレスレジスタ140,240と、エラー検
出時にアドレスを格納して置くためのレジスタ141,
241と、アドレスレジスタ140,240に格納する
アドレスを選択するセレクタ170,270と、制御記
憶110.210に書き込むマイクロ命令を格納するデ
ータレジスタ120.220とで構成され、マイクロプ
ログラム制御装置100とマイクロブロダラム制御装置
200は、マイクロ命令を転送するマイクロ命令転送信
号10と、エラーの起こったマイクロ命令のアドレスを
転送するアドレス転送信号20と、エラーが起こった事
を報告するエラー報告信号30.40で接続されている
次に、以上の構成を持つ本実施例の動作について説明す
る。
マイクロプログラム制御装2100の制御記憶]10か
らデータレジスタ130に格納されたマイクロ命令にエ
ラーが起こった場合、エラー検出回路150で検出され
る。エラー検出回路]−50はアドレス制御回路160
とマイクロプログラム制御装置200のアドレス制御回
路260ヘ工ラー報告信号30により報告する。
アドレスレジスタ141にはアドレスレジスタ140か
らのエラーを起こしたマイクロ命令のアドレスが格納さ
れておりホールドされる。マイクロプログラム制御装置
200のアドレス制御回路260は、セレクタ270を
切り替えてアドレスレジスタ140の出力を選択しアド
レスレジスタ240に格納する。そのアドレスで制御記
憶210よりマイクロ命令を読みだしデータレジスタ2
30に格納し、マイクロ命令転送信号10によりマイク
ロプログラム制御装置100へ転送し、マイクロプログ
ラム制御装置100はデータレジスタ120に送られて
きたマイクロ命令を格納し、次に制御記憶110に書き
込むことによりマイクロ命令のエラー訂正を終了する。
このような構成をすることにより、エラー訂正機構が不
要になる。またマイ20プログラム制御装置200が動
作中の場合、マイクロプログラム制御装置200の動作
を一時ストップさせるため時間がかかる場合があるが、
マイクロプログラム制御装置と主記憶装置との間で通信
を行ってマイクロ命令のエラーを訂正する方式に比べる
と短時間でマイクロ命令のエラー訂正が可能になる。
〔発明の効果〕
以上の説明で明かな如く、本発明のマイクロプログラム
制御装置によれば、エラー訂正機構が不要な為ハード量
が少なくてすみ、またマイクロプログラム制御装置と主
記憶装置との間で通信を行ってマイクロ命令のエラーを
訂正する方式よりも短時間でマイクロ命令のエラー訂正
が可能になるという効果を得ることが出来る。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図と第3図
は従来のマイクロプログラム制御装置例のブロック図で
ある。 100.200,400.401・・・マイクロプログ
ラム制御装置、110,210,310,410・・・
制御記憶、120,130,220,320.330,
420.40・・・データレジスタ、140.141,
240,241,340,341゜440.441・・
・アドレスレジスタ、150,250.450・・・エ
ラー検出回路、350・・・エラー検出訂正機構、16
0,260,360,460・・・アドレス制御回路、
170,270,370゜470・・・セレクタ、48
0・・・リクエスト制御回路、500・・・主記憶装置
、10・・・マイクロ命令転送信号、20・・・アドレ
ス転送信号、30.40・・・エラー報告信号。

Claims (1)

    【特許請求の範囲】
  1. 同一のマイクロプログラムにより動作する少なくとも一
    つのマイクロプログラム制御装置において、各々のマイ
    クロプログラム制御装置に、制御記憶から読みだしたマ
    イクロ命令のエラー検出機構と、前記エラー検出機構に
    よるエラー検出時に他のマイクロプログラム制御装置に
    前記制御記憶のエラーアドレスを報告する手段と、他の
    マイクロプログラム制御装置から報告された前記エラー
    アドレスにより自制御記憶のマイクロ命令を読み出す手
    段と、該読みだしたマイクロ命令をエラーアドレスを報
    告したマイクロプログラム制御装置へ送る手段と、他の
    マイクロプログラム制御装置より送られたマイクロ命令
    を自制御記憶に書き込む手段とを設けたことを特徴とす
    るマイクロプログラム制御装置。
JP2313632A 1990-11-19 1990-11-19 マイクロプログラム制御装置 Pending JPH04182829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313632A JPH04182829A (ja) 1990-11-19 1990-11-19 マイクロプログラム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313632A JPH04182829A (ja) 1990-11-19 1990-11-19 マイクロプログラム制御装置

Publications (1)

Publication Number Publication Date
JPH04182829A true JPH04182829A (ja) 1992-06-30

Family

ID=18043658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313632A Pending JPH04182829A (ja) 1990-11-19 1990-11-19 マイクロプログラム制御装置

Country Status (1)

Country Link
JP (1) JPH04182829A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744467A (ja) * 1992-10-07 1995-02-14 Internatl Business Mach Corp <Ibm> 階層記憶システムおよび階層記憶システムにおけるマイクロ命令のエラーを訂正する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744467A (ja) * 1992-10-07 1995-02-14 Internatl Business Mach Corp <Ibm> 階層記憶システムおよび階層記憶システムにおけるマイクロ命令のエラーを訂正する方法

Similar Documents

Publication Publication Date Title
JPH04649A (ja) リモートチャネル装置の障害情報転送方式
JPH04182829A (ja) マイクロプログラム制御装置
JPH04182734A (ja) マイクロプログラム制御装置
JPH0335327A (ja) 多数決障害処理装置
JPS6240736B2 (ja)
SU783795A2 (ru) Процессор
JPH0474241A (ja) 障害処理方式
JPH05165737A (ja) メモリ試験方式
JPH04239355A (ja) 電子ディスク装置
JP2919366B2 (ja) バス障害処理方式
JPH0612270A (ja) テスト回路
JPH0553924A (ja) 記憶装置の試験方式
JPH09311716A (ja) Lan装置
JPH02302855A (ja) メモリ制御装置
JPS6321221B2 (ja)
JPH0520215A (ja) 情報処理装置
JPS638956A (ja) メモリ診断回路
JPH0484226A (ja) 障害検出方式
JPH0736739A (ja) データ処理装置
JPS5820058B2 (ja) デ−タ先行読出し方式
JPS61255441A (ja) 情報処理装置
JPS6332637A (ja) 情報処理装置
JPH01162947A (ja) トレース制御装置
JPS6394342A (ja) マイクロプログラムテスト方式
JPH02146649A (ja) 情報処理システム