JPH04182829A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関する。

〔従来の技術〕

従来この種のマイクロプログラム制御装置の一例は例え
ば第２図に示すような構成になっていた。

第２図に示すマイクロプログラム制御装置は複数個のマ
イクロプログラム制御装置の内の１個である。

制御記憶３１０から読みだされたマイクロ命令は、デー
タレジスタ３３０に格納され、その出力をエラー検出訂
正機構３５０によりエラー検出を行う。エラーが検出さ
れた場合には、アドレスレジスタ３４１に格納されてい
るアドレスはエラーを起こしたアドレスであり、アドレ
ス制御回路３６０によりセレクタ３７０を切り替えて、
アドレスレジスタ３４〕に格納されているアドレスをア
ト１／スレジスタ３４０に格納する。エラーのあったマ
イクロ命令はエラー検出訂正機構３５０で訂正され、デ
ータレジスタ３２０に格納され、次に制御記憶３１０に
書き込まれてマイクロ命令のエラー訂正が完了する。

また第３図は、従来のマイクロプログラム制御装置の他
の例を示す。

第３図において、主記憶装置５００にはマイクロプログ
ラム制御装置４００，４０１の制御記憶に格納されてい
る同一のマイクロプログラムの元のマイクロプログラム
が格納されている。この種のマイクロプログラムは、例
えば、入出力制御用のマイクロプログラムである。

制御記憶４１０から読みだされたマイクロ命令は、デー
タレジスタ４３０に格納され、その出力をエラー検出回
路４５０によりエラー検出を行う。

エラーが検出された場合には、アドレスレジスタ４４１
に格納されているアドレスがエラーを起こしたアドレス
であり、アドレス制御回路４６０によりセレクタ４７０
を切り替えて、アドレスレジスタ４４１に格納されてい
るアドレスをアドレスレジスタ４４０に格納する。

アドレスレジスタ４４１のアドレスとエラー検出回路４
５０の出力はリクエスト制御回路４８０へ送られ、リク
エスト制御回路４８０は主記憶装置５００に対してメモ
リリクエストを送出する。

主記憶装置５００はマイクロプログラム制御装置４００
から送られてきたメモリリクエストによりマイクロ命令
を読みだしマイクロプログラム制御装置４００に送出す
る。マイクロプログラム制御装置４００は送られてきた
マイクロ命令をデータレジスタ４２０に格納し、次に制
御記憶４１０に書き込みマイクロ命令のエラー訂正が終
了する。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラム制御装置は、第２図
の例ではエラー検出訂正機構が必要になりハード量が増
大するという欠点がある。また第３図の例では、マイク
ロプログラム制御装置と主記憶装置との間で通信を行わ
なければならず、時間がかかるという欠点がある。

本発明は以上の欠点を解決することを課題とし、制御記
憶のマイクロ命令のエラー時に、少ないハード量で、短
い時間内にマイクロ命令のエラーの修正を行う、マイク
ロプログラム制御装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明の装置は、同一のマイクロプログラムにより動作
する複数個のマイクロプログラム制御装置において、各
々のマイクロプログラム制御装置に、制御記憶から読み
だしたマイクロ命令のエラー検出機構と、前記エラー検
出機構によるエラー検出時に他のマイクロプログラム制
御装置に前記制御記憶のエラーアドレスを報告する手段
と、他のマイクロプログラム制御装置から報告された前
記エラーアドレスにより自制御記憶のマイクロ命令を読
みだす手段と、該読みだしたマイクロ命令をエラーアド
レスを報告したマイクロプログラム制御装置へ送る手段
と、他のマイクロプログラム制御装置より送られたマイ
クロ命令を自制御記憶に書き込む手段とを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

第１図に於て、第一、第二のマイクロプログラム制御装
置１００　、２００は、同一のマイクロプログラムを格
納している制御記憶１１０．１２０と制御記憶１１０，
１２０から読みだしたデータを格納するデータレジスタ
１３０，２３０と、データレジスタ１３０．２３０に格
納されたマイクロ命令のエラー検出を行うエラー検出回
路１５０，２５０と、エラー検出回路１５０．２５０か
らの信号によりアドレスを制御するアドレス制御回路１
６０．２６０と、制御記憶１１０，２１０のアドレスを
格納するアドレスレジスタ１４０，２４０と、エラー検
出時にアドレスを格納して置くためのレジスタ１４１，
２４１と、アドレスレジスタ１４０，２４０に格納する
アドレスを選択するセレクタ１７０，２７０と、制御記
憶１１０．２１０に書き込むマイクロ命令を格納するデ
ータレジスタ１２０．２２０とで構成され、マイクロプ
ログラム制御装置１００とマイクロブロダラム制御装置
２００は、マイクロ命令を転送するマイクロ命令転送信
号１０と、エラーの起こったマイクロ命令のアドレスを
転送するアドレス転送信号２０と、エラーが起こった事
を報告するエラー報告信号３０．４０で接続されている
。

次に、以上の構成を持つ本実施例の動作について説明す
る。

マイクロプログラム制御装２１００の制御記憶］１０か
らデータレジスタ１３０に格納されたマイクロ命令にエ
ラーが起こった場合、エラー検出回路１５０で検出され
る。エラー検出回路］−５０はアドレス制御回路１６０
とマイクロプログラム制御装置２００のアドレス制御回
路２６０ヘ工ラー報告信号３０により報告する。

アドレスレジスタ１４１にはアドレスレジスタ１４０か
らのエラーを起こしたマイクロ命令のアドレスが格納さ
れておりホールドされる。マイクロプログラム制御装置
２００のアドレス制御回路２６０は、セレクタ２７０を
切り替えてアドレスレジスタ１４０の出力を選択しアド
レスレジスタ２４０に格納する。そのアドレスで制御記
憶２１０よりマイクロ命令を読みだしデータレジスタ２
３０に格納し、マイクロ命令転送信号１０によりマイク
ロプログラム制御装置１００へ転送し、マイクロプログ
ラム制御装置１００はデータレジスタ１２０に送られて
きたマイクロ命令を格納し、次に制御記憶１１０に書き
込むことによりマイクロ命令のエラー訂正を終了する。

このような構成をすることにより、エラー訂正機構が不
要になる。またマイ２０プログラム制御装置２００が動
作中の場合、マイクロプログラム制御装置２００の動作
を一時ストップさせるため時間がかかる場合があるが、
マイクロプログラム制御装置と主記憶装置との間で通信
を行ってマイクロ命令のエラーを訂正する方式に比べる
と短時間でマイクロ命令のエラー訂正が可能になる。

〔発明の効果〕

以上の説明で明かな如く、本発明のマイクロプログラム
制御装置によれば、エラー訂正機構が不要な為ハード量
が少なくてすみ、またマイクロプログラム制御装置と主
記憶装置との間で通信を行ってマイクロ命令のエラーを
訂正する方式よりも短時間でマイクロ命令のエラー訂正
が可能になるという効果を得ることが出来る。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図と第３図
は従来のマイクロプログラム制御装置例のブロック図で
ある。 １００．２００，４００．４０１・・・マイクロプログ
ラム制御装置、１１０，２１０，３１０，４１０・・・
制御記憶、１２０，１３０，２２０，３２０．３３０，
４２０．４０・・・データレジスタ、１４０．１４１，
２４０，２４１，３４０，３４１゜４４０．４４１・・
・アドレスレジスタ、１５０，２５０．４５０・・・エ
ラー検出回路、３５０・・・エラー検出訂正機構、１６
０，２６０，３６０，４６０・・・アドレス制御回路、
１７０，２７０，３７０゜４７０・・・セレクタ、４８
０・・・リクエスト制御回路、５００・・・主記憶装置
、１０・・・マイクロ命令転送信号、２０・・・アドレ
ス転送信号、３０．４０・・・エラー報告信号。

Claims (1)

【特許請求の範囲】
1. 同一のマイクロプログラムにより動作する少なくとも一
   つのマイクロプログラム制御装置において、各々のマイ
   クロプログラム制御装置に、制御記憶から読みだしたマ
   イクロ命令のエラー検出機構と、前記エラー検出機構に
   よるエラー検出時に他のマイクロプログラム制御装置に
   前記制御記憶のエラーアドレスを報告する手段と、他の
   マイクロプログラム制御装置から報告された前記エラー
   アドレスにより自制御記憶のマイクロ命令を読み出す手
   段と、該読みだしたマイクロ命令をエラーアドレスを報
   告したマイクロプログラム制御装置へ送る手段と、他の
   マイクロプログラム制御装置より送られたマイクロ命令
   を自制御記憶に書き込む手段とを設けたことを特徴とす
   るマイクロプログラム制御装置。