JPH0484226A - 障害検出方式 - Google Patents

障害検出方式

Info

Publication number
JPH0484226A
JPH0484226A JP2198892A JP19889290A JPH0484226A JP H0484226 A JPH0484226 A JP H0484226A JP 2198892 A JP2198892 A JP 2198892A JP 19889290 A JP19889290 A JP 19889290A JP H0484226 A JPH0484226 A JP H0484226A
Authority
JP
Japan
Prior art keywords
processing
request
pointer
information
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2198892A
Other languages
English (en)
Inventor
Ideyuki Uehara
上原 出之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2198892A priority Critical patent/JPH0484226A/ja
Publication of JPH0484226A publication Critical patent/JPH0484226A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は障害検出方式、特に復数の処理装置から発生す
る処理要求の処理に伴う障害検出方式に関する。
〔従来の技術〕
従来のこの種の障害検出方式は以下のようである。
処理装置内でメモリアクセス等の処理要求が発生すると
、処理装置からシステム制御装置に対して処理要求を送
出し、処理要求がメモリアクセスか否か、書込みか読出
しであるか、その他当該処理要求に付随する処理情報を
リクエストバッファに格納する。
処理要求は処理装置内で連続的に発生し、処理要求のス
ループットを向上させるため処理要求に対する応答が返
却される前に次々に処理要求を送出することになる。従
って、リクエストバッファはシステム性能によって異る
が数ワードから数十ワード必要になる。
このリクエストバッファは書込みポインタと読出しポイ
ンタで制御され、処理要求の送出時に書込みポインタの
更新が、処理要求の応答返却時に読出しポインタの更新
がそれぞれ行われる。
また、処理装置からシステム制御装置へ送出される処理
要求としてはアドレス、コマンド、書込みデータ、書込
みマスク等の実際の処理に必要な情報のみを送出する構
成となっていた。
また、システム制御装置から返却される情報としては主
記憶読出しデータ、処理要求成功情報といった情報のみ
を返却する構成となっていた。
〔発明が解決しようとする課題〕
上述した従来の障害検出方式では、処理装置内で連続的
に発生する処理要求に対してリクエストバッファの書込
みポインタ、読出しポインタの更新不正等による処理要
求と処理結果の対応のすれ、処理装置とシステム制御装
置間のインタフェース障害による処理要求と処理結果の
すれ、また、システム制御装置内の処理不正による処理
要求と処理結果の対応のずれといった障害は検出するこ
とができず、間欠的に発生する障害では一度対応がずれ
た処理はずれたまま続行されることになり最悪の場合に
はデータ化けを引き起こす可能性があるという問題点が
ある。
〔課題を解決するための手段〕
本発明の方式は、少くとも処理装置と復数の処理装置か
らの処理要求を受付は調停し処理を行うシステム制御装
置とから構成される装置システム制御装置に対して処理
要求を送出すると同時に処理情報が書込みポインタの値
に従って書込まれ送出された前記処理要求の処理結果が
返却されることにより前記処理情報が読出しポインタの
値に従って読出されるリクエストバッファを備える処理
装置における障害検出方式において、前記処理装置から
システム制−御装置に対する処理要求の送出に伴って前
記書込みポインタの内容を送出する手段と、システム制
御装置にて前記処理要求を受付けるとともに前記書込み
ポインタの内容を保持し、処理結果とともに前記ポイン
タの内容を返却する手段と、処理装置にて返却された前
記書込みポインタの値と前記読出しポインタの値を比較
する比較手段とを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図はプロセッサ100とシステム制御装置101と
プロセッサ102とで構成され、プロセッサ100及び
プロセッサ102は同一の論理で構成されている。プロ
セッサ100からシステム制御装置101へ処理要求が
発生した場合について第1図を参照して説明する。
まず、プロセッサ100内で処理要求が発生すると、主
処理部(図示せず)よりリクエスト信号13及びリクエ
スト情報14がシステム制御装置101に発行されると
同時に、書込みポインタ3で指示された書込みポインタ
情報18の値に従ってリクエストバッファ1の指示され
たワードにリクエスト情報14が書込まれる。同時に書
込みポインタ3の値が1つカウントアツプされる。また
、リクエスト信号13,リクエスト信号14に付随して
書込みポインタ3の内容もシステム制御装置101に送
出される。
プロセッサ100内では次々に処理要求が発生し連続し
て上述した動作と同様の処理が行なわれる。
システム制御装置101では、プロセッサ100、プロ
セッサ102からそれぞれ処理要求を受付ける。これら
は、リクエスト信号13.21として調停部5に入力さ
れ、所定の優先順位に従って各プロセッサのリクエスト
が選択される。
ここでプロセッサ100からのリクエスト信号13がオ
ンとなり、調停部5によりプロセッサ100のリクエス
トが選択された場合を考える。
この場合には、選択信号24が“0”となり、リクエス
ト情報選択回路6及び書込みポインタ選択信号7に入力
されたリクエスト情報14.22及び書込みポインタ情
報18.23はそれぞれプロセッサ100側が選択され
、選択リクエスト情報25及び選択書込みポインタ26
が出力される。
この結果、調停部5で処理要求を受付けたことを示す。
リクエスト受付信号29及び選択リクエスト情報25は
制御部(図示せず)に送出され、メモリアクセス等の処
理が行なわれる。リクエスト受付信号29がオンとなっ
た後は、システム制御装置101内では5マシンサイク
ルで処理が完了し、所定の処理結果としてプロセッサ1
00.プロセッサ102に対してそれぞれ応答信号20
.27が送出される。
その間、選択書込みポインタ26の情報は、書込みポイ
ンタバッファ8,9,10.11,12に対して1マシ
ンサイクルずつ順次価ばんされ、書込みポインタ返却情
報28として各プロセッサへ送出される。これは、書込
みポインタバッファが5つで構成されているため、応答
信号20゜27と同一タイミングで送出される。
プロセッサ100では、応答信号20を受取ると読出し
ポインタ2で指定された読出しポインタ情報17の値に
従ってリクエストバッファ1の内容が読出され、リクエ
ストバッファ情報15が主処理部へ送出される。と同時
に、読出しポインタ2の内容が1つカウントアツプされ
る。
読出しポインタ2と書込みポインタ3の内容は初期値が
同じに設定されているので、リクエスト送出時にリクエ
ストバッファに格納された情報が応答信号20返却時に
読出されることになる。ここで比較回路4に入力された
読出しポインタ情報17と書込みポインタ返却情報28
の内容が応答信号20の返却タイミングで比較され不一
致であればエラー信号16が主処理部へ返却される。
処理要求に従ってリクエストバッファ1に格納されたと
きの書込みポインタ3の内容と、当該処理要求が返却さ
れたときの読出しポインタ3の内容は、正常に動作して
いる場合には同一の内容を示すはずであり、エラー信号
16は“0”となっているはずである。
本発明では、以下の様な障害が発生した場合、エラー信
号16が“1”となることで容易に障害を検出すること
ができる。
すなわち、書込みポインタ3、読出しポインタ2の更新
不正、リクエスト信号13の障害ニよりシステム制御装
置101にリクエストが伝わらなかった場合、システム
制御装置101内の制御部でのリクエスト処理順序の不
正、応答信号20の障害により、プロセッサへ応答信号
が返却されなかった場合等、一連のリクエスト持回り処
理に関する様々な障害により、結果的にリクエストにず
れが生じるケースはすべて検出することが可能である。
〔発明の効果〕
以上説明したように本発明は、処理要求発生から処理結
果の返却までに関する一連の持回り処理に関する様々な
障害を検出することができるため、システムの信頼性を
大きく向上できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図である。 1・・・リクエストバッファ、2・・・読出シボインタ
、3・・・書込みポインタ、4・・・比較回路、5・・
・調停部、6・・・リクエスト情報選択回路、7・・・
書込みポインタ選択回路、8,9,10.IL  12
・・・書込みポインタバッファ、100,102・・・
プロセッサ、101・・・システム制御装置。

Claims (1)

  1. 【特許請求の範囲】 少くとも処理装置と復数の処理装置からの処理要求を受
    付け調停し処理を行うシステム制御装置とから構成され
    、 処理装置からシステム制御装置に対して処理要求を送出
    すると同時に処理情報が書込みポインタの値に従って書
    込まれ送出された前記処理要求の処理結果が返却される
    ことにより前記処理情報が読出しポインタの値に従って
    読出されるリクエストバッファとを備える処理装置にお
    ける障害検出方式において、 前記処理装置からシステム制御装置に対する処理要求の
    送出に伴って前記書込みポインタの内容を送出する手段
    と、 システム制御装置にて前記処理要求を受付けるとともに
    前記書込みポインタの内容を保持し、処理結果とともに
    前記ポインタの内容を返却する手段と、 処理装置にて返却された前記書込みポインタの値と前記
    読出しポインタの値を比較する比較手段とを設けたこと
    を特徴とする障害検出方式。
JP2198892A 1990-07-26 1990-07-26 障害検出方式 Pending JPH0484226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2198892A JPH0484226A (ja) 1990-07-26 1990-07-26 障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2198892A JPH0484226A (ja) 1990-07-26 1990-07-26 障害検出方式

Publications (1)

Publication Number Publication Date
JPH0484226A true JPH0484226A (ja) 1992-03-17

Family

ID=16398674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198892A Pending JPH0484226A (ja) 1990-07-26 1990-07-26 障害検出方式

Country Status (1)

Country Link
JP (1) JPH0484226A (ja)

Similar Documents

Publication Publication Date Title
US4604750A (en) Pipeline error correction
US7444540B2 (en) Memory mirroring apparatus and method
US4456993A (en) Data processing system with error processing apparatus and error processing method
US4253147A (en) Memory unit with pipelined cycle of operations
US4942575A (en) Error connection device for parity protected memory systems
EP0709782A2 (en) Error detection system for mirrored memory between dual disk storage controllers
US4761783A (en) Apparatus and method for reporting occurrences of errors in signals stored in a data processor
US4254464A (en) Common data buffer system
JPS6235144B2 (ja)
JPH0484226A (ja) 障害検出方式
JP3127941B2 (ja) 二重化装置
JPH0316655B2 (ja)
JPH04369030A (ja) 障害検出方式
JPH06309185A (ja) 情報処理装置
JPH045213B2 (ja)
JPH0553924A (ja) 記憶装置の試験方式
JPH0335327A (ja) 多数決障害処理装置
JPH038040A (ja) 1ビット誤リ情報記憶装置
JPH0520215A (ja) 情報処理装置
JPS6136641B2 (ja)
JPS62130444A (ja) メモリアクセス制御装置
JPH0535455B2 (ja)
JPS58219646A (ja) パイプライン制御方式
JPH04182829A (ja) マイクロプログラム制御装置
JPS63223916A (ja) デ−タバツフア回路