JPH04170583A - サンプリングクロック発生回路 - Google Patents
サンプリングクロック発生回路Info
- Publication number
- JPH04170583A JPH04170583A JP2298010A JP29801090A JPH04170583A JP H04170583 A JPH04170583 A JP H04170583A JP 2298010 A JP2298010 A JP 2298010A JP 29801090 A JP29801090 A JP 29801090A JP H04170583 A JPH04170583 A JP H04170583A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- section
- phase
- signal
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 36
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パーソナルコンピュータ等より送られて（る
離散的映像信号を忠実にサンプリングするためのクロッ
クを発生するサンプリングクロック発生回路に関する。
離散的映像信号を忠実にサンプリングするためのクロッ
クを発生するサンプリングクロック発生回路に関する。
従来の技術
近年、クロック等の伝送による不要輻射等のノイズが社
会問題となってきており、クロックを受け側で再生し忠
実なサンプリングをするためのサンプリングクロック発
生回路が求められるようになってきている。
会問題となってきており、クロックを受け側で再生し忠
実なサンプリングをするためのサンプリングクロック発
生回路が求められるようになってきている。
以下図面を参照しながら、上述した従来のサンプリング
クロック発生回路の一例について説明する。
クロック発生回路の一例について説明する。
第２図は、従来のサンプリングクロック発生回路の概略
ブロック図を示すものである。
ブロック図を示すものである。
第２図において、１はＰＬＬ発振部で、水平同期信号を
逓倍してサンプリングクロックの２倍の基準クロックを
発生する。２はクロック発生部で、基準クロックより４
種類の位相の異なるクロックを発生する。３はデータラ
ッチ部で、４種類の位相の異なるクロックを水平同期信
号でラッチする。４はデコーダ部で、ラッチされたデー
タをデコードし処理を行なう。５はスイッチ部で、デコ
ードされたデータによって４種類の位相の興なるクロッ
クを切り替える。６は水平同期信号（ＨＤ）入力ライン
、７は基準クロックライン、８はそれぞれ位相の異なる
クロックライン、９はデータライン、１０は切り替えパ
ルスライン、１１はサンプリングクロック出力ラインで
ある。以上のように構成されたサンプリングクロック発
生回路について、以下その動作について説明する。
逓倍してサンプリングクロックの２倍の基準クロックを
発生する。２はクロック発生部で、基準クロックより４
種類の位相の異なるクロックを発生する。３はデータラ
ッチ部で、４種類の位相の異なるクロックを水平同期信
号でラッチする。４はデコーダ部で、ラッチされたデー
タをデコードし処理を行なう。５はスイッチ部で、デコ
ードされたデータによって４種類の位相の興なるクロッ
クを切り替える。６は水平同期信号（ＨＤ）入力ライン
、７は基準クロックライン、８はそれぞれ位相の異なる
クロックライン、９はデータライン、１０は切り替えパ
ルスライン、１１はサンプリングクロック出力ラインで
ある。以上のように構成されたサンプリングクロック発
生回路について、以下その動作について説明する。
ＰＬＬ発振部ｌでは、水平同期信号入力ライン６より入
力された水平同期信号を逓倍し、位相の異なる４種類の
クロックを作るためにサンプリングクロックの２倍の周
波数の基準クロックを発生する。基準クロックは、基準
クロックライン７を通ってクロック発生部２に送られる
。
力された水平同期信号を逓倍し、位相の異なる４種類の
クロックを作るためにサンプリングクロックの２倍の周
波数の基準クロックを発生する。基準クロックは、基準
クロックライン７を通ってクロック発生部２に送られる
。
クロック発生部２では、ＰＬＬ発振部１で作られた基準
クロックをもとに、サンプリングクロックと周波数が等
しくそれぞれ位相の９０度ずれた４種類のクロックを発
生する。上記クロック発生部２で作られた４種類のクロ
ックはクロックライン８を通してデータラッチ部３とス
イッチ部５に送られる。
クロックをもとに、サンプリングクロックと周波数が等
しくそれぞれ位相の９０度ずれた４種類のクロックを発
生する。上記クロック発生部２で作られた４種類のクロ
ックはクロックライン８を通してデータラッチ部３とス
イッチ部５に送られる。
データラッチ部３では、送られてきた４種類のクロック
をそれぞれ映像信号と位相の合っている水平同期信号に
よってラッチし、ラッチされたデータはデータライン９
を通してデコーダ部４に送られる。
をそれぞれ映像信号と位相の合っている水平同期信号に
よってラッチし、ラッチされたデータはデータライン９
を通してデコーダ部４に送られる。
デコーダ部４では、データラッチ部３より送られてきた
データの値に応じて切り替えパルスを発生し、切り替え
パルスライン１０を通してスイッチ部５に送られる。
データの値に応じて切り替えパルスを発生し、切り替え
パルスライン１０を通してスイッチ部５に送られる。
スイッチ部５では、記替えパルスに応じて４種類の位相
の異なるクロックを切り替え１つのクロックを選択する
。選択されたクロックはサンプリングクロックとしてサ
ンプリングクロック出力ライン１１を通して出力される
。
の異なるクロックを切り替え１つのクロックを選択する
。選択されたクロックはサンプリングクロックとしてサ
ンプリングクロック出力ライン１１を通して出力される
。
発明が解決しようとする課題
しかしながら、上記のような構成では、パーソナルコン
ピュータ等の水平同期信号と映像信号の位相関係は同一
であるとは限らず、全ての機器に対応することはできな
かった。
ピュータ等の水平同期信号と映像信号の位相関係は同一
であるとは限らず、全ての機器に対応することはできな
かった。
本発明は、上記問題点に鑑み、水平同期信号と映像信号
の位相があっていなくても、映像信号より位相信号を取
り出すことによって、忠実なサンプリングを行なうこと
のできるサンプリングクロック発生回路を提供するもの
である。
の位相があっていなくても、映像信号より位相信号を取
り出すことによって、忠実なサンプリングを行なうこと
のできるサンプリングクロック発生回路を提供するもの
である。
課題を解決するための手段
上記問題点を解決するために、本発明のサンプリングク
ロック発生回路は、映像信号を増幅するビデオアップ部
、リファレンス電圧と増幅された映像信号とを比較する
コンパレータ、リファレンス電圧の異なるコンパレータ
からの出力の変化が等しい最も多い位相を位相信号とし
て出力する位相信号発生部、水平同期信号を逓倍し基準
クロックを発生するＰＬＬ発振部、基準クロックより幾
つかの位相の異なるクロックを発生するクロック発生部
、幾つかの位相の異なるクロックを映像信号と位相の合
った位相信号でラッチするためのデータラッチ部、ラッ
チされたデータをデコードしり・ロック切り替えパルス
発生するデコーダ部、クロック切り替えパルスによって
幾つか位相の異なるクロックを切り替えるためのスイッ
チ部を備えたものである。
ロック発生回路は、映像信号を増幅するビデオアップ部
、リファレンス電圧と増幅された映像信号とを比較する
コンパレータ、リファレンス電圧の異なるコンパレータ
からの出力の変化が等しい最も多い位相を位相信号とし
て出力する位相信号発生部、水平同期信号を逓倍し基準
クロックを発生するＰＬＬ発振部、基準クロックより幾
つかの位相の異なるクロックを発生するクロック発生部
、幾つかの位相の異なるクロックを映像信号と位相の合
った位相信号でラッチするためのデータラッチ部、ラッ
チされたデータをデコードしり・ロック切り替えパルス
発生するデコーダ部、クロック切り替えパルスによって
幾つか位相の異なるクロックを切り替えるためのスイッ
チ部を備えたものである。
作用
本発明は、上記のような構成にすることによって、映像
信号と位相のあった水平同期信号でなくても忠実なサン
プリングを行なうことができる。
信号と位相のあった水平同期信号でなくても忠実なサン
プリングを行なうことができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明の一実施例におけるサンブリングクロ
ツク発生回路のブロック図である。
ツク発生回路のブロック図である。
第１図において、１はＰＬＬ発振部で、水平同期信号を
逓倍してサンプリングクロックの２倍の基準クロックを
発生する。２はクロック発生部で、基準クロックより４
種類の位相の異なるクロックを発生する。３はデータラ
ッチ部で、４種類の位相の異なるクロックを位相信号で
ラッチする。４はデコーダ部で、ラッチされたデータを
デコードし処理を行なう。５はスイッチ部で、デコード
されたデータによって４種類の位相の異なるクロックを
切り替える。６は水平同期信号（ＨＤ）入力ライン、７
は基準クロックライン、８はそれぞれ位相の異なるクロ
ックライン、９はデータライン、１０は切り替えパルス
ライン、１１はサンプリングクロック出力ラインである
。２０はビデオアップ部で、入力された映像信号を増幅
する。
逓倍してサンプリングクロックの２倍の基準クロックを
発生する。２はクロック発生部で、基準クロックより４
種類の位相の異なるクロックを発生する。３はデータラ
ッチ部で、４種類の位相の異なるクロックを位相信号で
ラッチする。４はデコーダ部で、ラッチされたデータを
デコードし処理を行なう。５はスイッチ部で、デコード
されたデータによって４種類の位相の異なるクロックを
切り替える。６は水平同期信号（ＨＤ）入力ライン、７
は基準クロックライン、８はそれぞれ位相の異なるクロ
ックライン、９はデータライン、１０は切り替えパルス
ライン、１１はサンプリングクロック出力ラインである
。２０はビデオアップ部で、入力された映像信号を増幅
する。
２１．２２．２３はコンパレータで、増幅された映像信
号をそれぞれのコンパレータのリファレンス電圧と比較
する。２４は位相信号発生部で、それぞれコンパレータ
の変化が２つ以上一致したとき位相信号として出力する
。２５は映像信号入力ライン、２６．２７．２８は増幅
された映像信号ライン、２９，３０．３１はそれぞれの
コンパレータの出力ライン、３２は位相信号ラインであ
る。
号をそれぞれのコンパレータのリファレンス電圧と比較
する。２４は位相信号発生部で、それぞれコンパレータ
の変化が２つ以上一致したとき位相信号として出力する
。２５は映像信号入力ライン、２６．２７．２８は増幅
された映像信号ライン、２９，３０．３１はそれぞれの
コンパレータの出力ライン、３２は位相信号ラインであ
る。
以上のように構成されたサンプリングクロック発生回路
について、以下その動作について説明する。
について、以下その動作について説明する。
ＰＬＬ発振部１では、水平同期信号入力ライン６より入
力された水平同期信号を逓倍し、位相の異なる４種類の
クロックを作るためにサンプリングクロックの２倍の周
波数の基準クロックを発生する。基準クロックは、基準
クロックライン７を通ってクロック発生部２に送られる
。
力された水平同期信号を逓倍し、位相の異なる４種類の
クロックを作るためにサンプリングクロックの２倍の周
波数の基準クロックを発生する。基準クロックは、基準
クロックライン７を通ってクロック発生部２に送られる
。
クロック発生部２では、ＰＬＬ発振部１で作られた基準
クロックをもとに、サンプリングクロックと周波数が等
しくそれぞれ位相の９０度ずれた４種類のクロックを発
生する。上記クロック発生部２で作られた４種類のクロ
ックはクロックライン８通してデータラッチ部３とスイ
ッチ部５に送られる。
クロックをもとに、サンプリングクロックと周波数が等
しくそれぞれ位相の９０度ずれた４種類のクロックを発
生する。上記クロック発生部２で作られた４種類のクロ
ックはクロックライン８通してデータラッチ部３とスイ
ッチ部５に送られる。
映像信号入力ライン２５より入力されたＲ２Ｇ、Ｂ信号
の内１つの映像信号はヒデオアンブ部２０でコンパレー
タ２１，２２．２３に必要な振幅に増幅され、映像信号
ライン２６，２７．２８を通してコンパレータ２１，２
２．２３にそれぞれ送られる。
の内１つの映像信号はヒデオアンブ部２０でコンパレー
タ２１，２２．２３に必要な振幅に増幅され、映像信号
ライン２６，２７．２８を通してコンパレータ２１，２
２．２３にそれぞれ送られる。
コンパレータ２１，２２．２３では、増幅された映像信
号の振幅電圧を５等分した内の真ん中３つの電圧値をそ
れぞれのリファレンス電圧とし、それぞれのリファレン
ス電圧と増幅された映像信号を比較しその結果を位相情
報としてコンパレータ出力ライン２９．３０．３１を通
して位相信号発生部２４に出力する。
号の振幅電圧を５等分した内の真ん中３つの電圧値をそ
れぞれのリファレンス電圧とし、それぞれのリファレン
ス電圧と増幅された映像信号を比較しその結果を位相情
報としてコンパレータ出力ライン２９．３０．３１を通
して位相信号発生部２４に出力する。
位相信号発生部２４は、３つのコンパレータの出力の位
相情報の内２つ以上位相情報が一致したとき、それを位
相信号として位相信号ライン３２を通してデータラッチ
部３に送られる。
相情報の内２つ以上位相情報が一致したとき、それを位
相信号として位相信号ライン３２を通してデータラッチ
部３に送られる。
データラッチ部３では、クロック発生部２より送られて
きた４種類のクロックを、映像信号と位相の合っている
位相信号発生部２４より送られてきた位相信号によって
ラッチし、ラッチされたデータはデータライン９を通し
てデコーダ部４に送られる。
きた４種類のクロックを、映像信号と位相の合っている
位相信号発生部２４より送られてきた位相信号によって
ラッチし、ラッチされたデータはデータライン９を通し
てデコーダ部４に送られる。
デコーダ部４では、データラッチ部３より送られてきた
データの値に応じて切り替えパルスを発生し、切り替え
パルスライン１０を通してスイッチ部５に送られる。
データの値に応じて切り替えパルスを発生し、切り替え
パルスライン１０を通してスイッチ部５に送られる。
スイッチ部５では、切り替えパルスに応じて４種類の位
相の異なるクロックを切り替え１つのクロックを選択す
る。選択されたクロックはサンプリングクロックとして
サンプリングクロック出力ライン１１を通して出力され
る。
相の異なるクロックを切り替え１つのクロックを選択す
る。選択されたクロックはサンプリングクロックとして
サンプリングクロック出力ライン１１を通して出力され
る。
なお、ＰＬＬ発振部１での発振周波数は、サンプリング
クロックと同一の周波数で発振し、クロック発生部２で
デイレイライン等を使用し何種類かの位相の違うクロッ
クを作ってもよい。また、本実施例では位相の異なるク
ロックを４種類としたが、２種類以上であれば何種類で
もよい。
クロックと同一の周波数で発振し、クロック発生部２で
デイレイライン等を使用し何種類かの位相の違うクロッ
クを作ってもよい。また、本実施例では位相の異なるク
ロックを４種類としたが、２種類以上であれば何種類で
もよい。
さらに、映像信号ラインからの入力はＲ，Ｇ、Ｂ信号の
内１つとしたが、Ｒ，Ｇ、Ｂそれぞれにビデオアップ部
、コンパレータを持ちそれらのコンパレータの出力を位
相信号発生部２４で最も同一の位相情報が多いものを位
相信号とすることによって、どのような単色の画面にお
いても、忠実なサンプリングクロックを発生することが
できる。また、それぞれの映像信号に対するコンパレー
タの数も任意でよい。
内１つとしたが、Ｒ，Ｇ、Ｂそれぞれにビデオアップ部
、コンパレータを持ちそれらのコンパレータの出力を位
相信号発生部２４で最も同一の位相情報が多いものを位
相信号とすることによって、どのような単色の画面にお
いても、忠実なサンプリングクロックを発生することが
できる。また、それぞれの映像信号に対するコンパレー
タの数も任意でよい。
発明の効果
以上のように本発明によれば、映像信号と水平同期信号
の位相があっていなくても、映像信号から位相信号を取
り出すことによって、離散的な映像信号の忠実なサンプ
リングを行なうことができる。
の位相があっていなくても、映像信号から位相信号を取
り出すことによって、離散的な映像信号の忠実なサンプ
リングを行なうことができる。
第１図は本発明の一実施例におけるサンプリングクロッ
ク発生回路の概略ブロック図、 第２図は従来例のサン
プリングクロック発生回路の概略ブロック図である。 １・・・・・・ＰＬＬ発振部、２・・・・・・クロック
発生部、３・・・・・・データラッチ部、４・・・・・
・デコーダ部、５・・・・・・スイッチ部、６・・・・
・・水平同期信号（ＨＤ）入力ライン、７・・・・・・
基準クロックライン、８・・・・・・クロックライン、
９・・・・・・データライン、１０・・・・・・切り替
えパルスライン、１１・・・・・・サンプリングクロッ
ク出力ライン、２０・・・・・・ビデオアップ部、２１
〜２３・・・・・・コンパレータ、２４・・・・・・位
相信号発生部、２５・・・・・・映像信号入力ライン、
２６〜２８・・・・・・増幅された映像信号ライン、２
９〜３１・・・・・・コンパレータの出力ライン、３２
・・・・・・位相信号ライン。 代理人の氏名 弁理士小鍜治明 ほか２名第 １ 図 藁 ２ 図
ク発生回路の概略ブロック図、 第２図は従来例のサン
プリングクロック発生回路の概略ブロック図である。 １・・・・・・ＰＬＬ発振部、２・・・・・・クロック
発生部、３・・・・・・データラッチ部、４・・・・・
・デコーダ部、５・・・・・・スイッチ部、６・・・・
・・水平同期信号（ＨＤ）入力ライン、７・・・・・・
基準クロックライン、８・・・・・・クロックライン、
９・・・・・・データライン、１０・・・・・・切り替
えパルスライン、１１・・・・・・サンプリングクロッ
ク出力ライン、２０・・・・・・ビデオアップ部、２１
〜２３・・・・・・コンパレータ、２４・・・・・・位
相信号発生部、２５・・・・・・映像信号入力ライン、
２６〜２８・・・・・・増幅された映像信号ライン、２
９〜３１・・・・・・コンパレータの出力ライン、３２
・・・・・・位相信号ライン。 代理人の氏名 弁理士小鍜治明 ほか２名第 １ 図 藁 ２ 図
Claims (1)
- 【特許請求の範囲】 映像信号を増幅するビデオアップ部と、 リファレンス電圧と増幅されたビデオ信号とを比較する
コンパレータと、 リファレンス電圧の異なるコンパレータからの出力の変
化が等しい最も多い位相を位相信号として出力する位相
信号発生部と、 水平同期信号を逓倍し基準クロックを発生するＰＬＬ発
振部と、 基準クロックより幾つかの位相の異なるクロックを発生
するクロック発生部と、 幾つかの位相の異なるクロックを映像信号と位相の合っ
た位相信号でラッチするためのデータラッチ部と、 ラッチされたデータをデコードしクロック切り替えパル
スを発生するデコーダ部と、 クロック切り替えパルスによって幾つかの位相の異なる
クロックを切り替えるためのスイッチ部を有し、 パーソナルコンピュータ等よりクロックを受け取らずに
忠実なサンプリングを行うことを特徴とするサンプリン
グクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298010A JP2722807B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリングクロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298010A JP2722807B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリングクロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170583A true JPH04170583A (ja) | 1992-06-18 |
| JP2722807B2 JP2722807B2 (ja) | 1998-03-09 |
Family
ID=17853960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298010A Expired - Lifetime JP2722807B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリングクロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722807B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147916A (ja) * | 2007-11-21 | 2009-07-02 | Fujitsu Ten Ltd | 映像信号処理装置 |
-
1990
- 1990-11-01 JP JP2298010A patent/JP2722807B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147916A (ja) * | 2007-11-21 | 2009-07-02 | Fujitsu Ten Ltd | 映像信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2722807B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002118A (ko) | 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기 | |
| KR970013790A (ko) | 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기 | |
| KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
| JPH04170583A (ja) | サンプリングクロック発生回路 | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| JP2722808B2 (ja) | サンプリングクロック発生回路 | |
| JP4256491B2 (ja) | 位相制御ループを具える集積回路 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JP2978603B2 (ja) | デジタル周波数発生装置間の位相制御回路 | |
| JPH05218999A (ja) | 列変換回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP3130894B2 (ja) | クロック乗せ換え回路 | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JP2869831B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH05145904A (ja) | フイールド周波数変換回路 | |
| JP2003168973A (ja) | クロックリカバリー回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| KR970008022A (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP2003179487A (ja) | クロックリカバリー回路 | |
| JPH0522275A (ja) | フレーム同期回路 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JPH0120590B2 (ja) |