JPH04170225A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH04170225A JPH04170225A JP29740890A JP29740890A JPH04170225A JP H04170225 A JPH04170225 A JP H04170225A JP 29740890 A JP29740890 A JP 29740890A JP 29740890 A JP29740890 A JP 29740890A JP H04170225 A JPH04170225 A JP H04170225A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- conversion
- signal
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 36
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ／Ｄ変換装置に関し、特に、多入力チャネル
型のＡ／Ｄ変換装置に関する。
型のＡ／Ｄ変換装置に関する。
従来の多入力チャネル型のＡ／Ｄ変換装置の構成を第３
図に示す。第３図に示されるＡ／Ｄ変換装置は、３個の
アナログ入力端子６１．６２およヒ６３を有するユニポ
ーラ型のＡ／Ｄ変換装置であり、セレクト信号発生器１
６、マルチプレクサ１７およびＡ／Ｄ変換部１８を備え
て構成される。
図に示す。第３図に示されるＡ／Ｄ変換装置は、３個の
アナログ入力端子６１．６２およヒ６３を有するユニポ
ーラ型のＡ／Ｄ変換装置であり、セレクト信号発生器１
６、マルチプレクサ１７およびＡ／Ｄ変換部１８を備え
て構成される。
第３図において、アナログ入力端子６１．６２および６
３を介して、それぞれ第１、第２および第３のアナログ
入力信号１２７．１２８および１２９が、マルチプレク
サ１７に入力される。また、セレクト信号発生器１６か
らは、それぞれ第１、第２および第３のアナログ入力信
号１２７．１．２８および１２９の、それぞれに対応す
る第１、第２および第３のセレクト信号１３０．１３１
および１３２が出力されて、マルチプレクサ１７に入力
される。これらのセレクト信号は、それぞれ対応するア
ナログ入力信号の何れの信号をＡ／Ｄ変換するかを選択
する信号で、セレフト信号の論理値が′１′の場合に、
対応するアナログ人力信号がＡ／Ｄ変換の対象となる。
３を介して、それぞれ第１、第２および第３のアナログ
入力信号１２７．１２８および１２９が、マルチプレク
サ１７に入力される。また、セレクト信号発生器１６か
らは、それぞれ第１、第２および第３のアナログ入力信
号１２７．１．２８および１２９の、それぞれに対応す
る第１、第２および第３のセレクト信号１３０．１３１
および１３２が出力されて、マルチプレクサ１７に入力
される。これらのセレクト信号は、それぞれ対応するア
ナログ入力信号の何れの信号をＡ／Ｄ変換するかを選択
する信号で、セレフト信号の論理値が′１′の場合に、
対応するアナログ人力信号がＡ／Ｄ変換の対象となる。
従って、第１のセレクト信号１３０の論理値が１°′の
場合には、第１のアナログ入力信号１２７がＡ／Ｄ変換
の対象として選択され、第２のセレク）〜信号１３１が
論理値” １ ”の場合には、第２のアナログ入力信号
１２８かＡ／Ｄ変換の対象として選択され、そして更に
第３のセレクト信号１３２が論理値１パの場合には、第
３のアナログ入力信号１２９がＡ 、、／ Ｄ変換の対
象として選択される。
場合には、第１のアナログ入力信号１２７がＡ／Ｄ変換
の対象として選択され、第２のセレク）〜信号１３１が
論理値” １ ”の場合には、第２のアナログ入力信号
１２８かＡ／Ｄ変換の対象として選択され、そして更に
第３のセレクト信号１３２が論理値１パの場合には、第
３のアナログ入力信号１２９がＡ 、、／ Ｄ変換の対
象として選択される。
マルチプレクサ１７においては、上記のセレクト信号に
よる選択作用を介して、第１、第２および第３のアナロ
グ入力信号１２７．１２８および１２９の内の一つのア
ナログ入力信号が選択されて信号１３３が出力され、Ａ
／Ｄ変換部１８に入力される。
よる選択作用を介して、第１、第２および第３のアナロ
グ入力信号１２７．１２８および１２９の内の一つのア
ナログ入力信号が選択されて信号１３３が出力され、Ａ
／Ｄ変換部１８に入力される。
Ａ、 ／ Ｄ変換部１８においては、基準電圧端子６４
から入力される基準電圧ＶＲＥＦを基準電圧として、信
号１３３に対するＡ 、／ Ｄ変換が行われる。
から入力される基準電圧ＶＲＥＦを基準電圧として、信
号１３３に対するＡ 、／ Ｄ変換が行われる。
第３図において、アナログ入力端子６１．６２および６
３を介して入力されるアナログ入力信号が２それぞれ異
る振幅レベルのアナログ信号の場合において、例えば、
アナログ入力信号１２７．１２８および１２９の振幅を
、それぞれ０〜６Ｖ、０〜３Ｖ、および０〜１．５Ｖと
する場合には、従来においては、基準電圧ｖＲｇｐとし
ては、最も振幅の大きいアナログ入力信号１２７に合わ
せて６■に設定し、アナログ入力信号１２７を、アナロ
グ入力端子６１を介して直接マルチプレクサ１７に入力
し、アナログ入力信号１２８については、Ａ 、／ Ｄ
変換装置の外部に増幅度２の増幅器を設け、振幅を０〜
６ｖの信号に増幅した後に、アナログ入力端子６２を介
して入力し、また、アナログ入力信号１２９については
、Ａ ／’ Ｄ変換装置の外部に増幅度３の増幅器を設
け、振幅を０〜６Ｖの信号に増幅し７な後に アナログ
入力端子６３を介して入力している。
３を介して入力されるアナログ入力信号が２それぞれ異
る振幅レベルのアナログ信号の場合において、例えば、
アナログ入力信号１２７．１２８および１２９の振幅を
、それぞれ０〜６Ｖ、０〜３Ｖ、および０〜１．５Ｖと
する場合には、従来においては、基準電圧ｖＲｇｐとし
ては、最も振幅の大きいアナログ入力信号１２７に合わ
せて６■に設定し、アナログ入力信号１２７を、アナロ
グ入力端子６１を介して直接マルチプレクサ１７に入力
し、アナログ入力信号１２８については、Ａ 、／ Ｄ
変換装置の外部に増幅度２の増幅器を設け、振幅を０〜
６ｖの信号に増幅した後に、アナログ入力端子６２を介
して入力し、また、アナログ入力信号１２９については
、Ａ ／’ Ｄ変換装置の外部に増幅度３の増幅器を設
け、振幅を０〜６Ｖの信号に増幅し７な後に アナログ
入力端子６３を介して入力している。
このように、アナログ入力信号１２８および１２９を増
幅して振幅をＯ〜６ｖにする理由は、それぞれのアナロ
グ入力信号の振幅を基準電圧に等しくして、Δ／′Ｄ変
換装置における変換領域の全域を使用し、Ａ ／’ Ｄ
変換精度を最良に保持するためである。
幅して振幅をＯ〜６ｖにする理由は、それぞれのアナロ
グ入力信号の振幅を基準電圧に等しくして、Δ／′Ｄ変
換装置における変換領域の全域を使用し、Ａ ／’ Ｄ
変換精度を最良に保持するためである。
上述した従来のＡ／Ｄ変換装置ににおいては、複数のレ
ベルの異なるアナログ入力信号に対応して、Ａ／１）変
換用の基準電圧としては、一つの基準電圧を設定してい
るに過ぎない。このなめに、航述のように、振幅の異な
る複数のアナログ入力信号をＡ／Ｄ変換する場合には、
変換精度を保持するために、Ａ 、／ Ｄ変換装置の外
部において、各アナログ入力信号のレベルを同一レベル
に増幅し、単一の基準電圧にレベルを合わせた後にＡ、
／Ｄ変換装置に入力してＡ 、、、／ Ｄ変換すること
が行われている。
ベルの異なるアナログ入力信号に対応して、Ａ／１）変
換用の基準電圧としては、一つの基準電圧を設定してい
るに過ぎない。このなめに、航述のように、振幅の異な
る複数のアナログ入力信号をＡ／Ｄ変換する場合には、
変換精度を保持するために、Ａ 、／ Ｄ変換装置の外
部において、各アナログ入力信号のレベルを同一レベル
に増幅し、単一の基準電圧にレベルを合わせた後にＡ、
／Ｄ変換装置に入力してＡ 、、、／ Ｄ変換すること
が行われている。
ｊ７かしながら、この方法においては、Ａ／Ｄ変換装置
の外部に増幅器が必要となるため、これに伴なう外付は
部品の増加により、部品実装面積が増大するとともに、
コストが上昇するという欠点がある。
の外部に増幅器が必要となるため、これに伴なう外付は
部品の増加により、部品実装面積が増大するとともに、
コストが上昇するという欠点がある。
本発明のＡ ／ Ｄ変換装置は、複数のアナログ人力信
号を入力し、所定の選択制御信号を介して、その内の一
つのアナログ信号を選択して出力する第１の選択手段と
、前記選択制御信号を介して、複数の基準電圧の内の一
つの基準電圧を選択して出力する第２の選択手段と、前
記第２の選択手段から出力されて供給される基準電圧を
変換用基準電圧として、前記第１の選択手段から出力さ
れるアナログ信号を入力し、Ａ／Ｄ変換して出力するＡ
／Ｄ変換手段と、を備えて構成される。
号を入力し、所定の選択制御信号を介して、その内の一
つのアナログ信号を選択して出力する第１の選択手段と
、前記選択制御信号を介して、複数の基準電圧の内の一
つの基準電圧を選択して出力する第２の選択手段と、前
記第２の選択手段から出力されて供給される基準電圧を
変換用基準電圧として、前記第１の選択手段から出力さ
れるアナログ信号を入力し、Ａ／Ｄ変換して出力するＡ
／Ｄ変換手段と、を備えて構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例を示すブロック図である。第
１図に示されるように、本実施例は、アナログ入力端子
５１．５２お、Ｌび５３と、基準電圧入力端子５４に対
応して、セレクト信号発生器１と、マルチプレクサ２お
よび４と、Ａ／Ｄ変換変換部上３それぞれ内部に基準電
圧選択レジスタを含むセレクタ５．６および７と、基準
電圧入力端子５４を介して供給される基準電圧ＶＲε、
を分圧する抵抗８．９．１０および１１とを備えて構成
される。
は、本発明の第１の実施例を示すブロック図である。第
１図に示されるように、本実施例は、アナログ入力端子
５１．５２お、Ｌび５３と、基準電圧入力端子５４に対
応して、セレクト信号発生器１と、マルチプレクサ２お
よび４と、Ａ／Ｄ変換変換部上３それぞれ内部に基準電
圧選択レジスタを含むセレクタ５．６および７と、基準
電圧入力端子５４を介して供給される基準電圧ＶＲε、
を分圧する抵抗８．９．１０および１１とを備えて構成
される。
第１図において、萌述の従来例の場合と同様にして、第
１、第２および第３のアナログ入力信号１０１、］、０
２および１０３か、それぞれアナログ入力端子５１．５
２および５３を介してマルチプレクサ２に入力される。
１、第２および第３のアナログ入力信号１０１、］、０
２および１０３か、それぞれアナログ入力端子５１．５
２および５３を介してマルチプレクサ２に入力される。
セレクト信号発生器］から入力される第１−１第２およ
び第３のセレクト信号１０４，１０５および１０６によ
り選択されて、マルチプレクサ２より、Ａ／Ｄ変換対象
のアナログ人力信号が選択され、信号１０７として出力
されてＡ 、／ Ｄ変換部３に入力される動作過程につ
いては、従来例と同様である。
び第３のセレクト信号１０４，１０５および１０６によ
り選択されて、マルチプレクサ２より、Ａ／Ｄ変換対象
のアナログ人力信号が選択され、信号１０７として出力
されてＡ 、／ Ｄ変換部３に入力される動作過程につ
いては、従来例と同様である。
基準電圧入力端子５４から人力される基準電圧ＶＲＥＦ
は、同一抵抗値を有する抵抗８．９．１０および１１に
より分圧されて、第１図に示されるように、基準電圧１
０８．１０９ 、 ］、１．０および１１１か生成され
、共にセレクタ５．６および７に供給される。明らかに
、基準電圧１０８は基準電圧ＶＲＦ：Ｆそのものであり
、基準電圧１０９．１１０および月１は、それぞれ３Ｖ
ＲＥＦ／４、ＶＲＥＦ／２オよびＶｎａｐ／４トなる。
は、同一抵抗値を有する抵抗８．９．１０および１１に
より分圧されて、第１図に示されるように、基準電圧１
０８．１０９ 、 ］、１．０および１１１か生成され
、共にセレクタ５．６および７に供給される。明らかに
、基準電圧１０８は基準電圧ＶＲＦ：Ｆそのものであり
、基準電圧１０９．１１０および月１は、それぞれ３Ｖ
ＲＥＦ／４、ＶＲＥＦ／２オよびＶｎａｐ／４トなる。
セレクタ５，６および７は、それぞれ内部に基準電圧選
択レジスタを備えており、この基準電圧選択レジスタの
論理値設定内容に従い、上記の基準電圧１０８．１０９
．１１０および１１１の内より、それぞれ一つの基準電
圧を選択して出力する。前記基準電圧選択レジスタにお
ける論理値設定内容と、選択される基準電圧との関係は
、下記に示される表１のとうりであり、セレクタ５．６
および７において選択されて出力される基準電圧は−そ
れぞれ第１、第２および第３の基準電圧１１２．１１３
および１１４として、マルチプレクサ４に入力される。
択レジスタを備えており、この基準電圧選択レジスタの
論理値設定内容に従い、上記の基準電圧１０８．１０９
．１１０および１１１の内より、それぞれ一つの基準電
圧を選択して出力する。前記基準電圧選択レジスタにお
ける論理値設定内容と、選択される基準電圧との関係は
、下記に示される表１のとうりであり、セレクタ５．６
および７において選択されて出力される基準電圧は−そ
れぞれ第１、第２および第３の基準電圧１１２．１１３
および１１４として、マルチプレクサ４に入力される。
表１
マルチプレクサ４においては、セレクト信号発生器１よ
り入力される第１、第２および第３のセレクト信号１０
４．１０５および１０６の論理値に従って、第１、第２
および第３の基準電圧１１２．１１３および１１−４の
内の、何れか一つの基準電圧が選択され、選択された基
準電圧１１５としてＡ ／Ｄ変換部３に出力する。この
場合、セレクト信号発生ｙ？１から送られてくる第１の
セレクト信号１０４が論理値” １ ”の時には第１−
の基準電圧１１２か選択され、第２のセレクト信号１０
５が論理値゛］−“°の時には第２の基準電圧１１３が
選択され、そして、第３のセレクト信号１０６が論理値
“１゛の時には第３の基準電圧１１４か選択されて、基
準電圧１１５としてＡ ／’ Ｄ変換部３に送られる。
り入力される第１、第２および第３のセレクト信号１０
４．１０５および１０６の論理値に従って、第１、第２
および第３の基準電圧１１２．１１３および１１−４の
内の、何れか一つの基準電圧が選択され、選択された基
準電圧１１５としてＡ ／Ｄ変換部３に出力する。この
場合、セレクト信号発生ｙ？１から送られてくる第１の
セレクト信号１０４が論理値” １ ”の時には第１−
の基準電圧１１２か選択され、第２のセレクト信号１０
５が論理値゛］−“°の時には第２の基準電圧１１３が
選択され、そして、第３のセレクト信号１０６が論理値
“１゛の時には第３の基準電圧１１４か選択されて、基
準電圧１１５としてＡ ／’ Ｄ変換部３に送られる。
Ａ／Ｄ変換部３においては、選択された基準電圧１１５
の入力に対応して、マルチプレクサ２から入力される前
述の信号１０７に対するＡ 、／’ Ｄ変換処理が実行
される。今、−例として、基準電圧入力端子５４に設定
される基準電圧ＶＲＢｐを６■とし、セレクタ５．６お
よび７の内部に設けられる各基準電圧選択レジスタに、
それぞれ′１１′′、“］１月および“００゛″の論理
値か設定された場合のＡ／’Ｄ変換動作について説明す
る。
の入力に対応して、マルチプレクサ２から入力される前
述の信号１０７に対するＡ 、／’ Ｄ変換処理が実行
される。今、−例として、基準電圧入力端子５４に設定
される基準電圧ＶＲＢｐを６■とし、セレクタ５．６お
よび７の内部に設けられる各基準電圧選択レジスタに、
それぞれ′１１′′、“］１月および“００゛″の論理
値か設定された場合のＡ／’Ｄ変換動作について説明す
る。
セレクタ５の内部の基準電圧選択レジスタには、上述の
ように論理値” ｌ ］ ”が設定されているため、基
準電圧１１２は、表１により、基準電圧入力端子５４に
設定される基準電圧６Ｖそのものの基準電圧となる。ま
た、セレクタ７の内部の基準電圧選択レジスタには論理
値”０１”が設定されているなめ、基準電圧］、Ｌ３は
、表１により、基準電圧ＶＲＥＦの］／２のレベル、即
ち３■となる。同様にセレクタ７においては、内部の基
準電圧選択レジスタに論理値“ＯＯ″が設定されている
ため、基準電圧１１４は、基準電圧ＶＲＥＦの１／４の
レベル、即ち１．５■となる。
ように論理値” ｌ ］ ”が設定されているため、基
準電圧１１２は、表１により、基準電圧入力端子５４に
設定される基準電圧６Ｖそのものの基準電圧となる。ま
た、セレクタ７の内部の基準電圧選択レジスタには論理
値”０１”が設定されているなめ、基準電圧］、Ｌ３は
、表１により、基準電圧ＶＲＥＦの］／２のレベル、即
ち３■となる。同様にセレクタ７においては、内部の基
準電圧選択レジスタに論理値“ＯＯ″が設定されている
ため、基準電圧１１４は、基準電圧ＶＲＥＦの１／４の
レベル、即ち１．５■となる。
以上のような基準電圧の選択作用に対応するＡ／Ｄ変換
部３のおける変換動作は、要約すると下記のとうりであ
る。
部３のおける変換動作は、要約すると下記のとうりであ
る。
（１）アナログ人力信号１０１のＡ ／’ Ｄ変換：セ
レクト信号発生器１．から出力される第１のセレクト信
号１０４の論理値が１′′の時には、アナログ入力信号
１０１がマルチプレクサ２において選択されてＡ／Ｄ変
換部３に入力され、同時に、セレクタ５を介して基準電
圧（６Ｖ）１１２が選択されて、基準電圧１１５として
Ａ／Ｄ変換部３に入力され、Ａ／′Ｉ）変換部３におい
ては、基準電圧を６■として、アナログ入力信号１０１
のＡ／Ｄ変換が行われる。
レクト信号発生器１．から出力される第１のセレクト信
号１０４の論理値が１′′の時には、アナログ入力信号
１０１がマルチプレクサ２において選択されてＡ／Ｄ変
換部３に入力され、同時に、セレクタ５を介して基準電
圧（６Ｖ）１１２が選択されて、基準電圧１１５として
Ａ／Ｄ変換部３に入力され、Ａ／′Ｉ）変換部３におい
ては、基準電圧を６■として、アナログ入力信号１０１
のＡ／Ｄ変換が行われる。
（２）アナログ入力信号１０２のＡ ／ Ｄ変換：セレ
クト信号発生器］から出力される第２のセレクト信号１
０５の論理値がパ１“の時には、アナログ入力信号１０
２がマルチプレクサ２において選択されてＡ／Ｄ変換部
３に入力され、同時に、セレクタ５を介して基準電圧＜
３ Ｖ ） １１３が選択されて、基準電圧１１５と
してＡ ／’ Ｄ変換部３に入力され、Ａ／Ｄ変換部３
においては、基準電圧を３Ｖとして、アナログ入力信号
１０２のＡ／Ｄ変換が行われる。
クト信号発生器］から出力される第２のセレクト信号１
０５の論理値がパ１“の時には、アナログ入力信号１０
２がマルチプレクサ２において選択されてＡ／Ｄ変換部
３に入力され、同時に、セレクタ５を介して基準電圧＜
３ Ｖ ） １１３が選択されて、基準電圧１１５と
してＡ ／’ Ｄ変換部３に入力され、Ａ／Ｄ変換部３
においては、基準電圧を３Ｖとして、アナログ入力信号
１０２のＡ／Ｄ変換が行われる。
（３）アナログ入力信号１０３のＡ／Ｄ変換・セＬ・ク
ト信号発生器１から出力される第３のセレクト信号１０
６の論理値が“′１”′の時には、アナログ人力信号１
０３がマルチプレクサ２において選択されてＡ／Ｄ変換
部３に入力され、同時に、セレクタ７を介して基準電圧
（１，５Ｖ） １１４が選択されて、基準電圧１１５と
してＡ／Ｄ変換部３に入力され、Ａ／Ｄ変換部３におい
ては、基準電圧を１．５■として、アナログ入力信号１
０３のＡ／Ｄ変換が行われる。
ト信号発生器１から出力される第３のセレクト信号１０
６の論理値が“′１”′の時には、アナログ人力信号１
０３がマルチプレクサ２において選択されてＡ／Ｄ変換
部３に入力され、同時に、セレクタ７を介して基準電圧
（１，５Ｖ） １１４が選択されて、基準電圧１１５と
してＡ／Ｄ変換部３に入力され、Ａ／Ｄ変換部３におい
ては、基準電圧を１．５■として、アナログ入力信号１
０３のＡ／Ｄ変換が行われる。
以−ヒのように、本実施例においては、各アナログ入力
信号に対して、セレクタ５．６および７の、それぞれの
内部に設けられている基準電圧選択レジスタにおける論
理値設定を介して、基準電圧をＶＢＢｐ、３／４ＶＲＥ
Ｆ、１／２ＶＲＥＦ、１／４ＶＲＥＰの、４レベルの内
から選択してＡ／Ｄ変換を行うことができる。
信号に対して、セレクタ５．６および７の、それぞれの
内部に設けられている基準電圧選択レジスタにおける論
理値設定を介して、基準電圧をＶＢＢｐ、３／４ＶＲＥ
Ｆ、１／２ＶＲＥＦ、１／４ＶＲＥＰの、４レベルの内
から選択してＡ／Ｄ変換を行うことができる。
次に、本発明の第２の実施例について説明する。第２図
は、本発明の第２の実施例を示すブロック図である。第
２図に示されるように、本実施例は、アナログ入力端子
５５．５６および５７と、基準電圧入力端子５８．５９
および６０に対応して、セレクト信号発生器１２と、マ
ルチプレクサ１３および１５と、Ａ、／Ｄ変変換郡部１
４を備えて構成される。本実施例の第１の実施例との構
成上の相違点は、変換用の基準電圧入力端子を３側設り
て、複数種類の基準電圧生成のための分圧抵抗と、内部
に基準電圧３Ａ択レジスタを含むセレクタとを除外した
ことである。
は、本発明の第２の実施例を示すブロック図である。第
２図に示されるように、本実施例は、アナログ入力端子
５５．５６および５７と、基準電圧入力端子５８．５９
および６０に対応して、セレクト信号発生器１２と、マ
ルチプレクサ１３および１５と、Ａ、／Ｄ変変換郡部１
４を備えて構成される。本実施例の第１の実施例との構
成上の相違点は、変換用の基準電圧入力端子を３側設り
て、複数種類の基準電圧生成のための分圧抵抗と、内部
に基準電圧３Ａ択レジスタを含むセレクタとを除外した
ことである。
第２図において、セレクト信号発生器１２から出力され
る第１、第２および第３のセレクト信号１１９．１２０
および１２１を介して、マルチプレクサ１３において、
アナログ入力信号１．１６．１１７および１１８の内の
一つのアナログ信号が）〆択され、信号Ｉ２２としてＡ
／Ｄ変換部１４に入力される動作については、第１の実
施例の場合と同様である。本実施例においては、マルチ
プレクサ１５に対して、基準電圧入力端子５８．５９お
よび６０より、それぞれ第１、第２および第３の基準電
圧１２３．１２４および１２５が入力されており、これ
らの基準電圧は、マルチプレクサ１５において、セレク
ト信号発生器１２より送られてくる第１、第２および第
３のセレクト信号１１９．１２０および１２１ を介し
て選択され、その内の一つの基準電圧が、基準電圧１２
６としてＡ／Ｄ変換部１４に入力される。この場合にお
ける、マルチプレクサ１５における選択作用については
、前述の第１の実施例の場合と同様で、セレクト信号発
生器１から送られてくる第１のセレクト信号１１９が論
理値″１“の時には第１の基準電圧１２３が選択され、
第２のセレクト信号１２０が論理値” １ ”の時には
第２の基準電圧１２４が選択され、そして、第３のセレ
クト信号１１２１が論理値” ｌ ”の時には第３の基
準電圧１２５か選択される。
る第１、第２および第３のセレクト信号１１９．１２０
および１２１を介して、マルチプレクサ１３において、
アナログ入力信号１．１６．１１７および１１８の内の
一つのアナログ信号が）〆択され、信号Ｉ２２としてＡ
／Ｄ変換部１４に入力される動作については、第１の実
施例の場合と同様である。本実施例においては、マルチ
プレクサ１５に対して、基準電圧入力端子５８．５９お
よび６０より、それぞれ第１、第２および第３の基準電
圧１２３．１２４および１２５が入力されており、これ
らの基準電圧は、マルチプレクサ１５において、セレク
ト信号発生器１２より送られてくる第１、第２および第
３のセレクト信号１１９．１２０および１２１ を介し
て選択され、その内の一つの基準電圧が、基準電圧１２
６としてＡ／Ｄ変換部１４に入力される。この場合にお
ける、マルチプレクサ１５における選択作用については
、前述の第１の実施例の場合と同様で、セレクト信号発
生器１から送られてくる第１のセレクト信号１１９が論
理値″１“の時には第１の基準電圧１２３が選択され、
第２のセレクト信号１２０が論理値” １ ”の時には
第２の基準電圧１２４が選択され、そして、第３のセレ
クト信号１１２１が論理値” ｌ ”の時には第３の基
準電圧１２５か選択される。
Ａ ／’ Ｄ変換部１４において、それぞれ第１、第２
および第３のセレクト信号１１９．１２０および１２１
を介して選択された信号１２２が、それぞれ第１、第２
および第３の基準電圧１２３．１２４および１２５を基
準電圧としてＡ／Ｄ変換される動作については、前述し
たとうりである。
および第３のセレクト信号１１９．１２０および１２１
を介して選択された信号１２２が、それぞれ第１、第２
および第３の基準電圧１２３．１２４および１２５を基
準電圧としてＡ／Ｄ変換される動作については、前述し
たとうりである。
以−Ｆ説明したように、本発明は、変換対象のアナログ
入力信号の大力チャネルごとにＡ ／ Ｉ）変換用の基
準電圧が指定されるために、振幅の異なる複数のアナロ
グ信号の入力に対応して、それぞれのアナログ信号に対
して、適切な基準電圧を容易に設定することが可能とな
り、振幅の異なる複数のアナログ信号人力に対ｊ−で、
外部に増幅器等を含む機器の付加を不要とすることがで
きるとともに、外付は部品を削減させ、コストを下げる
ことができるという効果がある。
入力信号の大力チャネルごとにＡ ／ Ｉ）変換用の基
準電圧が指定されるために、振幅の異なる複数のアナロ
グ信号の入力に対応して、それぞれのアナログ信号に対
して、適切な基準電圧を容易に設定することが可能とな
り、振幅の異なる複数のアナログ信号人力に対ｊ−で、
外部に増幅器等を含む機器の付加を不要とすることがで
きるとともに、外付は部品を削減させ、コストを下げる
ことができるという効果がある。
第１図および第２図は、それぞれ本発明の第１および第
２の実施例のブロック図、第３図は従来例のブロック図
である。 図において、１，１２．托・・・・・・セレクト信号発
生器、２ 、４ 、１３．１．５．１７・・・・・・マ
ルチプレクサ、３゜１４、、＋８・・・・・Ａ／Ｄ変換
部、５〜７・−・・セレクタ、８〜１１・・・・・・抵
抗。
２の実施例のブロック図、第３図は従来例のブロック図
である。 図において、１，１２．托・・・・・・セレクト信号発
生器、２ 、４ 、１３．１．５．１７・・・・・・マ
ルチプレクサ、３゜１４、、＋８・・・・・Ａ／Ｄ変換
部、５〜７・−・・セレクタ、８〜１１・・・・・・抵
抗。
Claims (1)
- 【特許請求の範囲】 複数のアナログ入力信号を入力し、所定の選択制御信
号を介して、その内の一つのアナログ信号を選択して出
力する第１の選択手段と、 前記選択制御信号を介して、複数の基準電圧の内の一つ
の基準電圧を選択して出力する第２の選択手段と、 前記第２の選択手段から出力されて供給される基準電圧
を変換用基準電圧として、前記第１の選択手段から出力
されるアナログ信号を入力し、Ａ／Ｄ変換して出力する
Ａ／Ｄ変換手段と、 を備えることを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29740890A JPH04170225A (ja) | 1990-11-02 | 1990-11-02 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29740890A JPH04170225A (ja) | 1990-11-02 | 1990-11-02 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170225A true JPH04170225A (ja) | 1992-06-17 |
Family
ID=17846121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29740890A Pending JPH04170225A (ja) | 1990-11-02 | 1990-11-02 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005218044A (ja) * | 2004-02-02 | 2005-08-11 | Nec Electronics Corp | Ａ／ｄコンバータ |
| WO2006080364A1 (ja) * | 2005-01-25 | 2006-08-03 | Rohm Co., Ltd | 電源装置および電子装置ならびにそれらに用いるａ／ｄ変換器 |
| JP2007020021A (ja) * | 2005-07-11 | 2007-01-25 | Rohm Co Ltd | Ａ／ｄ変換器、並びにそれを用いた電源装置および電子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268296A (ja) * | 1988-04-19 | 1989-10-25 | Canon Inc | Ａ−ｄ変換器 |
-
1990
- 1990-11-02 JP JP29740890A patent/JPH04170225A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268296A (ja) * | 1988-04-19 | 1989-10-25 | Canon Inc | Ａ−ｄ変換器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005218044A (ja) * | 2004-02-02 | 2005-08-11 | Nec Electronics Corp | Ａ／ｄコンバータ |
| JP4519475B2 (ja) * | 2004-02-02 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | Ａ／ｄコンバータ |
| WO2006080364A1 (ja) * | 2005-01-25 | 2006-08-03 | Rohm Co., Ltd | 電源装置および電子装置ならびにそれらに用いるａ／ｄ変換器 |
| US8193724B2 (en) | 2005-01-25 | 2012-06-05 | Rohm Co., Ltd. | Power supply apparatus |
| JP2007020021A (ja) * | 2005-07-11 | 2007-01-25 | Rohm Co Ltd | Ａ／ｄ変換器、並びにそれを用いた電源装置および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4069479A (en) | High speed, wide dynamic range analog-to-digital conversion | |
| JPH04170225A (ja) | Ａ／ｄ変換装置 | |
| JPS5810984A (ja) | アナログテレビジヨン信号発生回路 | |
| KR100207317B1 (ko) | 영상 제어회로 | |
| JPS6190575A (ja) | 映像信号処理装置 | |
| US20060139974A1 (en) | Power device | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| US5426461A (en) | Image pickup signal processing apparatus for performing nonlinear processing | |
| JPH04104668A (ja) | 撮像装置 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JPH06302885A (ja) | 半導体レーザ駆動回路 | |
| JPS63115424A (ja) | 半導体集積回路 | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JPS60257612A (ja) | 利得制御可能な集積回路増幅器 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JP3313664B2 (ja) | 半導体装置の試験方法 | |
| KR100526233B1 (ko) | 다중채널 ａ/ｄ 변환장치 및 그 방법 | |
| JPH01208022A (ja) | アナログ信号処理システム | |
| JPH04323914A (ja) | Ｄ／ａ変換器 | |
| JPS63209314A (ja) | リミツタ回路 | |
| JPS61107812A (ja) | パルス幅調整回路 | |
| JPH0273113A (ja) | アナログ入力回路のデジタル補正方法 | |
| JPS59110219A (ja) | 閾値電圧設定方式 | |
| JPH06112828A (ja) | アナログ・ディジタル変換回路 |