JPH04170225A - A/d変換装置 - Google Patents

A/d変換装置

Info

Publication number
JPH04170225A
JPH04170225A JP29740890A JP29740890A JPH04170225A JP H04170225 A JPH04170225 A JP H04170225A JP 29740890 A JP29740890 A JP 29740890A JP 29740890 A JP29740890 A JP 29740890A JP H04170225 A JPH04170225 A JP H04170225A
Authority
JP
Japan
Prior art keywords
reference voltage
conversion
signal
converter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29740890A
Other languages
English (en)
Inventor
Yasunori Sawai
澤井 康則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29740890A priority Critical patent/JPH04170225A/ja
Publication of JPH04170225A publication Critical patent/JPH04170225A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はA/D変換装置に関し、特に、多入力チャネル
型のA/D変換装置に関する。
〔従来の技術〕
従来の多入力チャネル型のA/D変換装置の構成を第3
図に示す。第3図に示されるA/D変換装置は、3個の
アナログ入力端子61.62およヒ63を有するユニポ
ーラ型のA/D変換装置であり、セレクト信号発生器1
6、マルチプレクサ17およびA/D変換部18を備え
て構成される。
第3図において、アナログ入力端子61.62および6
3を介して、それぞれ第1、第2および第3のアナログ
入力信号127.128および129が、マルチプレク
サ17に入力される。また、セレクト信号発生器16か
らは、それぞれ第1、第2および第3のアナログ入力信
号127.1.28および129の、それぞれに対応す
る第1、第2および第3のセレクト信号130.131
および132が出力されて、マルチプレクサ17に入力
される。これらのセレクト信号は、それぞれ対応するア
ナログ入力信号の何れの信号をA/D変換するかを選択
する信号で、セレフト信号の論理値が′1′の場合に、
対応するアナログ人力信号がA/D変換の対象となる。
従って、第1のセレクト信号130の論理値が1°′の
場合には、第1のアナログ入力信号127がA/D変換
の対象として選択され、第2のセレク)〜信号131が
論理値” 1 ”の場合には、第2のアナログ入力信号
128かA/D変換の対象として選択され、そして更に
第3のセレクト信号132が論理値1パの場合には、第
3のアナログ入力信号129がA 、、/ D変換の対
象として選択される。
マルチプレクサ17においては、上記のセレクト信号に
よる選択作用を介して、第1、第2および第3のアナロ
グ入力信号127.128および129の内の一つのア
ナログ入力信号が選択されて信号133が出力され、A
/D変換部18に入力される。
A、 / D変換部18においては、基準電圧端子64
から入力される基準電圧VREFを基準電圧として、信
号133に対するA 、/ D変換が行われる。
第3図において、アナログ入力端子61.62および6
3を介して入力されるアナログ入力信号が2それぞれ異
る振幅レベルのアナログ信号の場合において、例えば、
アナログ入力信号127.128および129の振幅を
、それぞれ0〜6V、0〜3V、および0〜1.5Vと
する場合には、従来においては、基準電圧vRgpとし
ては、最も振幅の大きいアナログ入力信号127に合わ
せて6■に設定し、アナログ入力信号127を、アナロ
グ入力端子61を介して直接マルチプレクサ17に入力
し、アナログ入力信号128については、A 、/ D
変換装置の外部に増幅度2の増幅器を設け、振幅を0〜
6vの信号に増幅した後に、アナログ入力端子62を介
して入力し、また、アナログ入力信号129については
、A /’ D変換装置の外部に増幅度3の増幅器を設
け、振幅を0〜6Vの信号に増幅し7な後に アナログ
入力端子63を介して入力している。
このように、アナログ入力信号128および129を増
幅して振幅をO〜6vにする理由は、それぞれのアナロ
グ入力信号の振幅を基準電圧に等しくして、Δ/′D変
換装置における変換領域の全域を使用し、A /’ D
変換精度を最良に保持するためである。
〔発明が解決しようとする課題〕
上述した従来のA/D変換装置ににおいては、複数のレ
ベルの異なるアナログ入力信号に対応して、A/1)変
換用の基準電圧としては、一つの基準電圧を設定してい
るに過ぎない。このなめに、航述のように、振幅の異な
る複数のアナログ入力信号をA/D変換する場合には、
変換精度を保持するために、A 、/ D変換装置の外
部において、各アナログ入力信号のレベルを同一レベル
に増幅し、単一の基準電圧にレベルを合わせた後にA、
/D変換装置に入力してA 、、、/ D変換すること
が行われている。
j7かしながら、この方法においては、A/D変換装置
の外部に増幅器が必要となるため、これに伴なう外付は
部品の増加により、部品実装面積が増大するとともに、
コストが上昇するという欠点がある。
〔課題を解決するための手段〕
本発明のA / D変換装置は、複数のアナログ人力信
号を入力し、所定の選択制御信号を介して、その内の一
つのアナログ信号を選択して出力する第1の選択手段と
、前記選択制御信号を介して、複数の基準電圧の内の一
つの基準電圧を選択して出力する第2の選択手段と、前
記第2の選択手段から出力されて供給される基準電圧を
変換用基準電圧として、前記第1の選択手段から出力さ
れるアナログ信号を入力し、A/D変換して出力するA
/D変換手段と、を備えて構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は、本発明の第1の実施例を示すブロック図である。第
1図に示されるように、本実施例は、アナログ入力端子
51.52お、Lび53と、基準電圧入力端子54に対
応して、セレクト信号発生器1と、マルチプレクサ2お
よび4と、A/D変換変換部上3それぞれ内部に基準電
圧選択レジスタを含むセレクタ5.6および7と、基準
電圧入力端子54を介して供給される基準電圧VRε、
を分圧する抵抗8.9.10および11とを備えて構成
される。
第1図において、萌述の従来例の場合と同様にして、第
1、第2および第3のアナログ入力信号101、]、0
2および103か、それぞれアナログ入力端子51.5
2および53を介してマルチプレクサ2に入力される。
セレクト信号発生器]から入力される第1−1第2およ
び第3のセレクト信号104,105および106によ
り選択されて、マルチプレクサ2より、A/D変換対象
のアナログ人力信号が選択され、信号107として出力
されてA 、/ D変換部3に入力される動作過程につ
いては、従来例と同様である。
基準電圧入力端子54から人力される基準電圧VREF
は、同一抵抗値を有する抵抗8.9.10および11に
より分圧されて、第1図に示されるように、基準電圧1
08.109 、 ]、1.0および111か生成され
、共にセレクタ5.6および7に供給される。明らかに
、基準電圧108は基準電圧VRF:Fそのものであり
、基準電圧109.110および月1は、それぞれ3V
REF/4、VREF/2オよびVnap/4トなる。
セレクタ5,6および7は、それぞれ内部に基準電圧選
択レジスタを備えており、この基準電圧選択レジスタの
論理値設定内容に従い、上記の基準電圧108.109
.110および111の内より、それぞれ一つの基準電
圧を選択して出力する。前記基準電圧選択レジスタにお
ける論理値設定内容と、選択される基準電圧との関係は
、下記に示される表1のとうりであり、セレクタ5.6
および7において選択されて出力される基準電圧は−そ
れぞれ第1、第2および第3の基準電圧112.113
および114として、マルチプレクサ4に入力される。
表1 マルチプレクサ4においては、セレクト信号発生器1よ
り入力される第1、第2および第3のセレクト信号10
4.105および106の論理値に従って、第1、第2
および第3の基準電圧112.113および11−4の
内の、何れか一つの基準電圧が選択され、選択された基
準電圧115としてA /D変換部3に出力する。この
場合、セレクト信号発生y?1から送られてくる第1の
セレクト信号104が論理値” 1 ”の時には第1−
の基準電圧112か選択され、第2のセレクト信号10
5が論理値゛]−“°の時には第2の基準電圧113が
選択され、そして、第3のセレクト信号106が論理値
“1゛の時には第3の基準電圧114か選択されて、基
準電圧115としてA /’ D変換部3に送られる。
A/D変換部3においては、選択された基準電圧115
の入力に対応して、マルチプレクサ2から入力される前
述の信号107に対するA 、/’ D変換処理が実行
される。今、−例として、基準電圧入力端子54に設定
される基準電圧VRBpを6■とし、セレクタ5.6お
よび7の内部に設けられる各基準電圧選択レジスタに、
それぞれ′11′′、“]1月および“00゛″の論理
値か設定された場合のA/’D変換動作について説明す
る。
セレクタ5の内部の基準電圧選択レジスタには、上述の
ように論理値” l ] ”が設定されているため、基
準電圧112は、表1により、基準電圧入力端子54に
設定される基準電圧6Vそのものの基準電圧となる。ま
た、セレクタ7の内部の基準電圧選択レジスタには論理
値”01”が設定されているなめ、基準電圧]、L3は
、表1により、基準電圧VREFの]/2のレベル、即
ち3■となる。同様にセレクタ7においては、内部の基
準電圧選択レジスタに論理値“OO″が設定されている
ため、基準電圧114は、基準電圧VREFの1/4の
レベル、即ち1.5■となる。
以上のような基準電圧の選択作用に対応するA/D変換
部3のおける変換動作は、要約すると下記のとうりであ
る。
(1)アナログ人力信号101のA /’ D変換:セ
レクト信号発生器1.から出力される第1のセレクト信
号104の論理値が1′′の時には、アナログ入力信号
101がマルチプレクサ2において選択されてA/D変
換部3に入力され、同時に、セレクタ5を介して基準電
圧(6V)112が選択されて、基準電圧115として
A/D変換部3に入力され、A/′I)変換部3におい
ては、基準電圧を6■として、アナログ入力信号101
のA/D変換が行われる。
(2)アナログ入力信号102のA / D変換:セレ
クト信号発生器]から出力される第2のセレクト信号1
05の論理値がパ1“の時には、アナログ入力信号10
2がマルチプレクサ2において選択されてA/D変換部
3に入力され、同時に、セレクタ5を介して基準電圧<
 3 V ) 113が選択されて、基準電圧115と
してA /’ D変換部3に入力され、A/D変換部3
においては、基準電圧を3Vとして、アナログ入力信号
102のA/D変換が行われる。
(3)アナログ入力信号103のA/D変換・セL・ク
ト信号発生器1から出力される第3のセレクト信号10
6の論理値が“′1”′の時には、アナログ人力信号1
03がマルチプレクサ2において選択されてA/D変換
部3に入力され、同時に、セレクタ7を介して基準電圧
(1,5V) 114が選択されて、基準電圧115と
してA/D変換部3に入力され、A/D変換部3におい
ては、基準電圧を1.5■として、アナログ入力信号1
03のA/D変換が行われる。
以−ヒのように、本実施例においては、各アナログ入力
信号に対して、セレクタ5.6および7の、それぞれの
内部に設けられている基準電圧選択レジスタにおける論
理値設定を介して、基準電圧をVBBp、3/4VRE
F、1/2VREF、1/4VREPの、4レベルの内
から選択してA/D変換を行うことができる。
次に、本発明の第2の実施例について説明する。第2図
は、本発明の第2の実施例を示すブロック図である。第
2図に示されるように、本実施例は、アナログ入力端子
55.56および57と、基準電圧入力端子58.59
および60に対応して、セレクト信号発生器12と、マ
ルチプレクサ13および15と、A、/D変変換郡部1
4を備えて構成される。本実施例の第1の実施例との構
成上の相違点は、変換用の基準電圧入力端子を3側設り
て、複数種類の基準電圧生成のための分圧抵抗と、内部
に基準電圧3A択レジスタを含むセレクタとを除外した
ことである。
第2図において、セレクト信号発生器12から出力され
る第1、第2および第3のセレクト信号119.120
および121を介して、マルチプレクサ13において、
アナログ入力信号1.16.117および118の内の
一つのアナログ信号が)〆択され、信号I22としてA
/D変換部14に入力される動作については、第1の実
施例の場合と同様である。本実施例においては、マルチ
プレクサ15に対して、基準電圧入力端子58.59お
よび60より、それぞれ第1、第2および第3の基準電
圧123.124および125が入力されており、これ
らの基準電圧は、マルチプレクサ15において、セレク
ト信号発生器12より送られてくる第1、第2および第
3のセレクト信号119.120および121 を介し
て選択され、その内の一つの基準電圧が、基準電圧12
6としてA/D変換部14に入力される。この場合にお
ける、マルチプレクサ15における選択作用については
、前述の第1の実施例の場合と同様で、セレクト信号発
生器1から送られてくる第1のセレクト信号119が論
理値″1“の時には第1の基準電圧123が選択され、
第2のセレクト信号120が論理値” 1 ”の時には
第2の基準電圧124が選択され、そして、第3のセレ
クト信号1121が論理値” l ”の時には第3の基
準電圧125か選択される。
A /’ D変換部14において、それぞれ第1、第2
および第3のセレクト信号119.120および121
を介して選択された信号122が、それぞれ第1、第2
および第3の基準電圧123.124および125を基
準電圧としてA/D変換される動作については、前述し
たとうりである。
〔発明の効果〕
以−F説明したように、本発明は、変換対象のアナログ
入力信号の大力チャネルごとにA / I)変換用の基
準電圧が指定されるために、振幅の異なる複数のアナロ
グ信号の入力に対応して、それぞれのアナログ信号に対
して、適切な基準電圧を容易に設定することが可能とな
り、振幅の異なる複数のアナログ信号人力に対j−で、
外部に増幅器等を含む機器の付加を不要とすることがで
きるとともに、外付は部品を削減させ、コストを下げる
ことができるという効果がある。
【図面の簡単な説明】
第1図および第2図は、それぞれ本発明の第1および第
2の実施例のブロック図、第3図は従来例のブロック図
である。 図において、1,12.托・・・・・・セレクト信号発
生器、2 、4 、13.1.5.17・・・・・・マ
ルチプレクサ、3゜14、、+8・・・・・A/D変換
部、5〜7・−・・セレクタ、8〜11・・・・・・抵
抗。

Claims (1)

  1. 【特許請求の範囲】  複数のアナログ入力信号を入力し、所定の選択制御信
    号を介して、その内の一つのアナログ信号を選択して出
    力する第1の選択手段と、 前記選択制御信号を介して、複数の基準電圧の内の一つ
    の基準電圧を選択して出力する第2の選択手段と、 前記第2の選択手段から出力されて供給される基準電圧
    を変換用基準電圧として、前記第1の選択手段から出力
    されるアナログ信号を入力し、A/D変換して出力する
    A/D変換手段と、 を備えることを特徴とするA/D変換装置。
JP29740890A 1990-11-02 1990-11-02 A/d変換装置 Pending JPH04170225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29740890A JPH04170225A (ja) 1990-11-02 1990-11-02 A/d変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29740890A JPH04170225A (ja) 1990-11-02 1990-11-02 A/d変換装置

Publications (1)

Publication Number Publication Date
JPH04170225A true JPH04170225A (ja) 1992-06-17

Family

ID=17846121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29740890A Pending JPH04170225A (ja) 1990-11-02 1990-11-02 A/d変換装置

Country Status (1)

Country Link
JP (1) JPH04170225A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218044A (ja) * 2004-02-02 2005-08-11 Nec Electronics Corp A/dコンバータ
WO2006080364A1 (ja) * 2005-01-25 2006-08-03 Rohm Co., Ltd 電源装置および電子装置ならびにそれらに用いるa/d変換器
JP2007020021A (ja) * 2005-07-11 2007-01-25 Rohm Co Ltd A/d変換器、並びにそれを用いた電源装置および電子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268296A (ja) * 1988-04-19 1989-10-25 Canon Inc A−d変換器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268296A (ja) * 1988-04-19 1989-10-25 Canon Inc A−d変換器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218044A (ja) * 2004-02-02 2005-08-11 Nec Electronics Corp A/dコンバータ
JP4519475B2 (ja) * 2004-02-02 2010-08-04 ルネサスエレクトロニクス株式会社 A/dコンバータ
WO2006080364A1 (ja) * 2005-01-25 2006-08-03 Rohm Co., Ltd 電源装置および電子装置ならびにそれらに用いるa/d変換器
US8193724B2 (en) 2005-01-25 2012-06-05 Rohm Co., Ltd. Power supply apparatus
JP2007020021A (ja) * 2005-07-11 2007-01-25 Rohm Co Ltd A/d変換器、並びにそれを用いた電源装置および電子装置

Similar Documents

Publication Publication Date Title
US4069479A (en) High speed, wide dynamic range analog-to-digital conversion
JPH04170225A (ja) A/d変換装置
JPS5810984A (ja) アナログテレビジヨン信号発生回路
KR100207317B1 (ko) 영상 제어회로
JPS6190575A (ja) 映像信号処理装置
US20060139974A1 (en) Power device
JPH08274642A (ja) Daコンバ−タおよびdaコンバ−タ装置
US5426461A (en) Image pickup signal processing apparatus for performing nonlinear processing
JPH04104668A (ja) 撮像装置
JP2616196B2 (ja) 制御装置の異常検出回路
JP3189187B2 (ja) デジタル信号処理装置
JPH06302885A (ja) 半導体レーザ駆動回路
JPS63115424A (ja) 半導体集積回路
JPS62120723A (ja) A/d変換器用バイアス回路
JPS60257612A (ja) 利得制御可能な集積回路増幅器
JPH0637449Y2 (ja) 基準電圧発生器
JP3313664B2 (ja) 半導体装置の試験方法
KR100526233B1 (ko) 다중채널 a/d 변환장치 및 그 방법
JPH01208022A (ja) アナログ信号処理システム
JPH04323914A (ja) D/a変換器
JPS63209314A (ja) リミツタ回路
JPS61107812A (ja) パルス幅調整回路
JPH0273113A (ja) アナログ入力回路のデジタル補正方法
JPS59110219A (ja) 閾値電圧設定方式
JPH06112828A (ja) アナログ・ディジタル変換回路