KR100526233B1 - 다중채널 ａ/ｄ 변환장치 및 그 방법 - Google Patents

다중채널 ａ/ｄ 변환장치 및 그 방법 Download PDF

Info

Publication number
KR100526233B1
KR100526233B1 KR10-2003-0079726A KR20030079726A KR100526233B1 KR 100526233 B1 KR100526233 B1 KR 100526233B1 KR 20030079726 A KR20030079726 A KR 20030079726A KR 100526233 B1 KR100526233 B1 KR 100526233B1
Authority
KR
South Korea
Prior art keywords
offset
signal
gain
input
selector
Prior art date
Application number
KR10-2003-0079726A
Other languages
English (en)
Other versions
KR20030091887A (ko
Inventor
구자춘
정대원
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR10-2003-0079726A priority Critical patent/KR100526233B1/ko
Publication of KR20030091887A publication Critical patent/KR20030091887A/ko
Application granted granted Critical
Publication of KR100526233B1 publication Critical patent/KR100526233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 다중채널 A/D 변환장치에 있어서, 복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 입력채널 선택부, 미리 설정된 오프셋 신호를 생성하는 오프셋부, 상기 입력채널 선택부에서 선택된 신호와 상기 오프셋부에서 생성된 오프셋 신호를 가산하는 가산부, 상기 가산부로부터 출력되는 가산 신호를 미리 설정된 이득만큼 증폭하는 이득 증폭부 및 상기 이득 증폭부에서 증폭된 가산 신호를 디지털 데이터로 변환하는 A/D변환부를 포함한다.

Description

다중채널 Ａ/Ｄ 변환장치 및 그 방법{An Apparatus For Multiple Channel Analog To Digital Conversion And Method Thereof}
본 발명은 다중채널 A/D 변환장치 및 그 방법에 관한 것으로서, 보다 상세하게는 상이한 전압 범위를 갖는 다중채널 입력 아날로그 신호를 정밀하게 디지털 데이터로 변환할 수 있는 다중채널 A/D 변환장치에 관한 것이다.
도 1은 종래 다중채널 A/D 변환장치의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 종래 다중채널 A/D 변환장치는 입력 채널 선택부(100), A/D 변환부(110), 입력 채널 제어부(120) 및 제어부(130)를 구비하고 있다.
입력 채널 선택부(100)의 각 입력 채널(CH0 ~ CHn)에는 피측정 대상을 측정하여 얻어진 복수의 아날로그 측정치가 각각 입력된다. 입력 채널 선택부(100)는 입력 채널 제어부(120)의 제어신호에 따라 입력되는 복수개의 아날로그 측정치 중에서 어느 하나의 아날로그 측정치를 선택하여 A/D 변환부로 전송한다. A/D 변환부(110)는 제어부(130)의 제어신호에 기초하여 동작하며, 입력 채널 선택부(100)에서 선택된 아날로그 측정치를 디지털 데이터로 변환한다.
그러나, 일반적으로 다중채널 아날로그 신호를 디지털 데이터로 변환하는 경우 미리 규정된 입력 전압 범위만을 수용하도록 설계되어 있다. 따라서, 상이한 전압 범위를 갖는 아날로그 신호가 존재하는 경우에는 아날로그 대 디지털 변환의 정밀도가 떨어지게 되는 문제점이 있었다.
따라서, 이러한 종래 다중채널 A/D 변환장치의 불합리한 점을 극복하고 상이한 전압 범위를 갖는 아날로그 신호가 존재하는 경우에도 변환의 정밀도를 향상시킬 수 있는 장치 또는 방법에 대한 요구가 높아지고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 제 1 목적은 어드레스 제어를 통해 오프셋 및 이득을 조절하는 기능을 제공하여 상이한 전압 범위를 갖는 아날로그 신호가 존재하는 경우에도 아날로그 대 디지털 변환의 정밀도를 향상시킬 수 있는 다중채널 A/D 변환장치 및 그 방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제 2 목적은 오프셋 증폭부 및 이득 증폭부를 공유하여 사용함으로써 회로 규모의 증대를 억제하여 저비용화를 도모할 수 있는 다중채널 A/D 변환장치 및 그 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 측면에 따르면, 다중채널 A/D 변환장치에 있어서, 복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 입력채널 선택부, 미리 설정된 오프셋 신호를 생성하는 오프셋부, 상기 입력채널 선택부에서 선택된 신호와 상기 오프셋부에서 생성된 오프셋 신호를 가산하는 가산부, 상기 가산부로부터 출력되는 가산 신호를 미리 설정된 이득만큼 증폭하는 이득 증폭부 및 상기 이득 증폭부에서 증폭된 가산 신호를 디지털 데이터로 변환하는 A/D변환부를 포함하는 것을 특징으로 하는 다중채널 A/D 변환장치가 제공될 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 2 측면에 따르면, 다중채널 A/D 변환방법에 있어서, 복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 단계, 미리 설정된 오프셋 신호를 생성하는 단계, 상기 선택된 입력 신호와 상기 오프셋 신호를 가산하는 단계, 상기 가산 신호를 미리 설정된 이득만큼 증폭하는 단계 및 상기 증폭된 가산 신호를 디지털 데이터로 변환하는 단계를 포함하는 것을 특징으로 하는 다중채널 A/D 변환방법이 제공될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 다중채널 A/D 변환장치의 구성을 도시한 블록도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 다중채널 A/D 변환장치는 입력채널 선택부(10), 단위 이득 버퍼부(20), 가산부(30), 오프셋부(40), 이득 증폭부(50), 샘플 앤드 홀드부(60), A/D 변환부(70) 및 어드레스 제어부(80)를 포함하여 구성된다.
입력채널 선택부(10)는 어드레스 제어부(80)의 채널 선택 제어신호에 기초하여 복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 기능을 수행한다.
단위 이득 버퍼부(20)는 입력채널 선택부(10)와 가산부(30)의 사이에 위치하여 상기 입력채널 선택부(10)에서 선택된 신호를 왜곡없이 가산부(30)로 입력하는 기능을 수행한다.
가산부(30)는 입력채널 선택부(10)에서 선택된 측정값(신호)과 상기 오프셋부(40)에서 생성된 오프셋값(오프셋 신호)을 가산한다.
오프셋부(40)는 어드레스 제어부(80)의 오프셋 제어신호에 상응하는 오프셋 신호를 생성하는 것으로서, 도 3에서 상세히 설명하기로 한다.
이득 증폭부(50)는 가산부(30)로부터 출력되는 가산 신호를 어드레스 제어부(80)의 이득 제어신호에 상응하는 이득만큼 증폭한다.
샘플 앤드 홀드부(60) 및 A/D 변환부(70)는 이득 증폭부(50)에서 증폭된 가산 신호를 샘플링하여 디지털 데이터로 변환하는 것으로서, 종래의 A/D변환기의 구성과 동일하다.
어드레스 제어부(80)는 상술한 바와 같이, 제어신호를 인가하여 입력 채널 선택부(10)가 복수개의 입력 채널로부터 특정 입력 신호를 선택하도록 하고, 오프셋부(40)가 특정값의 오프셋 신호를 설정하도록 하며, 이득 증폭부(50)가 특정 이득값을 증폭하도록 제어한다.
도 3은 도 2의 오프셋부(40)의 세부 구성을 도시한 블록도이다.
도 3에 도시된 바와 같이, 오프셋부(40)는 기준전압 생성부(47), 기준전압 분압부(45), 오프셋 선택부(43) 및 오프셋 증폭부(41)로 구성된다.
기준전압 생성부(47)는 미리 설정된 기준전압을 생성한다.
기준전압 분압부(45)는 기준전압 생성부(47)에서 생성된 기준전압을 미리 설정된 개수의 전압들로 분압한다.
오프셋 선택부(43)는 어드레스 제어부(80)의 오프셋 제어신호에 기초하여 상기 분압된 전압들 중 어느 한 전압을 오프셋 전압으로 선택한다.
오프셋 증폭부(41)는 선택된 오프셋 전압을 미리 설정된 이득만큼 증폭한다.
도 4는 도 2의 이득 증폭부(50)의 세부 구성을 도시한 블록도이다. 도 4에 도시된 바와 같이, 이득 증폭부(50)는 이득 선택부(53)와 이득 증폭기(51)로 구성된다.
이득 선택부(53)는 어드레스 제어부의 이득 제어신호에 기초하여 미리 설정된 복수개의 이득값 들 중에서 어느 한 이득값을 선택한다.
이득 증폭기(51)는 가산부(30)로부터 수신된 가산 신호를 이득 선택부(53)에서 선택된 이득값만큼 증폭한다.
이하에서는, 도 5 및 도 6을 참조하여 상술한 각 구성의 세부 회로 및 동작을 상세하게 설명한다.
도 5는 도 2의 입력 채널 선택부(10), 단위 이득 버퍼부(20), 오프셋부(40) 및 가산부(30)의 구성의 일 실시예를 도시한 회로도이다.
도 5를 참조하면, 입력채널 선택부(10)는 멀티플렉서(MUX1)가 사용된다. 따라서, 어드레스 제어부(80)에서 인가되는 제어비트의 조합에 따라 제어비트값에 상응하는 입력채널이 선택된다. 즉, 입력채널이 8개일 경우, 어드레스 제어부(80)에서는 3비트의 제어신호가 입력되며, 따라서, 0002 ~ 1112 의 8 개의 제어비트에 따라 8개의 입력채널 중 하나의 채널이 선택된다.
단위 이득 버퍼부(20)는 1개의 OP-AMP(A1)과 상기 OP-AMP(A1)의 반전 입력 단자와 출력단자 사이에 연결된 저항(R1)으로 구성되며, 부귀환(Negative Feedback)의 효과에 의해 입력채널 선택부(10)에서 선택된 입력 신호를 왜곡없이 가산부(30)로 전송할 수 있다.
기준전압 분압부(45)는 직렬로 연결되는 복수개의 저항(R11 ~ Rm)으로 구성된다. 따라서 기준전압 생성부(47)에서 생성된 기준전압(Vref)이 저항의 개수 만큼의 전압들로 분압된다.
오프셋 선택부(43)는 상기 기준전압 분압부(45)의 각 저항(R11 ~ Rm)에 병렬로 연결되는 동일 개수의 저항(R21 ~ Rn)의 조합 및 멀티플렉서(MUX2)로 구성된다. 각 저항(R11 ~ Rm)을 통해 분압된 전압들은 상기 저항(R21 ~ Rn )을 거쳐 멀티플렉서(MUX2)의 입력단자로 입력된다. 멀티플렉서(MUX2)는 어드레스 제어부(80)의 오프셋 제어신호에 상응하는 분압 전압을 선택한다.
오프셋 증폭부(41)는 1개의 OP-AMP(A2)와 OP-AMP(A2)의 반전 단자에 접속되는 저항(R2, R3), 저항 R2와 병렬로 연결되고 OP-AMP(A2)의 출력단자에 접속되는 저항(R4)으로 구성된다. 오프셋 선택부(43)에서 선택된 분압 전압(V1)은 오프셋 증폭부(41)에서 증폭되어 오프셋 전압(Voffset)으로 출력된다.
오프셋 전압(Voffset)은 하기 수학식 1과 같이 계산된다.
가산부(30)는 저항 R5 및 R6으로 구성되며, 입력채널 선택부(10)에서 선택된 입력 신호와 오프셋 증폭부(41)에서 출력되는 오프셋 전압(Voffset)을 가산한다. 가산된 전압(Vout1)은 수학식 1와 같이 계산된다.
도 6은 도 2의 이득 증폭부의 구성의 일 실시예를 도시한 회로도이다.
도 6을 참조하면, 가산부(30)로부터 출력되는 가산 신호(Vout1)는 OP-AMP(A3), R7, C1 및 C2로 구성된 이득 증폭기(51)로 입력된다.
이득 선택부(53)는 직렬로 연결되는 복수개의 저항(R31 ~ Rp)과 각 저항에 병렬로 연결되는 동일 개수의 저항(R31 ~ Rq)의 조합과 멀티플렉서(MUX3)로 구성되어, 이득 증폭기(51)에서 증폭된 전압(Vout2)이 저항(R41 ~ Rq)의 개수 만큼의 전압들로 분압된다. 각 저항(R41 ~ Rq)은 멀티플렉서(MUX3)의 각 입력단자에 접속된다.
멀티플렉서(MUX3)는 각 저항(R31 ~ Rp)을 통해 입력된 분압 전압들 중에서 어드레스 제어부(80)의 이득 제어신호에 상응하는 분압 전압을 선택한다. 이득 증폭기의 입력전압(Vout1)과 출력전압(Vout2)의 관계는 하기 수학식 3과 같으며, 수학식 3을 출력전압(Vout2)에 대해 정리하면 수학식 4와 같다.
상기와 같이, 어드레스 제어부(80)의 제어를 통해 오프셋 값과 이득 증폭부(50)의 이득을 변경함으로써 이득 증폭기(51)의 출력 전압(Vout2)는 A/D 변환기의 입력 전압의 전 영역으로 제어될 수 있다.
도 7은 본 발명에 따른 다중채널 A/D 변환방법이 수행되는 과정을 도시한 흐름도이다.
도 7을 참조하면, 우선, 복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택한다(S710). 상술한 바와 같이, 입력채널 선택부(10)가 어드레스 제어부(80)의 입력채널 제어신호에 상응하는 입력 신호를 선택한다.
그 다음, 미리 설정된 오프셋 신호를 생성한다(S720). 오프셋 신호 생성단계는 세부적으로 기준전압 생성부((47)에서 미리 설정된 기준전압을 생성하는 단계, 기준전압 분압부(45)가 기준전압을 미리 설정된 개수의 전압들로 분압하는 단계, 오프셋 선택부(43)가 어드레스 제어부의 제어신호에 기초하여 분압된 전압들 중 어느 한 전압을 오프셋 전압으로 선택하는 단계 및 선택된 오프셋 전압을 미리 설정된 이득만큼 증폭하는 단계를 포함한다.
가산부(30)가 입력채널 선택부(10)에서 선택된 입력 신호와 오프셋부(40)에서 설정된 오프셋 신호를 가산한다(S730).
이득 증폭부(50)가 가산 신호를 증폭한다(S740). 상술한 바와 같이, 이득 선택부(53)에서 어드레스 제어부(80)의 이득 제어신호에 기초하여 이득값을 선택하면, 이득 증폭기(51)는 가산 신호를 선택된 이득만큼 증폭한다.
증폭된 가산 신호는 샘플 앤드 홀드부(60) 및 A/D 변환부(70)를 통해 디지털 데이터로 변환된다(S750).
본발명에서, 어드레스 제어부(80)의 사용 비트에 따라 입력채널 선택부(10), 오프셋 선택부(43) 및 이득 선택부(53)를 순차적으로 선택할 수도 있고 동시에 선택하는 것도 가능하다.
또한, 본 실시예에서는 A/D 변환을 하기 전에 최소 600μSec 동안 입력채널 선택부(10), 오프셋 선택부(43) 및 이득 선택부(53)의 스위칭으로 인한 아날로그 신호의 설정 시간을 필요로 한다. 또한 안정적인 A/D 변환을 위해 입력채널 선택부(10), 오프셋 선택부(43) 및 이득 선택부(53)의 스위칭과 A/D 변환을 포함하는 다중채널 아날로그 신호들의 샘플율은 최대 초당 1000샘플이다.
비록 본 실시예에서는 각 구성의 세부 회로 구성을 예시하고 설명하였으나, 본 발명은 이러한 세부 회로 구성에 국한되지 않고 각종 변형 또는 수정된 회로 구성이 가능함은 물론이다.
상기와 같은 본 발명에 따르면, 어드레스 제어를 통해 오프셋 및 이득을 조절하는 기능을 제공하여 상이한 전압 범위를 갖는 아날로그 신호가 존재하는 경우에도 아날로그 대 디지털 변환의 정밀도를 향상시킬 수 있는 다중채널 A/D 변환장치 및 그 방법을 제공할 수 있다.
또한, 오프셋 증폭부 및 이득 증폭부를 공유하여 사용함으로써 회로 규모의 증대를 억제하여 저비용화를 도모할 수 있는 효과도 있다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
도 1은 종래 다중채널 A/D 변환장치의 구성을 도시한 블록도이다.
도 2는 본 발명에 따른 다중채널 A/D 변환장치의 구성을 도시한 블록도이다.
도 3은 도 2의 오프셋부의 세부 구성을 도시한 블록도이다.
도 4는 도 2의 이득 증폭부의 세부 구성을 도시한 블록도이다.
도 5는 도 2의 입력 채널 선택부, 단위 이득 버퍼부, 오프셋부 및 가산부의 구성의 일 실시예를 도시한 회로도이다.
도 6은 도 2의 이득 증폭부의 구성의 일 실시예를 도시한 회로도이다.
도 7은 본 발명에 따른 다중채널 A/D 변환방법이 수행되는 과정을 도시한 흐름도이다.
<주요 도면부호에 대한 간단한 설명>
10 : 입력채널 선택부, 20 : 단위 이득 버퍼부,
30 : 가산부, 40 : 오프셋부,
41 : 오프셋 증폭부, 43 : 오프셋 선택부,
45 : 기준 전압 분압부, 47 : 기준 전압 생성부,
50 : 이득 증폭부, 51 : 이득 증폭기,
53 : 이득 선택부, 60 : 샘플 앤드 홀드부,
70 : A/D 변환부.

Claims (8)

  1. 다중채널 A/D 변환장치에 있어서,
    복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 입력채널 선택부;
    미리 설정된 오프셋 신호를 생성하는 오프셋부;
    상기 입력채널 선택부에서 선택된 신호와 상기 오프셋부에서 생성된 오프셋신호를 가산하는 가산부;
    상기 가산부로부터 출력되는 가산 신호를 미리 설정된 이득만큼 증폭하는 이득 증폭부; 및
    상기 이득 증폭부에서 증폭된 가산 신호를 디지털 데이터로 변환하는 A/D변환부를 포함하는 것을 특징으로 하는 다중채널 A/D 변환장치.
  2. 제 1 항에 있어서,
    상기 입력 채널 선택부와 상기 가산부의 사이에 위치하여 상기 입력 채널 선택부에서 선택된 신호를 왜곡없이 상기 가산부로 입력하는 단위 이득 버퍼부가 더 포함되는 것을 특징으로 하는 다중채널 A/D 변환장치.
  3. 제 1 항에 있어서,
    제어신호를 인가하여 상기 입력 채널 선택부가 제어신호에 상응하는 특정 입력 신호를 선택하도록 하고, 오프셋부가 제어신호에 상응하는 오프셋 신호를 설정하도록 하며, 이득 증폭부가 제어신호에 기초하여 제어신호에 상응하는 이득값을 설정하도록 하는 어드레스 제어부가 더 포함되는 것을 특징으로 하는 다중채널 A/D 변환장치.
  4. 제 3 항에 있어서,
    상기 어드레스 제어부에서 생성되는 제어신호는 상기 입력채널 선택부, 오프셋 선택부 및 이득 선택부를 순차적 또는 동시에 제어하기 위한 제어 비트를 갖는 것을 특징으로 하는 다중채널 A/D 변환장치.
  5. 제 3 항에 있어서,
    상기 오프셋부는
    미리 설정된 기준전압을 생성하는 기준전압 생성부;
    상기 기준전압을 미리 설정된 개수의 전압들로 분압하는 기준전압 분압부;
    상기 어드레스 제어부의 제어신호에 기초하여 상기 분압된 전압들 중 어느 한 전압을 오프셋 전압으로 선택하는 오프셋 선택부; 및
    상기 선택된 오프셋 전압을 미리 설정된 이득만큼 증폭하는 오프셋 증폭부를 포함하는 것을 특징으로 하는 다중채널 A/D 변환장치.
  6. 제 1 항에 있어서,
    상기 이득 증폭부는
    상기 어드레스 제어부의 제어신호에 기초하여 미리 설정된 복수개의 이득값 들 중에서 어느 한 이득값을 선택하는 이득 선택부; 및
    상기 가산부로부터 수신된 가산 신호를 상기 선택된 이득값만큼 증폭하는 이득 증폭기를 포함하는 것을 특징으로 하는 다중채널 A/D 변환장치.
  7. 다중채널 A/D 변환방법에 있어서,
    복수개의 입력채널로 입력되는 아날로그 신호들로부터 어느 한 신호를 선택하는 단계;
    미리 설정된 오프셋 신호를 생성하는 단계;
    상기 선택된 입력 신호와 상기 오프셋 신호를 가산하는 단계;
    상기 가산 신호를 미리 설정된 이득만큼 증폭하는 단계; 및
    상기 증폭된 가산 신호를 디지털 데이터로 변환하는 단계를 포함하는 것을 특징으로 하는 다중채널 A/D 변환방법.
  8. 제 7 항에 있어서,
    상기 오프셋 처리단계는
    미리 설정된 기준전압을 생성하는 단계;
    상기 기준전압을 미리 설정된 개수의 전압들로 분압하는 단계;
    상기 어드레스 제어부의 제어신호에 기초하여 상기 분압된 전압들 중 어느 한 전압을 오프셋 전압으로 선택하는 단계; 및
    상기 선택된 오프셋 전압을 미리 설정된 이득만큼 증폭하는 단계를 포함하는 것을 특징으로 하는 다중채널 A/D 변환방법.
KR10-2003-0079726A 2003-11-12 2003-11-12 다중채널 ａ/ｄ 변환장치 및 그 방법 KR100526233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0079726A KR100526233B1 (ko) 2003-11-12 2003-11-12 다중채널 ａ/ｄ 변환장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0079726A KR100526233B1 (ko) 2003-11-12 2003-11-12 다중채널 ａ/ｄ 변환장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030091887A KR20030091887A (ko) 2003-12-03
KR100526233B1 true KR100526233B1 (ko) 2005-11-08

Family

ID=32389374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0079726A KR100526233B1 (ko) 2003-11-12 2003-11-12 다중채널 ａ/ｄ 변환장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100526233B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032431A (ko) * 1996-10-08 1998-07-25 클라크３세존엠 개방 루프 차동 증폭기를 갖는 서브레인지 아날로그/디지털 컨버터
KR20020017428A (ko) * 2000-08-30 2002-03-07 구자홍 Ａ/ｄ 컨버터의 오프셋 및 이득 값 조정방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032431A (ko) * 1996-10-08 1998-07-25 클라크３세존엠 개방 루프 차동 증폭기를 갖는 서브레인지 아날로그/디지털 컨버터
KR20020017428A (ko) * 2000-08-30 2002-03-07 구자홍 Ａ/ｄ 컨버터의 오프셋 및 이득 값 조정방법

Also Published As

Publication number Publication date
KR20030091887A (ko) 2003-12-03

Similar Documents

Publication Publication Date Title
US7030800B2 (en) Analog-to-digital conversion apparatus and method
US4129864A (en) High speed, wide dynamic range analog-to-digital conversion
US7656329B2 (en) Time-interleaved analog-to-digital conversion apparatus
CA1099019A (en) High speed, wide dynamic range analog-to-digital conversion
EP1202460B1 (en) Logarithmic a/d converter, method of logarithmic a/d conversion, logarithmic d/a converter, method of logarithmic d/a conversion, and system for measuring physical quantity
US6720902B2 (en) High dynamic range digital converter
KR100526233B1 (ko) 다중채널 ａ/ｄ 변환장치 및 그 방법
JP4613929B2 (ja) Ａ／ｄ変換回路
JPS60241330A (ja) オ−トレンジ機能付きデジタル・アナログ変換装置
US5760730A (en) Method and system for analog-to-digital signal conversion with simultaneous analog signal compression
US6999011B2 (en) Microcode driven adjustment of analog-to-digital converter
JP6486237B2 (ja) Ａｄ変換装置
KR20060013056A (ko) 다중 채널 서미스터 온도 측정 장치 및 방법
CN110022110B (zh) 音圈马达阻尼控制电路
JPS61295722A (ja) Ｄ／ａ変換器のゲイン調整方式
CN112837639A (zh) 感测电路及包括该感测电路的源极驱动器
JPH088747A (ja) アナログ／デジタル変換回路
US6072367A (en) Electronic balance adjusting circuit
KR20000056025A (ko) 피엘씨 시스템의 아날로그 입력 회로 및 그의 제어 방법
US4463431A (en) Signal amplitude indicating apparatus
US10312930B1 (en) ADC digital gain error compensation
KR102217903B1 (ko) 신호 계측 회로를 이용한 신호 계측 장치 및 방법
JP4600730B2 (ja) Ｉｃテスタ
JPH04170225A (ja) Ａ／ｄ変換装置
JP2006352743A (ja) Ａ／ｄ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101005

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee