JPH01208022A - アナログ信号処理システム - Google Patents
アナログ信号処理システムInfo
- Publication number
- JPH01208022A JPH01208022A JP3323188A JP3323188A JPH01208022A JP H01208022 A JPH01208022 A JP H01208022A JP 3323188 A JP3323188 A JP 3323188A JP 3323188 A JP3323188 A JP 3323188A JP H01208022 A JPH01208022 A JP H01208022A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- reference voltage
- analog signal
- signal processing
- generation source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、信
号処理回路等を含むアナログ信号処理システムに関する
ものである。
号処理回路等を含むアナログ信号処理システムに関する
ものである。
（従来の技術〕
第２図は従来のアナログ信号処理システムの構成を示す
ブロック図である。図において、１は電源でありシステ
ム各部に電源電圧を供給する。２は基準電圧発生源であ
り、Ａ／Ｄ変換、Ｄ／Ａ変換に必要な基準電圧をＡ１０
コンバータ３．Ｄ／Ａコンバータ５に供給する。Ａ／Ｄ
コンバータ３は、アナログ信号入力端子７を有し、アナ
ログ信号入力をＡ／Ｄ変換しデジタル信号出力を信号処
理回路４に送る。信号処理回路４はＡ／Ｄコンバータ３
から出力されたデジタル信号を人力し、記憶、演算など
の処理を行う。Ｄ／Ａコンバーク５は信号処理回路４か
ら出力されたデジタル信号をＤ／Ａ変換し、アナログ信
号出力端子８に出力する。
ブロック図である。図において、１は電源でありシステ
ム各部に電源電圧を供給する。２は基準電圧発生源であ
り、Ａ／Ｄ変換、Ｄ／Ａ変換に必要な基準電圧をＡ１０
コンバータ３．Ｄ／Ａコンバータ５に供給する。Ａ／Ｄ
コンバータ３は、アナログ信号入力端子７を有し、アナ
ログ信号入力をＡ／Ｄ変換しデジタル信号出力を信号処
理回路４に送る。信号処理回路４はＡ／Ｄコンバータ３
から出力されたデジタル信号を人力し、記憶、演算など
の処理を行う。Ｄ／Ａコンバーク５は信号処理回路４か
ら出力されたデジタル信号をＤ／Ａ変換し、アナログ信
号出力端子８に出力する。
基準電圧供給ライン６は、基準電圧発生源２で発生され
た基準電圧をＤ／Ａコンバータ５に供給する。一般に基
準電圧発生源２とＡ／Ｄコンバータ３は一つのチップ上
に形成されるので、Ａ／Ｄコンバータ３は基準電圧供給
ラインを必要としない。
た基準電圧をＤ／Ａコンバータ５に供給する。一般に基
準電圧発生源２とＡ／Ｄコンバータ３は一つのチップ上
に形成されるので、Ａ／Ｄコンバータ３は基準電圧供給
ラインを必要としない。
このようなアナログ信号処理システムは、テレビ、ＶＴ
Ｒなどの画像処理に使われる。たとえばブラウン管上に
静止画面を得たい時は、信号処理回路４としてメモリを
採用する。Ａ／Ｄコンバータ３に画面−枚分のアナログ
信号を与え、出力されたデジタル信号をメモリに貯える
。その画面−枚分のデジタル信号を続けて読み出すこと
によって、ブラウン管上に同一の画面、つまり静止両面
を１７ることができる。また信号処理回路４において、
さまざまな演算を行うことによって画面分割などの特殊
効果を得ることができる。
Ｒなどの画像処理に使われる。たとえばブラウン管上に
静止画面を得たい時は、信号処理回路４としてメモリを
採用する。Ａ／Ｄコンバータ３に画面−枚分のアナログ
信号を与え、出力されたデジタル信号をメモリに貯える
。その画面−枚分のデジタル信号を続けて読み出すこと
によって、ブラウン管上に同一の画面、つまり静止両面
を１７ることができる。また信号処理回路４において、
さまざまな演算を行うことによって画面分割などの特殊
効果を得ることができる。
特に演算などを施さない場合、入力されたアナログ信号
と出力されるアナログ信号の大きさが等しいことが望ま
しい。そこで、Ａ／Ｄ変換、Ｄ／Ａ変換に必要となる基
準電圧を等しくするために基準電圧供給ライン６を設け
、Ａ／Ｄコンバータ３とＤ／Ａコンバータ５に供給され
る基準電圧を共通にしている。この基準電圧供給ライン
６は、最大基準電圧ラインと最小基準電圧ラインの２本
を含む複数のラインで構成される。
と出力されるアナログ信号の大きさが等しいことが望ま
しい。そこで、Ａ／Ｄ変換、Ｄ／Ａ変換に必要となる基
準電圧を等しくするために基準電圧供給ライン６を設け
、Ａ／Ｄコンバータ３とＤ／Ａコンバータ５に供給され
る基準電圧を共通にしている。この基準電圧供給ライン
６は、最大基準電圧ラインと最小基準電圧ラインの２本
を含む複数のラインで構成される。
従来のアナログ信号処理システムは以上のように構成さ
れているので、基準電圧発生源２からＤ／Ａコンバータ
５まで基準電圧供給ライン６が必要となる。
れているので、基準電圧発生源２からＤ／Ａコンバータ
５まで基準電圧供給ライン６が必要となる。
基準電圧発生源２とＤ／Ａコンバータ５とを同一プリン
ト基板上に実装する場合には、基準電圧発生源２からＤ
／Ａコンバータ５まで基準電圧供給ライン６として、複
数のラインを含むパターンをプリント基板上に形成せね
ばならない。また、基準電圧発生源２とＤ／Ａコンバー
タ５とを別のプリント基板上に実装する場合には、２つ
のプリント基板間に基準電圧供給ライン６の配線をせね
ばならない。このため、パターンや配線が複雑となり、
それに加えて基準電圧供給うイン６に他のラインからの
ノイズが混入しアナログ信号出力のＳ／Ｎが悪くなるな
どの問題点があった。
ト基板上に実装する場合には、基準電圧発生源２からＤ
／Ａコンバータ５まで基準電圧供給ライン６として、複
数のラインを含むパターンをプリント基板上に形成せね
ばならない。また、基準電圧発生源２とＤ／Ａコンバー
タ５とを別のプリント基板上に実装する場合には、２つ
のプリント基板間に基準電圧供給ライン６の配線をせね
ばならない。このため、パターンや配線が複雑となり、
それに加えて基準電圧供給うイン６に他のラインからの
ノイズが混入しアナログ信号出力のＳ／Ｎが悪くなるな
どの問題点があった。
この発明は、このような問題点を解決するためになされ
たちので、配線やパターンの形成が簡単で、ＩＩＪ 音
に強いアナログ信号処理システムを得ることを目的とし
ている。
たちので、配線やパターンの形成が簡単で、ＩＩＪ 音
に強いアナログ信号処理システムを得ることを目的とし
ている。
この発明のアナログ信号処理システムは、Ｄ／Ａコンバ
ータと同一チップ上に該Ｄ／Ａコンバータに基準電圧を
供給する基準電圧発生源を設けたものである。
ータと同一チップ上に該Ｄ／Ａコンバータに基準電圧を
供給する基準電圧発生源を設けたものである。
（作用〕
この発明におけるＤ／Ａコンバータは、同一チップ上に
該Ｄ／Ａコンバータに基準電圧を供給する基準電圧発生
回路を設けているので、チップ外からの基準電圧供給ラ
インが不要になる。
該Ｄ／Ａコンバータに基準電圧を供給する基準電圧発生
回路を設けているので、チップ外からの基準電圧供給ラ
インが不要になる。
第１図は、この発明の一実施例であるアナログ信号処理
システムの構成を示すブロック図である。
システムの構成を示すブロック図である。
電Ｐｉ！１．基準電圧発生源２．Ａ／Ｄコンバータ３、
信号処理回路４．アナログ信号入力端子７゜アナログ信
号出力端子８の構成は、第２図に示す従来のアナログ信
号処理回路と同様である。
信号処理回路４．アナログ信号入力端子７゜アナログ信
号出力端子８の構成は、第２図に示す従来のアナログ信
号処理回路と同様である。
Ｄ／Ａコンバータ５用基準基準電圧発生源９Ｄ／Ａコン
バータ５と同一チップ上に形成されており、Ｄ／Ａコン
バータ５に基準電圧を供給する。
バータ５と同一チップ上に形成されており、Ｄ／Ａコン
バータ５に基準電圧を供給する。
単一パッケージ１０は、Ｄ／Ａコンバータ５およびＤ／
Ａコンバータ５用基準基準電圧発生源９む。
Ａコンバータ５用基準基準電圧発生源９む。
なお、Ｄ／Ａコンバータ５用基準基準電圧発生源９基準
電圧発生源２と同一もしくは類似の構成とし、かつ共通
の電源１より電源電圧を供給する。このことによって、
基準電圧発生源２とＤ／Ａコンバータ５用基準基準電圧
発生源比特性をそろえ、Ａ／Ｄコンバータ３に供給され
る基準電圧とＤ／Ａコンバータ５に供給される基準電圧
とをほぼ等しくすることができる。その結果、アナログ
信号入力端子７から入力される信号とアナログ信号出力
端子８から出力される信号の大きさとをほぼ等しくする
ことができるので、基Ｑ電圧源を別個に設置することに
よる問題は生じない。
電圧発生源２と同一もしくは類似の構成とし、かつ共通
の電源１より電源電圧を供給する。このことによって、
基準電圧発生源２とＤ／Ａコンバータ５用基準基準電圧
発生源比特性をそろえ、Ａ／Ｄコンバータ３に供給され
る基準電圧とＤ／Ａコンバータ５に供給される基準電圧
とをほぼ等しくすることができる。その結果、アナログ
信号入力端子７から入力される信号とアナログ信号出力
端子８から出力される信号の大きさとをほぼ等しくする
ことができるので、基Ｑ電圧源を別個に設置することに
よる問題は生じない。
また、入力信号と出力信号の大きさが変化しても問題が
ない場合には、基準電圧発生源２とＤ／Ａコンバータ５
用基準基準電圧発生源９成を異なるものを用いてもよい
。
ない場合には、基準電圧発生源２とＤ／Ａコンバータ５
用基準基準電圧発生源９成を異なるものを用いてもよい
。
この発明のアナログ信号処理システムは以上のように構
成されているので、従来必要であった基準電圧供給ライ
ン６が不要となる。そのためプリント基板のパターンの
形成、システム内の配線が簡単となる。また配線部分が
減るので雑音の混入する部分が減り、雑音に強いアナロ
グ信号処理システムを構成することができる。
成されているので、従来必要であった基準電圧供給ライ
ン６が不要となる。そのためプリント基板のパターンの
形成、システム内の配線が簡単となる。また配線部分が
減るので雑音の混入する部分が減り、雑音に強いアナロ
グ信号処理システムを構成することができる。
以上のようにこの発明によれば、アナログ信号処理シス
テム内に、同一チップ上にｍｔＩ！電圧発生源を設けた
Ｄ／Ａコンバータを採用したため、配線が簡単で雑音に
強いアナログ信号処理システムを得ることができる。
テム内に、同一チップ上にｍｔＩ！電圧発生源を設けた
Ｄ／Ａコンバータを採用したため、配線が簡単で雑音に
強いアナログ信号処理システムを得ることができる。
第１図はこの発明のアナログ信Ｑ９ｆｉ理システムのブ
ロック図、第２図は従来のアナログ信号処理システムの
ブロック図である。 図において、１は電源、２は基準電圧発生源、３はＡ／
Ｄコンバータ、４は信号処理回路、５はＤ／Ａコンバー
タ、９はＤ／Ａコンバータ用１ｔｐ電圧発生源、１０は
単一パッケージである。 なお、各図中同一符号は同一または相当部分を示す。
ロック図、第２図は従来のアナログ信号処理システムの
ブロック図である。 図において、１は電源、２は基準電圧発生源、３はＡ／
Ｄコンバータ、４は信号処理回路、５はＤ／Ａコンバー
タ、９はＤ／Ａコンバータ用１ｔｐ電圧発生源、１０は
単一パッケージである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）アナログ信号入力を持つＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータと同一チップ上に設けられ、該Ａ
／Ｄコンバータに基準電圧を供給する第１の基準電圧発
生源と、 前記Ａ／Ｄコンバータから出力されるデジタル信号を処
理する信号処理回路と、 前記信号処理回路から出力されるデジタル信号をＤ／Ａ
変換し、アナログ出力とするＤ／Ａコンバータと、 前記Ｄ／Ａコンバータと同一チップ上に設けられ、該Ｄ
／Ａコンバータに基準電圧を供給する第２の基準電圧発
生源と、 前記第１の基準電圧発生源と第２の基準電圧発生源とに
、共通に電圧を供給する電源とを備えたアナログ信号処
理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323188A JPH01208022A (ja) | 1988-02-15 | 1988-02-15 | アナログ信号処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323188A JPH01208022A (ja) | 1988-02-15 | 1988-02-15 | アナログ信号処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208022A true JPH01208022A (ja) | 1989-08-22 |
Family
ID=12380684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323188A Pending JPH01208022A (ja) | 1988-02-15 | 1988-02-15 | アナログ信号処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208022A (ja) |
-
1988
- 1988-02-15 JP JP3323188A patent/JPH01208022A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU647452B2 (en) | Digital sound source apparatus and external memory unit used therefor | |
| CA2099236A1 (en) | Hearing aid | |
| KR970019690A (ko) | 디지탈 컨버전스 장치 | |
| JPH01208022A (ja) | アナログ信号処理システム | |
| JP2599820B2 (ja) | 画面表示装置 | |
| JP2754589B2 (ja) | ディジタルγ補正回路 | |
| EP0285250A2 (en) | Arrangement for the display of processing data by means of pixels on a cathode ray tube | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPH02114721A (ja) | デジタル−アナログ変換器 | |
| JPS61128733A (ja) | 電源供給方法 | |
| JP3087789B2 (ja) | 波形記録計の出力波形用フルスケールの設定方法 | |
| JPH0121383Y2 (ja) | ||
| JPH0764804A (ja) | 割込み制御回路 | |
| KR890002144Y1 (ko) | 레이저 프린터의 그래픽용 메모리 보오드 | |
| JP2682004B2 (ja) | ディジタル集積回路 | |
| JPH07121262A (ja) | クロック分配装置 | |
| KR0149579B1 (ko) | 프린터에서의 어드레스 모드 지원회로 | |
| JPH04358240A (ja) | メモリ装置 | |
| JPS6426281A (en) | Image reading device | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH09261054A (ja) | アナログ／デジタル変換装置 | |
| JPH0937211A (ja) | Ｖｔｒのオンスクリーン表示システム | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPH11251908A (ja) | Ａ／ｄ変換器およびｄ／ａ変換器 | |
| JPH05144252A (ja) | メモリｉｃ |