JPS63209314A - リミツタ回路 - Google Patents
リミツタ回路Info
- Publication number
- JPS63209314A JPS63209314A JP62041341A JP4134187A JPS63209314A JP S63209314 A JPS63209314 A JP S63209314A JP 62041341 A JP62041341 A JP 62041341A JP 4134187 A JP4134187 A JP 4134187A JP S63209314 A JPS63209314 A JP S63209314A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- input
- output
- selection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は制御装置やハイブリッド計算機に用いられるリ
ミッタ回路に関する。
ミッタ回路に関する。
（従来の技術）
従来、制御装置等に用いられるリミッタ回路は演算増幅
器とダイオードまたはツェナーダイオードと抵抗を組み
合わせた構成が一般的であり、制限電圧が固定されてい
るかもしくはポテンションメータによって調整する必要
があった。
器とダイオードまたはツェナーダイオードと抵抗を組み
合わせた構成が一般的であり、制限電圧が固定されてい
るかもしくはポテンションメータによって調整する必要
があった。
（発明が解決しようとする問題点）
しかしながら、制御装置の試験・調整時やハイブリッド
計算機においては制限電圧を頻繁に調整することが必要
であり、これらをディジタル計算機により制御・管理し
たいという要求が生じている。
計算機においては制限電圧を頻繁に調整することが必要
であり、これらをディジタル計算機により制御・管理し
たいという要求が生じている。
以上の点に鑑みて、本発明では、制限電圧をディジタル
設定できるリミッタ回路を提供することを目的とする。
設定できるリミッタ回路を提供することを目的とする。
（問題点を解決するための手段および作用）上記目的を
達成するために、本発明では第１゜第２のＤ／Ａ変換器
（以下Ｄ／Ａと略す）と高値選択回路（以下ＨＶＧと略
す）および低値選択回路（以下ＬＶＧと略す）を用いて
、下限電圧ｖＬに相当するディジタル設定値を第１のＤ
／Ａ変換器に与え、この出力とリミッタ回路への入力を
ＨＶＧへ入力することにより、下限リミッタ回路を構成
し、上限電圧Ｖ、に相当するディジタル設定値を第２の
Ｄ／Ａ変換器に与え、この出力と、前述下限リミッタ回
路の出力をＬＶＧへ入力することにより上限リミッタ回
路を構成したものである。
達成するために、本発明では第１゜第２のＤ／Ａ変換器
（以下Ｄ／Ａと略す）と高値選択回路（以下ＨＶＧと略
す）および低値選択回路（以下ＬＶＧと略す）を用いて
、下限電圧ｖＬに相当するディジタル設定値を第１のＤ
／Ａ変換器に与え、この出力とリミッタ回路への入力を
ＨＶＧへ入力することにより、下限リミッタ回路を構成
し、上限電圧Ｖ、に相当するディジタル設定値を第２の
Ｄ／Ａ変換器に与え、この出力と、前述下限リミッタ回
路の出力をＬＶＧへ入力することにより上限リミッタ回
路を構成したものである。
このような構成とすることにより出力された信号は、上
下限の制限電圧で制限される。
下限の制限電圧で制限される。
（実施例）
第１図は、本発明の一実施例を示すブロック図である。
第１図において、１および３はＤ／Ａ、２はＨＶＧ、４
はＬＶＧであり、ｔ３．ｎｔ ’１’Ｏｕｔはそれぞれ
リミッタ回路の入力電圧、出力電圧である。ＶＬｄ ＊
ＶＨｄはそれぞれリミッタ回路の下限電圧ＶＬｙ上限電
圧ＶＨに相当するディジタル設定値である。
はＬＶＧであり、ｔ３．ｎｔ ’１’Ｏｕｔはそれぞれ
リミッタ回路の入力電圧、出力電圧である。ＶＬｄ ＊
ＶＨｄはそれぞれリミッタ回路の下限電圧ＶＬｙ上限電
圧ＶＨに相当するディジタル設定値である。
第２図は、本実施例の作用を説明する原理図である。第
１図において、ディジタル設定値■、に応じてＤ／Ａｌ
より下限電圧■５が出力される。ＶＬと入力電圧ｔｉｎ
はＨＶＧ２へ入力され、 その出力ｔ□は第２図に示す
ように下限電圧Ｖｌ、で制限される。
１図において、ディジタル設定値■、に応じてＤ／Ａｌ
より下限電圧■５が出力される。ＶＬと入力電圧ｔｉｎ
はＨＶＧ２へ入力され、 その出力ｔ□は第２図に示す
ように下限電圧Ｖｌ、で制限される。
一方、ディジタル設定値ＶＨｄに応じた上限電圧Ｖ）Ｉ
がＤ／Ａ３より出力されており、 ＶＨとダ、をＨＶＧ
４へ入力すると、その出力電圧Ｖ。Ｕ、は上限電圧Ｖ）
ｌで制限される。
がＤ／Ａ３より出力されており、 ＶＨとダ、をＨＶＧ
４へ入力すると、その出力電圧Ｖ。Ｕ、は上限電圧Ｖ）
ｌで制限される。
以上より、入力電圧’ｌ’ｉｎと出力電圧Ｖ。ｕｔは上
限電圧ＶＨｙ下限電圧ＶＬにより制限されており、なお
かつ、ＶＩＨｔ Ｖｌ−はディジタル設定値ＶＨｄ＋
ＶＬｄをディジタル計算機等より容易に設定、変更でき
る。
限電圧ＶＨｙ下限電圧ＶＬにより制限されており、なお
かつ、ＶＩＨｔ Ｖｌ−はディジタル設定値ＶＨｄ＋
ＶＬｄをディジタル計算機等より容易に設定、変更でき
る。
（他の実施例）
上記実施例は制限電圧として、上下限を有する構成であ
ったが、下限のみ、あるいは上限のみで良い場合にはそ
れぞれ第１図において、Ｄ／Ａ １とＨＶＧ２のみの組
合せあるいはＤ／Ａ３とＨＶＧ４のみの組合せにてリミ
ッタ回路を実現できる。
ったが、下限のみ、あるいは上限のみで良い場合にはそ
れぞれ第１図において、Ｄ／Ａ １とＨＶＧ２のみの組
合せあるいはＤ／Ａ３とＨＶＧ４のみの組合せにてリミ
ッタ回路を実現できる。
第３図は、本発明の更に他の実施例を示すブロック図で
ある。
ある。
第３図において、第１図と同一要素は同一符号を付して
いる。
いる。
第３図が第１図と異なる点は、上限電圧ＶＨがＨＶＧ４
に入力される代りにＨＶＧ２および加算器５に入力され
、下限電圧ＶＬがＨＶＧ２に入力される代りにＨＶＧ４
および加算器５に入力されている点である。
に入力される代りにＨＶＧ２および加算器５に入力され
、下限電圧ＶＬがＨＶＧ２に入力される代りにＨＶＧ４
および加算器５に入力されている点である。
第３図の実施例の作用を第４図を用いて説明する。ＨＶ
Ｇ２の出力は、第４図の’ｌ’ｈｔで示され、ＨＶＧ４
の出力はｖＪｌで示される。これらとＶＨ＊ＶＬを加算
器５で合成すると、ｔｈ２ｐ ｔｔ２ｔ ’ｌ’ｏ。は
第４図の様に一般には不感帯と呼ばれるリミッタ回路と
なる。
Ｇ２の出力は、第４図の’ｌ’ｈｔで示され、ＨＶＧ４
の出力はｖＪｌで示される。これらとＶＨ＊ＶＬを加算
器５で合成すると、ｔｈ２ｐ ｔｔ２ｔ ’ｌ’ｏ。は
第４図の様に一般には不感帯と呼ばれるリミッタ回路と
なる。
本実施例においても、制限電圧Ｖ）ｌｙ ｖＬはディジ
タル設定することは前述の実施例と同様である。
タル設定することは前述の実施例と同様である。
以上述べたように１本発明によれば、Ｄ／ＡとＨＶＧ、
ＬＶＧの組み合わせにより、上下限の制限電圧をディジ
タル設定できるリミッタ回路を提供することができる。
ＬＶＧの組み合わせにより、上下限の制限電圧をディジ
タル設定できるリミッタ回路を提供することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の作用を説明する図、第３図は本発明の他の実施
例を示すブロック図、第４図は第３図の作用を説明する
図である。 １，３・・・Ｄ／Ａ変換器 ２・・・高値選択回路４
・・・低値選択回路 ｖｉゎ・・・入力電圧ゲ。、
・・・出力電圧 ＶＬｄ＊ Ｖ１４ｄ・・・制限電圧のディジタル設定値
代理人 弁理士 則 近 憲 佑 同 三俣弘文 第１図 第２図
第１図の作用を説明する図、第３図は本発明の他の実施
例を示すブロック図、第４図は第３図の作用を説明する
図である。 １，３・・・Ｄ／Ａ変換器 ２・・・高値選択回路４
・・・低値選択回路 ｖｉゎ・・・入力電圧ゲ。、
・・・出力電圧 ＶＬｄ＊ Ｖ１４ｄ・・・制限電圧のディジタル設定値
代理人 弁理士 則 近 憲 佑 同 三俣弘文 第１図 第２図
Claims (2)
- （１）第１の制限電圧に相当するディジタル設定値が入
力され、この入力に対応したアナログ量を出力する第１
のＤ／Ａ変換器と、 第２の制限電圧に相当するディジタル設定値が入力され
、この入力に対応したアナログ量を出力する第２のＤ／
Ａ変換器と、 アナログ入力と前記第１のＤ／Ａ変換器の出力とが入力
され、いずれか高い方の入力を出力する高値選択回路と
、 この高値選択回路の出力と前記第２のＤ／Ａ変換器の出
力とが入力されいずれか低い方の入力を出力する低値選
択回路とから成るリミッタ回路。 - （２）第１の制限電圧に相当するディジタル設定値が入
力され、この入力に対応したアナログ量を出力する第１
のＤ／Ａ変換器と、 この第１のＤ／Ａ変換器の出力およびアナログ入力とが
入力され、いずれか高い方の入力を出力する高値選択回
路と、 第２の制限電圧に相当するディジタル設定値が入力され
、この入力に対応したアナログ量を出力する第２のＤ／
Ａ変換器と、 この第２のＤ／Ａ変換器の出力および前記アナログ入力
とが入力されいずれか低い方の入力を出力する低値選択
回路と、 前記第１および第２のＤ／Ａ変換器の出力を極性反転さ
せて、前記高値選択回路および低値選択回路の出力と加
算する加算器とから成るリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041341A JPS63209314A (ja) | 1987-02-26 | 1987-02-26 | リミツタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041341A JPS63209314A (ja) | 1987-02-26 | 1987-02-26 | リミツタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209314A true JPS63209314A (ja) | 1988-08-30 |
Family
ID=12605816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041341A Pending JPS63209314A (ja) | 1987-02-26 | 1987-02-26 | リミツタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015076665A (ja) * | 2013-10-07 | 2015-04-20 | 横河電機株式会社 | 絶縁型信号伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501775A (ja) * | 1973-05-02 | 1975-01-09 |
-
1987
- 1987-02-26 JP JP62041341A patent/JPS63209314A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501775A (ja) * | 1973-05-02 | 1975-01-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015076665A (ja) * | 2013-10-07 | 2015-04-20 | 横河電機株式会社 | 絶縁型信号伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559836B1 (en) | Source driver for liquid crystal panel and method for leveling out output variations thereof | |
| JPS5810984A (ja) | アナログテレビジヨン信号発生回路 | |
| JPS63209314A (ja) | リミツタ回路 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| JPS5937716A (ja) | 自動利得制御回路 | |
| JPH01147912A (ja) | アナログ電圧生成回路 | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| JPS63209315A (ja) | リミツタ回路 | |
| JPS613563A (ja) | 露光光源の制御方式 | |
| JPH04170225A (ja) | Ａ／ｄ変換装置 | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JPH03163492A (ja) | ディスプレイ制御装置 | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPS63196104A (ja) | 音量制御装置 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| JPS6363226A (ja) | Ｄ−ａ変換器 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH0429491A (ja) | 量子化変換装置 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JPH02194411A (ja) | アクチュエータ制御装置 | |
| JPS6376523A (ja) | アナログ・デイジタル変換器 | |
| JPH02159107A (ja) | 電流電圧変換回路 |