JPH04168790A - リフロー半田層の形成方法 - Google Patents
リフロー半田層の形成方法Info
- Publication number
- JPH04168790A JPH04168790A JP29569990A JP29569990A JPH04168790A JP H04168790 A JPH04168790 A JP H04168790A JP 29569990 A JP29569990 A JP 29569990A JP 29569990 A JP29569990 A JP 29569990A JP H04168790 A JPH04168790 A JP H04168790A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder layer
- melting point
- layer element
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 141
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000002844 melting Methods 0.000 claims abstract description 36
- 230000008018 melting Effects 0.000 claims abstract description 34
- 238000007598 dipping method Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路基板のパッドに、半田リフロー用の半田層を形成す
る方法に関し、 多種少量生産の回路基板に適用して、低コストのリフロ
ー半田層の形成方法を提供することを目的とし、 パッドが配列形成した回路基板を、溶融状態の高融点半
田を収容した半田槽にディップして、該パッドの表面に
第１の半田層を形成し、次に溶融状態の中融点半田を収
容した半田槽にディップして、該第１の半田層上に第２
の半田層を形成し、順次より低融点半田に移行して半田
層素子を形成し、該第１の半田層、第２の半田層、第３
の半田層、・・・・が重畳してなる所望の厚さの半田層
を、該パッド上に形成する構成とする。
る方法に関し、 多種少量生産の回路基板に適用して、低コストのリフロ
ー半田層の形成方法を提供することを目的とし、 パッドが配列形成した回路基板を、溶融状態の高融点半
田を収容した半田槽にディップして、該パッドの表面に
第１の半田層を形成し、次に溶融状態の中融点半田を収
容した半田槽にディップして、該第１の半田層上に第２
の半田層を形成し、順次より低融点半田に移行して半田
層素子を形成し、該第１の半田層、第２の半田層、第３
の半田層、・・・・が重畳してなる所望の厚さの半田層
を、該パッド上に形成する構成とする。
本発明は、回路基板のパッドに、半田リフロー用の半田
層を形成する方法に関する。
層を形成する方法に関する。
回路部品５を回路基板１に表面実装するには、第２図に
図示したように、回路基板ｌの実装面に配列したパッド
２上に所望の厚さの半田層１０を形成し、リード６を対
応する半田層１０に位置合わせして、回路部品５を回路
基板ｌに載せ、半田リフロー手段によりリード６をパッ
ド２に半田付けしている。
図示したように、回路基板ｌの実装面に配列したパッド
２上に所望の厚さの半田層１０を形成し、リード６を対
応する半田層１０に位置合わせして、回路部品５を回路
基板ｌに載せ、半田リフロー手段によりリード６をパッ
ド２に半田付けしている。
この際、半田付は品質上から半田層１０の層厚は、リー
ドの厚さに比例して厚いことが要求されている。例えば
リード６の厚さｔか０．２ ｍｍ〜０．４ ｍｍの場合
には、約１５０μｍの層厚の半田層か最適である。
ドの厚さに比例して厚いことが要求されている。例えば
リード６の厚さｔか０．２ ｍｍ〜０．４ ｍｍの場合
には、約１５０μｍの層厚の半田層か最適である。
ところで、溶融状態の半田を収容した半田槽に、回路基
板をディップしてリフロー半田層をパッド上に形成する
方法かあるか、このようにして得られる半田層の層厚は
せいぜい１００μｍである。
板をディップしてリフロー半田層をパッド上に形成する
方法かあるか、このようにして得られる半田層の層厚は
せいぜい１００μｍである。
したがって、 １５０μｍ〜２００μｍの層厚の半田層
を、パッド上に形成するには、従来は第３図に図示した
ように、ペースト状半田１０Ａをスクリーン印刷して形
成している。
を、パッド上に形成するには、従来は第３図に図示した
ように、ペースト状半田１０Ａをスクリーン印刷して形
成している。
第３図において、回路基板１の実装面には、回路部品の
リード６に対応して、パッド２を配列形成しである。
リード６に対応して、パッド２を配列形成しである。
２０は、厚さが３００μｍ程度のステンレス鋼板等より
なるメタルマスクである。
なるメタルマスクである。
メタルマスク２０には、それぞれのパッド２に対応する
位置にパッド２と同一寸法、若しくは相似形でそれより
もわずかに小さい、角形のパターン孔２１を穿孔配列し
である。
位置にパッド２と同一寸法、若しくは相似形でそれより
もわずかに小さい、角形のパターン孔２１を穿孔配列し
である。
そして、パターン孔２１がパッド２に一致するように、
メタルマスク２０を回路基板１の表面に重ねて張設し、
メタルマスク２０上に塗布したペースト状半田１０Ａを
、スキージ２５を用いてパターン孔２１に押入充填した
後に、メタルマスク２０を取り外し、回路基板１を加熱
してペースト状半田１０Ａを硬化させることで、メタル
マスク２０の板厚の半分の層厚の半田層１０をパッド２
の表面に形成させている。
メタルマスク２０を回路基板１の表面に重ねて張設し、
メタルマスク２０上に塗布したペースト状半田１０Ａを
、スキージ２５を用いてパターン孔２１に押入充填した
後に、メタルマスク２０を取り外し、回路基板１を加熱
してペースト状半田１０Ａを硬化させることで、メタル
マスク２０の板厚の半分の層厚の半田層１０をパッド２
の表面に形成させている。
ところで、スクリーン印刷時に用いるメタルマスクは、
ホトリソグラフィ手段によりパターン孔を穿孔している
ので、メタルマスクの製造工数が多いこと、及びパッド
の配列が異なる毎にメタルマスクを製作しなければなら
ないということの２つ理由により、スクリーン印刷法に
よる従来の半田リフロー向けの半田層の形成方法は、多
種少量生産の回路基板に適用してコスト高になるという
問題点があった。
ホトリソグラフィ手段によりパターン孔を穿孔している
ので、メタルマスクの製造工数が多いこと、及びパッド
の配列が異なる毎にメタルマスクを製作しなければなら
ないということの２つ理由により、スクリーン印刷法に
よる従来の半田リフロー向けの半田層の形成方法は、多
種少量生産の回路基板に適用してコスト高になるという
問題点があった。
本発明はこのような点に鑑みて創作されたもので、多種
少量生産の回路基板に適用して、低コストのリフロー半
田層の形成方法を提供することを目的としている。
少量生産の回路基板に適用して、低コストのリフロー半
田層の形成方法を提供することを目的としている。
上記の目的を達成するために本発明は、第１図に示した
ように、パッド２か配列形成した回路基板１を、溶融状
態の高融点半田３１を収容した半田槽３０−１にディッ
プして、パッド２の表面に第１の半田層素子４１を形成
する。
ように、パッド２か配列形成した回路基板１を、溶融状
態の高融点半田３１を収容した半田槽３０−１にディッ
プして、パッド２の表面に第１の半田層素子４１を形成
する。
次に溶融状態の中融点半田３２を収容した半田槽３０−
２にディップして、第１の半田層素子４１上に第２の半
田層素子４２を形成する。そして、順次より低融点半田
に移行して半田層素子を形成して、第１の半田層素子４
１．第２の半田層素子４２．第３の半田層素子４３が重
畳してなる所望の厚さの半田層４０を、パッド２上に形
成するものとする。
２にディップして、第１の半田層素子４１上に第２の半
田層素子４２を形成する。そして、順次より低融点半田
に移行して半田層素子を形成して、第１の半田層素子４
１．第２の半田層素子４２．第３の半田層素子４３が重
畳してなる所望の厚さの半田層４０を、パッド２上に形
成するものとする。
本発明方法によれば、第２の半田層素子４２を形成する
ために、中融点半田が溶融した半田槽に回路基板をディ
ップしても、下層の第１の半田層素子４１の溶融温度が
それよりも高いので、第１の半田層素子４１が溶けるこ
となくて、第１の半田層素子４１の上に第２の半田層素
子４２が重畳して形成される。
ために、中融点半田が溶融した半田槽に回路基板をディ
ップしても、下層の第１の半田層素子４１の溶融温度が
それよりも高いので、第１の半田層素子４１が溶けるこ
となくて、第１の半田層素子４１の上に第２の半田層素
子４２が重畳して形成される。
このことは、第３の半田層素子４３．第４の半田層素子
の形成時にも成立する。
の形成時にも成立する。
したがって、−回のディップにより得られる半田層素子
の層厚か１００μｍであっても、重畳することで所望の
厚さ（例えば３００μｍ）の半田層４０とすることかで
きる。
の層厚か１００μｍであっても、重畳することで所望の
厚さ（例えば３００μｍ）の半田層４０とすることかで
きる。
以下図を参照しながら、本発明を具体的に説明する。な
お、企図を通じて同一符号は同一対象物を示す。
お、企図を通じて同一符号は同一対象物を示す。
第１図の（ａ）、 （ｂ）、 （Ｃ）は本発明の工程を
示す図である。
示す図である。
第１図において、３１は、９６．５Ｓｎ−３，５Ａｇの
高融点半田（融点２２１°Ｃ）であり、３２は、６２Ｓ
ｎ−３６Ｐｂ−２Ａｇの中融点半田（融点１７９°Ｃ）
である。
高融点半田（融点２２１°Ｃ）であり、３２は、６２Ｓ
ｎ−３６Ｐｂ−２Ａｇの中融点半田（融点１７９°Ｃ）
である。
また第３の半田層素子４３の半田は、４３Ｓｎ−４３Ｐ
ｂ−１４Ｂｉの低融点半田（融点１６５°Ｃ）である。
ｂ−１４Ｂｉの低融点半田（融点１６５°Ｃ）である。
本発明方法は、
■ 第１の半田層素子の形成（第１図（ａ）参照）パッ
ド２が配列形成した回路基板１を、溶融状態の高融点半
田３１を収容した半田槽３０−１にディップして、パッ
ド２の表面に第１の半田層素子４１（半田厚は約１００
μｍ）を形成する。
ド２が配列形成した回路基板１を、溶融状態の高融点半
田３１を収容した半田槽３０−１にディップして、パッ
ド２の表面に第１の半田層素子４１（半田厚は約１００
μｍ）を形成する。
■ 第２の半田層素子の形成（第１図（ｂ）参照）次に
溶融状態の中融点半田３２を収容した半田槽３０−２に
ディップして、第１の半田層素子４１上に第２の半田層
素子４２（半田厚は約１００μｍ）を形成する。
溶融状態の中融点半田３２を収容した半田槽３０−２に
ディップして、第１の半田層素子４１上に第２の半田層
素子４２（半田厚は約１００μｍ）を形成する。
■ リフロー半田層の完成（第１図（ｃ）参照）次に溶
融状態の低融点半田を収容した図示省略した半田槽にデ
ィップして、第２の半田層素子４２の上に低融点半田よ
りなる第３の半田層素子４３（半田厚は約１００μｍ）
を形成する。
融状態の低融点半田を収容した図示省略した半田槽にデ
ィップして、第２の半田層素子４２の上に低融点半田よ
りなる第３の半田層素子４３（半田厚は約１００μｍ）
を形成する。
このことによりパッド２の表面に、第１の半田層素子４
１．第２の半田層素子４２．第３の半田層素子４３が重
畳されてなる、厚さＨが約３００μｍの半田層４０が形
成される。
１．第２の半田層素子４２．第３の半田層素子４３が重
畳されてなる、厚さＨが約３００μｍの半田層４０が形
成される。
上述のようにパッド２上に半田層４ｏを形成した回路基
板に、回路部品を表面実装するには、それぞれのリード
を対応する半田層４ｏに位置合わせして、回路部品を回
路基板に載せ、その移築１の半田層素子４１の溶融点以
上（実施例の場合は２２１°Ｃよりわずかに高い温度）
に加熱して、半田層４０を再溶融して半田付けする。
板に、回路部品を表面実装するには、それぞれのリード
を対応する半田層４ｏに位置合わせして、回路部品を回
路基板に載せ、その移築１の半田層素子４１の溶融点以
上（実施例の場合は２２１°Ｃよりわずかに高い温度）
に加熱して、半田層４０を再溶融して半田付けする。
なお、半田付けされる半田の組成は、Ａｇがパッド（銅
箔）に拡散されるのて、６７Ｓｎ−２７Ｐｂ−５Ｂｉと
なる。
箔）に拡散されるのて、６７Ｓｎ−２７Ｐｂ−５Ｂｉと
なる。
以上説明したように本発明は、高融点半田槽にディップ
して高融点半田の最下層の半田層素子を形成し、その上
に順次中融点半田層素子、低融点半田層素子を重畳して
所望の厚さの半田層を形成するようにしたことにより、
メタルマスクを必要としない。
して高融点半田の最下層の半田層素子を形成し、その上
に順次中融点半田層素子、低融点半田層素子を重畳して
所望の厚さの半田層を形成するようにしたことにより、
メタルマスクを必要としない。
したがって多種少量生産の回路基板に適用して、スクリ
ーン印刷法よりも非常に低コストであるという効果を奏
する。
ーン印刷法よりも非常に低コストであるという効果を奏
する。
第１図（ａ）、 （ｂ）、 （Ｃ）は本発明の工程を示
す図、第２図は回路基板の要所断面図、 第３図は従来例の断面図である。 図において、 ■は回路基板、 ２はパッド、 ５は回路部品、 ６はリード、 １０．４０は半田層、 １０Ａはペースト状半田、 ２０はメタルマスク、 ２１はパターン孔、 ２５はスキージ、 ３０−１．３０−２は半田槽、 ３１は高融点半田、 ３２は中融点半田、 ４１は第１の半田層素子、 ４２は第２の半田層素子、 ４３は第３の半田層素子をそれぞれ示す。
す図、第２図は回路基板の要所断面図、 第３図は従来例の断面図である。 図において、 ■は回路基板、 ２はパッド、 ５は回路部品、 ６はリード、 １０．４０は半田層、 １０Ａはペースト状半田、 ２０はメタルマスク、 ２１はパターン孔、 ２５はスキージ、 ３０−１．３０−２は半田槽、 ３１は高融点半田、 ３２は中融点半田、 ４１は第１の半田層素子、 ４２は第２の半田層素子、 ４３は第３の半田層素子をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 パッド（２）が配列形成した回路基板（１）を、溶融状
態の高融点半田（３１）を収容した半田槽（３０−１）
にディップして、該パッド（２）の表面に第１の半田層
素子（４１）を形成し、 次に溶融状態の中融点半田（３２）を収容した半田槽（
３０−２）にディップして、該第１の半田層素子（４１
）上に第２の半田層素子（４２）を形成し、順次より低
融点半田に移行して半田層素子を形成して、第１の半田
層素子（４１），第２の半田層素子（４２），第３の半
田層素子（４３），・・・・が重畳してなる所望の厚さ
の半田層（４０）を、該パッド（２）上に形成すること
を特徴とするリフロー半田層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569990A JPH04168790A (ja) | 1990-11-01 | 1990-11-01 | リフロー半田層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569990A JPH04168790A (ja) | 1990-11-01 | 1990-11-01 | リフロー半田層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168790A true JPH04168790A (ja) | 1992-06-16 |
Family
ID=17824022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29569990A Pending JPH04168790A (ja) | 1990-11-01 | 1990-11-01 | リフロー半田層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168790A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515604A (en) * | 1992-10-07 | 1996-05-14 | Fujitsu Limited | Methods for making high-density/long-via laminated connectors |
-
1990
- 1990-11-01 JP JP29569990A patent/JPH04168790A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515604A (en) * | 1992-10-07 | 1996-05-14 | Fujitsu Limited | Methods for making high-density/long-via laminated connectors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172852A (en) | Soldering method | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US4928387A (en) | Temporary soldering aid for manufacture of printed wiring assemblies | |
| US5120577A (en) | Method of performing metal coating on metallized surfaces of electronic component chips with an electronic component chip holder | |
| JPH04168790A (ja) | リフロー半田層の形成方法 | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JPH04313294A (ja) | プリント配線板のハンダ付け方法 | |
| JPH02114595A (ja) | チップ部品の実装方法 | |
| JPH04276692A (ja) | クリームはんだ塗布方法とクリームはんだ塗布用メタルマスク | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPH10224027A (ja) | 半導体装置の製造方法 | |
| JP3277402B2 (ja) | 電子部品のはんだ付け方法 | |
| JP2868575B2 (ja) | セラミックス配線基板 | |
| JPH0491861A (ja) | クリーム半田印刷用メタルマスク | |
| JPH08139438A (ja) | はんだコート方法 | |
| JPH0846348A (ja) | 混載基板の部品実装方法 | |
| JPH01178366A (ja) | 半田供給用フィルムおよび予備半田付け方法 | |
| JPH02113592A (ja) | 回路基板の製造方法 | |
| JPH04171991A (ja) | 電子回路装置およびその製造方法 | |
| JPS6174394A (ja) | リ−ドレス部品の半田付方法 | |
| JPH04181797A (ja) | プリント配線板におけるクリーム半田の塗布方法 | |
| JPH01122190A (ja) | 表面実装形デバイスの実装方法 | |
| JPH02177389A (ja) | 印刷配線板の製造方法 | |
| JPH07111374A (ja) | プリント配線基板及びその製造方法 | |
| JPH03167890A (ja) | プリント配線板ユニットの形成方法 |