JPH04167545A - 集積回路マスクパターンの設計方法 - Google Patents

集積回路マスクパターンの設計方法

Info

Publication number
JPH04167545A
JPH04167545A JP2296094A JP29609490A JPH04167545A JP H04167545 A JPH04167545 A JP H04167545A JP 2296094 A JP2296094 A JP 2296094A JP 29609490 A JP29609490 A JP 29609490A JP H04167545 A JPH04167545 A JP H04167545A
Authority
JP
Japan
Prior art keywords
data
path
apex
inputted
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2296094A
Other languages
English (en)
Inventor
Ikuko Ikeno
池野 郁子
Kazuhiro Maemura
前村 和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC Corp
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC IC Microcomputer Systems Co Ltd filed Critical NEC Corp
Priority to JP2296094A priority Critical patent/JPH04167545A/ja
Publication of JPH04167545A publication Critical patent/JPH04167545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路のマスクパターンデータにおける多角
形配線データをパスデータに変換する配線パスデータ変
換方法に関する。
〔従来の技術〕
一般に、コンピュータを使って自動的に設計された集積
回路のマスクパターンデータは、必ずしも回路の電気的
な特性を満足しない場合があり、しばしば人手による修
正を余儀なくさせられるが、このような自動設計の結果
には多角形表現による配線データが存在することがある
これに対し人手によるマスクパターン設計では、配線は
パスデータ形式で入力されるのが常である。
それは、同じ形状の配線データであっても、多角形はパ
スに比較してデータ量が多く、人手による作業に時間を
要し、さらに作業時にミスを生じ易いからである。
一例として第2図(a) 、 (b)に示すように、多
角形配線データ20は8個の頂点21.22〜28の座
標で表現されるのに対して、パスデータ30は4個の頂
点31〜34の座標と配線の幅で表される。このため、
多角形配線データ20に修正を加える場合、対象とする
図形がバスデータである場合に比較して約2倍の作業量
を要する。さらに、バスデータでは一度定義すれば常に
一定の配線幅を保つことが可能であるが、多角形は各々
の配線について設計者が確認しながら作業をする必要が
あり、ミスを生じ易い。
〔発明が解決しようとする課題〕
上述した従来の多角形配線データは、バスデータに比較
してデータ量が多く、また人手により修正する際に多大
な時間を要し、かつ修正ミスが生じ易いという欠点があ
る。
本発明の目的は、このような欠点を除き、作業時間を短
縮すると共に、修正ミスを除くようにした集積回路マス
クパターンの設計方法を提供することにある。
〔課題を解決するための手段〕
本発明の構成は、集積回路のマスクパターンにおける多
角形配線データを入力する入力手段と、この入力手段か
ら入力した多角形配線データの各頂点データから所定条
件の隣接した頂点の中央となるバスデータの頂点を演算
してバスデータの頂点データに変換する変換手段と、こ
の変換手段により変換後のバスデータを出力する出力手
段とを備え、前記集積回路の前記多角形配線データをバ
スデータに変換することを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するフロー図である。
本実施例は、入力手段1と、変換手段2と、出力手段3
と、入力データを記憶する入力データ記憶する手段およ
び出力データを記憶する出力データ記憶手段とから構成
さhる。
説明にあたって対象となる多角形の頂点数をn個、a=
0.1,2.−、n−1(但し、aはmod nの剰余
)、I=a、a+n−1,a十n−2、・−=−、a+
n/2+1 (但し、■はmod nの剰余)、I[=
a+1.a+2.a+3.===、a十n/2(但し、
Hはmad nの余剰)とする。
まず、入力手段1がステップ11でパス幅Wを入力し、
次にステップ12で多角形配線データの頂点の座標(X
、、 Y、)、(Xl、 Yt)、 ・−・□、 (X
−+ 。
Yカニ、)を入力バッファにセットする。さらに、ステ
ップ13ではデータニラ−を判定を行い、ステップ12
で入力した多角形が水平および垂直な線分だけで構成さ
れている場合は、正常なデータとして変換手段のステッ
プ14へ、そうでない場合はエラーデータとしてフラグ
を立て、出力手段のステップ16へ進む。
次に変換手段2としては、ステ、プ14で次の条件(1
)または条件(2)のいずれかを満足する多角形の2頂
点を選択する。
すなわち、2頂点(Xa 、 Ya)、 (Xa+++
 y、+1)を選択し、求めるバスデータの始点の座標
が次式であると仮定する。
これは、条件(1)が図形の水平な辺上にバスの始点が
ある場合、条件(2)が垂直な辺上に始点がある場合に
満足すべき条件を示しているからである。
ステップ15では、前述のステップ14で求めたバスデ
ータの始点の座標をもとに、バスの頂点の座標、 を全て求めて田カバッファにセットする。ここで始点と
終点を除くバスの頂点は全て、Ix+  Xgl=Wか
つI Yt  Yt I =Wの条件を満たすことを確
認する。この条件を満足しない場合はバスに変換できな
い多角形なので、エラーデータとしてフラグを立ててお
く。このようなバスに変換できない多角形としては、第
3図(a) 、 (b)に示すものがある。
次の出力手段として、ステップ16でエラーフラグの値
を判定し、パスデータへの変換が正常に行われた場合は
ステップ17へ、そうでない場合はステップ18へ進む
。ステップ17では変換手段によって出力バッファ3に
セットされているパスデータを気憶手段へ出力する。ス
テップ18は入力手段にて入力バッファにセットされた
多角形の頂点の座標を無変換のまま記憶手段へ出力する
さらに、ステップ19では入力手段4にまだ入力してい
ないデータがあるかどうかを判断し、そのデータがあれ
ば入力手段のステップ12へ戻り、そうでなければ処理
を終了する。
次に、本実施例の動作を第2図を用いて具体的に説明す
る。
まず、入力手段1が、ステップ11でパス幅Wを入力し
、次にステップ12で多角形配線データの頂点21〜2
8の8個の座標(xo、 yo)、 (x+。
Yl)、・・・・・・、 (X、、 Y7)を入力バッ
ファにセ、トシ、ステップ13でデータにエラーがない
ことを確認し、次のステップへ進む。
ステップ14で条件(1)を満足する多角形の組を選択
し、求めるパスデータの始点とし、次のステップ15で
は、次のパスの頂点31〜34の座標を求める。
これら4頂点のうち、始点と終点を除く2頂点の座標は
、l X2−X51 =Wかつl Y2−Y51 =W
とl X+  Xs l =WかつIY+  Ys l
 =Wの条件を満足している。
ステップ16で、エラーフラグが立っていないことを確
認して次のステップ17で、求められたノークスデータ
を記憶手段へ出力して図形に関する処理を終了する。
〔発明の効果〕
以上説明したように本発明は、多角形配線データを自動
的にパスデータに変換することにより、データ量を削減
し、人手による修正作業時間を軽減し、さらに作業時の
ミスをなくすという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するフロー図、第2図
(a) 、 (b)は本実施例に適用された多角形配線
データおよびパスデータの平面図、第3図(a)。 (b)はパスに変換できない2例の多角形の平面図であ
る。 l・・・・・・入力手段、2・・・・・・変換手段、3
・・・・・・出力手段、11〜19・・・・・・処理ス
テップ、2o・・団・多角形配線データ、21〜28・
・川・多角形の頂点、30・・・・・・パスデータ、3
1〜34・川・・パスデータの頂点。 代理人 弁理士  内 原  晋

Claims (1)

    【特許請求の範囲】
  1. 集積回路のマスクパターンにおける多角形配線データを
    入力する入力手段と、この入力手段から入力した多角形
    配線データの各頂点データから所定条件の隣接した頂点
    の中央となるパスデータの頂点を演算してパスデータの
    頂点データに変換する変換手段と、この変換手段により
    変換後のパスデータを出力する出力手段とを備え、前記
    集積回路の前記多角形配線データをパスデータに変換す
    ることを特徴とする集積回路マスクパターンの設計方法
JP2296094A 1990-10-31 1990-10-31 集積回路マスクパターンの設計方法 Pending JPH04167545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2296094A JPH04167545A (ja) 1990-10-31 1990-10-31 集積回路マスクパターンの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2296094A JPH04167545A (ja) 1990-10-31 1990-10-31 集積回路マスクパターンの設計方法

Publications (1)

Publication Number Publication Date
JPH04167545A true JPH04167545A (ja) 1992-06-15

Family

ID=17829050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2296094A Pending JPH04167545A (ja) 1990-10-31 1990-10-31 集積回路マスクパターンの設計方法

Country Status (1)

Country Link
JP (1) JPH04167545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215457A (ja) * 1990-12-14 1992-08-06 Rohm Co Ltd エリアデータからパスデータへの変換方法
DE19530951A1 (de) * 1995-08-23 1997-02-27 Bosch Gmbh Robert Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215457A (ja) * 1990-12-14 1992-08-06 Rohm Co Ltd エリアデータからパスデータへの変換方法
DE19530951A1 (de) * 1995-08-23 1997-02-27 Bosch Gmbh Robert Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen
US5736426A (en) * 1995-08-23 1998-04-07 Robert Bosch Gmbh Process for arranging printed conductors on the surface of semiconductor components

Similar Documents

Publication Publication Date Title
EP1645980A2 (en) Method and apparatus for automatically determining optimal trace positions on a substrate
JPH0743742B2 (ja) 自動配線方法
JPH04167545A (ja) 集積回路マスクパターンの設計方法
CN111680471B (zh) 一种集成电路版图中的布线倒角方法
JP2007199385A (ja) プリント配線基板用描画装置
JPH08235225A (ja) 集積回路マスクパターンの設計方法
JPS63115273A (ja) Cadシステム
JP2964551B2 (ja) 図形処理方法
JP2824304B2 (ja) 図形処理方法
US5177692A (en) Method and apparatus for processing errors occurring upon division of pattern to be transferred
JPH07141413A (ja) 配線パターンの配線方法
JPS6243778A (ja) 図形処理装置
JPS60179783A (ja) パタ−ン発生方式
JPH04291463A (ja) データ変換装置
JPH01165141A (ja) 完全パラメータ化可能回路の製造方法
JPH0944535A (ja) レイアウト編集方法
JPS62126467A (ja) 図形処理装置
JPH0696160A (ja) プリント回路基板の領域設定方法
JP2002190699A (ja) 表面実装部品のデータ作成方法及びシステム
JPH03278274A (ja) 配線基板の配線順序決定方式及び配線方式
JPS63221480A (ja) シンボル配置補正方式
JPH0431148B2 (ja)
JPH031996A (ja) 図面の出力方法
JPS593680A (ja) 図形拡大・縮小処理システム
JPH07287722A (ja) プリント配線板部品実装誤り防止構造