DE19530951A1 - Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen - Google Patents

Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen

Info

Publication number
DE19530951A1
DE19530951A1 DE19530951A DE19530951A DE19530951A1 DE 19530951 A1 DE19530951 A1 DE 19530951A1 DE 19530951 A DE19530951 A DE 19530951A DE 19530951 A DE19530951 A DE 19530951A DE 19530951 A1 DE19530951 A1 DE 19530951A1
Authority
DE
Germany
Prior art keywords
connectable
edge points
parallel
points
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19530951A
Other languages
English (en)
Other versions
DE19530951C2 (de
Inventor
Carsten Dipl Ing Roedel
Juergen Dr Ing Scheible
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19530951A priority Critical patent/DE19530951C2/de
Priority to FR9610120A priority patent/FR2738078B1/fr
Priority to US08/696,291 priority patent/US5736426A/en
Priority to IT96MI001764A priority patent/IT1283814B1/it
Publication of DE19530951A1 publication Critical patent/DE19530951A1/de
Application granted granted Critical
Publication of DE19530951C2 publication Critical patent/DE19530951C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Image Analysis (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen nach der Gattung des unabhängigen Patentanspruchs. Es sind bereits Verfahren zur Anordnung von Leiterbahnen auf Halbleiterbauelementen bekannt, bei denen ein rechtwinkliges Koordinatensystem vorgesehen ist, wobei die Leiterbahnen nur parallel zu den Koordinatenachsen oder in einem Winkel von 45° zu den Koordinatenachsen angeordnet werden. Derartige Leiterbahnen verbinden dann Anschlußbereiche, die als Polygonzüge ausgebildet sind.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, daß ein korrekter Anschluß der Leiterbahn an die polygonartigen Anschlußbereiche sichergestellt wird. Das Verfahren ist zudem besonders einfach und ist in besonderem Maße zur automatischen Ausführung mittels einer elektronischen Datenverarbeitungsanlage geeignet.
Durch die in den abhängigen Patentansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des Verfahrens nach dem unabhängigen Patentanspruch möglich. Besonders einfach werden die Randpunkte als erste und zweite Koordinatenwerte in einem Koordinatensystem gespeichert. Durch die Betrachtung dieser Koordinatenwerte können dann in einfacher Weise die senkrecht anschließbaren Randpunkte ermittelt werden. Beim Anschluß einer Ecke werden die Leiterbahnen nach innerhalb verlängert. Durch Addition bzw. Differenzbildung der Koordinatenwerte lassen sich in einfacher Weise die diagonal anschließbaren Randpunkte ermitteln. Um einen fehlerfreien Anschluß zu gewährleisten erfolgt dabei beim Anschluß eine Verlängerung der Leiterbahn nach außen.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 und 3 eine fehlerhafte Heranführung einer Leiterbahn an einen Anschlußbereich, Fig. 2 und 4 eine korrekte Heranführung einer Leiterbahn an einen Anschlußbereich, Fig. 5 ein Koordinatensystem mit einem darin angeordneten Anschlußbereich und Fig. 6 erläutert anhand des Beispiels aus Fig. 5 die Ermittlung der anschließbaren Randpunkte.
Beschreibung
In der Fig. 1 wird ein Anschlußbereich 1 und eine Leiterbahn 2 gezeigt, die auf der Oberfläche eines Halbleiterelements angeordnet sind. Bei einem derartigen Anschlußbereich 1 handelt es sich um einen leitenden Bereich, beispielsweise eine Metallschicht oder eine stark dotierte Polysiliziumschicht, die auf der Oberfläche des Halbleiterelements aufgebracht ist. Derartige Anschlußbereiche 1 können zur Kontaktierung von darunterliegenden Halbleiterbereichen verwendet werden. Weiterhin können derartige Anschlußbereiche zur Befestigung von Bonddrähten genutzt werden, mit denen eine Verbindung zwischen dem Halbleiterelement und anderen Schaltungselementen hergestellt wird. Auf der Oberfläche von Halbleiterelementen sind in der Regel eine Vielzahl von derartigen Anschlußbereichen 1 vorgesehen, um verschiedene im Halbleiterelement integrierte Bauelemente zu kontaktieren oder eine Vielzahl von Verbindungen über Bonddrähte herzustellen. Die einzelnen Anschlußbereiche 1 eines Halbleiterbauelements, insbesondere einer integrierten Schaltung, werden durch eine Vielzahl von Leiterbahnen 2 miteinander verbunden. Bei derartigen Leiterbahnen 2 handelt es sich in der Regel um dünne Metallschichten oder stark dotierte Polisiliziumschichten, die auf der Oberfläche des Halbleiterelements aufgebracht sind. Durch die Leiterbahnen 2 werden eine Vielzahl von Verbindungen zwischen Anschlußbereichen 1 hergestellt. Die Anschlußbereiche 1 und die Leiterbahnen 2 müssen nicht zwingend aus dem gleichen Material bestehen.
Zur Festlegung, wo auf der Oberfläche des Halbleiterelements Leiterbahnen 2 angeordnet werden, wird ein Pfad 3, d. h. eine dünne Linie, definiert. Die Leiterbahn 2 wird dann dadurch erzeugt, daß die entsprechenden Schichten für die Leiterbahn 2 mit entsprechender Breite auf den Pfaden 3 angeordnet werden. Dabei werden die Pfade 3 an einem Koordinatensystem xy ausgerichtet, wobei die Pfade 3 entweder parallel zur x- oder y-Achse oder mit einem Winkel von 45° zu diesen Achsen angeordnet werden. Die so gebildeten Leiterbahnen 2 sind somit entweder senkrecht zum Koordinatensystem (d. h. parallel zur x- oder y-Achse) oder diagonal zum Koordinatensystem (45°-Winkel zu den Achsen) angeordnet.
Der Rand der Anschlußbereiche 1 ist als Polygon ausgebildet. Ein derartiges Polygon weißt eine Vielzahl von Eckpunkten auf, die durch Geraden miteinander verbunden sind. Diese Geraden bilden die Seiten des Polygons. Die Seitenwände der Anschlußbereiche 1 können dabei jeden beliebigen Winkel im xy-Koordinatensystem annehmen. Zur weiteren Beschreibung ist in der Fig. 1 ein Eckpunkt 100 und die beiden an den Eckpunkt 100 angrenzenden Seiten 101, 102 näher gekennzeichnet.
In der Fig. 1 wird die Leiterbahn 2 so an den Anschlußbereich 1 herangeführt, daß die Leiterbahn 2 die Seite 102 des Anschlußbereichs 1 mit einem spitzen Winkel, d. h. mit einem Winkel von weniger als 90°, schneidet. Derartige Winkel sind problematisch, da Leiterbahnen 2 immer einen bestimmten Abstand zu Anschlußbereichen 1 einhalten müssen. Aufgrund des Stromflusses durch die Leiterbahnen 2 bzw. aufgrund der an den Leiterbahnen anliegenden Potentiale bildet sich um die Leiterbahnen 2 ein elektrisches Feld heraus, welches die Funktion anderer Komponenten stören kann. Aufgrund der fotolithografischen Herstellung lassen sich keine beliebig kleinen Abstände realisieren. Leiterbahnen 2 müssen daher bestimmte Mindestabstände von anderen Leiterbahnen, anderen Funktionsbereichen des Halbleiterbauelements und auch zu Anschlußbereichen 1 einhalten. Nur dort, wo ein Kontakt zwischen Leiterbahn 2 und Anschlußbereich 1 gewünscht ist, dürfen diese Abstände unterschritten werden. Wenn eine Seite des Anschlußbereiches 1 einen spitzen Winkel mit der Leiterbahn 2 bildet, so kann der Abstand zwischen Leiterbahn 2 und Anschlußbereich 1 im Bereich des spitzen Winkels nicht eingehalten werden. Der Anschluß der Leiterbahnen 2 an die Anschlußbereiche 1 muß daher so erfolgen, daß keine spitzen Winkel auftreten, d. h. Winkel < 90°, auftreten. Da die Leiterbahnen 2 relativ zum xy-Koordinatensystem nur parallel zu den Koordinatenachsen bzw. mit einem Winkel von 45° geführt werden können, können auch nur Seiten des Polygons angeschlossen werden, die entweder parallel zur x- oder y-Achse sind oder einen Winkel von 45° zur x- oder y-Achse aufweisen. An den Eckpunkten kann jedoch ein Anschluß der Leiterbahn 2 an den Anschlußbereich 1 erfolgen, auch wenn die zum Eckpunkt benachbarten Seiten nicht parallel oder diagonal zum Koordinatensystem sind. Dies wird in der Fig. 2 gezeigt.
In der Fig. 2 wird der Anschluß einer Leiterbahn 2 an einem Anschlußbereich 1 gezeigt, wobei der Anschluß nicht auf einer Seite des polygonalen Anschlußbereichs 1 erfolgt, sondern an einem Eckpunkt 100. Wie zu erkennen ist, läßt sich der Eckpunkt 100 des Polygons durch eine diagonale Leiterbahn anschließen, ohne daß dabei spitze Winkel auftreten. Das Teilstück 23 weist zudem eine vorgegebene Mindestlänge auf, durch die sichergestellt wird, daß der Abstand zwischen dem Teilstück 21 und der Seite 102 groß genug ist.
In der Fig. 3 wird ein Anschlußbereich 1 gezeigt, der eine Seite 101 aufweist. Die Seite 101 ist parallel zur y-Achse des xy-Koordinatensystems. Der Anschluß der Leiterbahn 2 an den Anschlußbereich 1 erfolgt an der Seite 101, durch ein Teilstück 22 der Leiterbahn 2, welches parallel zur x-Achse ist. Weiterhin weist die Leiterbahn 2 ein Teilstück 21 auf, welches parallel zur y-Achse ist und einen geringen Abstand zur Seite 101 des Anschlußbereichs 1 aufweist. Die in der Fig. 3 gezeigte Anordnung von Leiterbahn 2 und Anschlußbereich 1 ist wiederum problematisch, da der Abstand zwischen dem Teilstück 21 der Leiterbahn 2 und der Seite 101 des Anschlußbereichs 1 zu gering ist.
In der Fig. 4 wird wieder ein Anschlußbereich 1 gezeigt, der eine Seite 101 aufweist, die parallel zur y-Achse ist. Der Anschluß erfolgt wiederum durch eine Leiterbahn 2, die ein Teilstück 22 parallel zur x-Achse und ein Teilstück 21 parallel zur y-Achse aufweist. Im Unterschied zur Fig. 3 weist jedoch das Teilstück 22 eine vorgegebene Mindestlänge auf, durch die sichergestellt wird, daß der Abstand zwischen dem Teilstück 21 und der Seite 101 groß genug ist.
Beim Anschluß eines Anschlußbereichs durch eine Leiterbahn müssen somit verschiedene Bedingungen erfüllt werden. Zum Anschlußbereich müssen die Seiten des Polygons ermittelt werden, die parallel zum Koordinatensystem sind oder einen Winkel von 45° dazu aufweisen. An diesen Seiten kann dann der Anschluß durch eine Leiterbahn erfolgen, die parallel oder diagonal zum Koordinatensystem ist. Weiterhin müssen die Eckpunkte des Polygons ermittelt werden, die durch eine Leiterbahn anschließbar sind. Nicht alle Eckpunkte sind anschließbar.
Anhand der Fig. 5 und der Tabelle der Fig. 6 wird erläutert, wie die anschließbaren Seiten und Eckpunkte des Polygons ermittelt werden.
In der Fig. 5 wird ein xy-Koordinatensystem und darin eingezeichnet ein Polygon gezeigt. Das Polygon besteht aus einer Reihe von Randpunkten, die jeweils einen Koordinatenwert in x- und y-Richtung aufweisen. Die Randpunkte A bis F, d. h. die Eckpunkte an denen die verschiedenen Seiten des Polygons aneinanderstoßen, sind dabei von besonderer Bedeutung. Zu jedem Randpunkt ist - neben den Koordinaten des Randpunktes - abgespeichert, ob der Randpunkt parallel anschließbar, diagonal anschließbar oder nicht anschließbar ist. Auf parallel anschließbaren Randpunkten dürfen nur parallele Leiterbahnen, auf diagonal anschließbaren Punkten nur diagonale Leiterbahnen angeordnet werden und auf nicht anschließbare Randpunkte dürfen keine Leiterbahnen angeordnet werden. Der entsprechende Status wird für jeden Randpunkt des Polygons der Fig. 5 gespeichert.
In der Fig. 6 wird erläutert, wie durch die Betrachtung der Koordinaten der Randpunkte die anschließbaren Randpunkte ermittelt werden. Dabei ist es hier ausreichend, die Eckpunkte A bis F zu betrachten, die Koordinaten der zwischen den Eckpunkten liegenden Randpunkte können der Abbildung der Fig. 5 entnommen werden. Zu den Eckpunkten A bis E ist in einer ersten Spalte die x-Koordinate und in einer zweiten Spalte die y-Koordinate aufgelistet. Weiterhin ist eine weitere Spalte mit der Summe der Koordinatenwerte, d. h. x + y, und eine weitere Spalte mit der Differenz der Koordinatenwerte, d. h. x - y, vorgesehen. Zunächst werden für die x- und y-Koordinatenwerte jeweils separat untersucht, ob gleichartige, aufeinanderfolgende Koordinatenwerte vorhanden sind. Der Eckpunkt B folgt auf den Eckpunkt A, der Eckpunkt C folgt auf den Eckpunkt B, usw. Auf den Eckpunkt F folgt der Eckpunkt A, da es sich bei einem Polygon um einen geschlossenen Linienzug handelt. Wie zu erkennen ist, weisen die aufeinanderfolgenden Eckpunkte A und F in der x-Koordinate den gleichen Wert null auf. Dies bedeutet, daß die zwischen den Eckpunkten A und F liegenden Randpunkte auf einer Geraden liegen, die parallel zur y-Achse ist. Entsprechend erkennt man, daß die Randpunkte zwischen den Eckpunkten E und F auf einer Geraden liegen, die parallel zur x-Achse ist. Diese Seiten des Polygons lassen sich somit mit parallelen Leiterbahnen anschließen. Daran muß jedoch sichergestellt werden, daß die Leiterbahnen 2 vollständig auf den Seiten des Polygons enden. Wenn beispielsweise der Eckpunkt F mit einer parallelen Leiterbahn angeschlossen wird, wobei der auf der Mittellinie der Leiterbahn liegende Pfad 3 auf dem Eckpunkt F endet, so würde die halbe Breite der Leiterbahn nicht mit dem Anschlußbereich in Verbindung stehen. Um dies auszuschließen werden - ausgehend von den Eckpunkten - einige Randpunkte mit dem Status "nicht anschließbar" versehen. Wenn die Breite der Leiterbahn beispielsweise dem Abstand von vier Randpunkten entspricht, so müßten jeweils die beiden äußeren Randpunkte mit dem Status nicht anschließbar versehen werden. Zwischen den Eckpunkten E und F sind fünf weitere Randpunkte angeordnet. Die Eckpunkte E und F und die Randpunkte mit den x,y-Koordinaten 1,0 und 5,0 würde somit der Status "nicht anschließbar" und den Randpunkten mit den x,y-Koordinaten 2,0; 3,0 würde der Status "senkrecht anschließbar" zugeordnet. Zwischen den Eckpunkten A und F würde nur der Punkt mit den x,y-Koordinaten 0,2 mit dem Status "senkrecht anschließbar" versehen werden.
Weiterhin können noch die Maxima und Minima der x- und y-Koordinaten betrachtet werden. Dabei handelt es sich jeweils um Eckpunkte, die senkrecht anschließbar sind. Der Punkt D weist in seiner x-Koordinate den maximalen Wert 10 auf und ist somit durch eine Leiterbahn, die parallel zur x-Achse ist, anschließbar. Der Punkt B weist den maximalen y-Wert B auf und ist durch eine Leiterbahn, die parallel zur y-Achse ist, anschließbar. Die Punkte A, E und F weisen jeweils minimale x- und y-Werte auf und wären daher auch parallel anschließbar. Da zuvor Seitenwände erkannt wurden, die parallel anschließbar sind und deren Eckpunkte von A, F und E gebildet werden, ist es nicht notwendig, den Status dieser Eckpunkt von "nicht anschließbar" zu "parallel anschließbar" zu ändern.
Zur Ermittlung der diagonal anschließbaren Randpunkte wird die Additionstabelle (x + y) und die Differenztabelle (x - y) betrachtet. Die Eckpunkte A und B weisen in der Differenztabelle den gleichen Zahlenwert auf. Die zwischen den Eckpunkten A und B gelegenen Randpunkte liegen somit auf einer Geraden, die einen Winkel von 45° zum Koordinatensystem aufweist. Diese Randpunkte können somit durch diagonale Leiterbahnen kontaktiert werden. Den Eckpunkten A und B und den Randpunkten mit den Koordinaten 1,5 und 3,7 wird wiederum der Status "nicht anschließbar" und dem Koordinatenpunkt 2,6 wird der Status "diagonal anschließbar" zugeordnet. Der Punkt C weist in der Additionstabelle einen maximalen Wert und der Punkt F einen minimalen Wert auf. Diese beiden Eckpunkte können durch diagonale Leiterbahnen kontaktiert werden. Weiterhin kann der Eckpunkt D, der in der Differenztabelle einen maximalen Wert aufweist, durch eine diagonale Leiterbahn kontaktiert werden. Auch diesen Punkten wird somit der Status "diagonal anschließbar" zugeordnet. Allen weiteren Randpunkten wird der Status "nicht anschließbar" zugeordnet.
Das beschriebene Verfahren zur Ermittlung der Anschlußmöglichkeit von Randpunkten ist im besonderen Maße zur automatischen Verarbeitung auf einer elektronischen Datenverarbeitungsanlage geeignet. Es kann so mit einfachen Mitteln stets eine vorteilhafte Anordnung der Leiterbahnen auf der Oberfläche des Halbleiterelements erreicht werden.
Weiterhin wird zu allen anschließbaren Randpunkten noch gespeichert, ob es sich um einen Eckpunkt handelt oder ob es sich um einen Randpunkt handelt, der eine Seite des Polygons bildet. Bei den Eckpunkten muß eine Verlängerung der Leiterbahn in das Innere des Anschlußbereichs 1 erfolgen, um sicherzustellen, daß der Stromfluß nicht durch eine verengte Stelle hindurch erfolgen muß. Dies wird beispielsweise in der Fig. 2 gezeigt, bei der das diagonale Endstück 23 der Leiterbahn 2 ins Innere des Anschlußbereichs 1 verlängert wird. Bei allen Randpunkten, muß eine Verlängerung der Leiterbahn nach außen hin erfolgen, wie dies in der Fig. 2 durch das verlängerte Endsegment 22 der Leiterbahn 2 und in der Fig. 4 durch das verlängerte Endsegment 22 der Leitebahn 2 gezeigt wird.

Claims (8)

1. Verfahren zur Anordnung von Leiterbahnen (2) auf der Oberfläche von Halbleiterbauelementen, wobei die Leiterbahnen (2) in einem rechtwinkligen Koordinatensystem (x, y) entweder parallel zu den Koordinatenachsen oder mit einem Winkel von 45° zu den Koordinatenachsen angeordnet werden können, wobei die Leiterbahnen (2) Anschlußbereiche (1) miteinander verbinden, die als Polygone ausgebildet sind, wobei die Polygone Randpunkte aufweisen, und die Seiten der Polygone Winkel von mehr als 90° zueinander aufweisen, dadurch gekennzeichnet, daß die Randpunkte mit dem Status "parallel anschließbar", "diagonal anschließbar" oder "nicht anschießbar" versehbar sind, daß auf Randpunkten mit dem Status "parallel anschließbar" nur Leiterbahnen, die parallel zum Koordinatensystem geführt werden, angeordnet werden, daß auf Randpunkte mit dem Status "diagonal anschließbar" nur Leiterbahnen, die einen Winkel von 45° zum Koordinatensystem aufweisen, angeordnet werden, und daß auf Randpunkten mit dem Status "nicht anschließbar" keine Leiterbahnen angeordnet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Randpunkte mit einem ersten und einem zweiten Koordinatenwert (x, y) im Koordinatensystem versehen werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Ermittlung der parallel anschließbaren Randpunkte eines Polygons sowohl für den ersten wie auch den zweiten Koordinatenwert separat die Abfolge der Koordinatenwerte der Randpunkte des Polygons betrachtet werden, daß zur Feststellung erster parallel anschließbarer Randpunkte ermittelt wird, ob aufeinanderfolgende Randpunkte den gleichen Koordinatenwert aufweisen, wobei ausgehend vom ersten und letzten Randpunkt einer solchen Abfolge von Randpunkten eine vorgegebene Zahl von Randpunkten mit dem Status "nicht anschließbar" versehen werden und der Rest dieser Abfolge von Randpunkten mit dem Status "parallel anschließbar" versehen werden, daß zur Feststellung zweiter parallel anschließbarer Randpunkte jeweils der größte und der kleinste Koordinatenwert ermittelt wird, und wobei den Randpunkten mit diesem Koordinatenwert der Status "parallel anschließbar" zugeordnet wird, wenn dieser Randpunkt nicht bereits mit dem Status "nicht anschließbar" versehen sind.
4. Verfahren nach Anschluß 3, dadurch gekennzeichnet, daß die auf den ersten parallel anschließbaren Randpunkten angeordneten Leiterbahnen eine vorgegebene Mindestlänge in eine Richtung nach außerhalb des Polygons aufweisen.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die auf den zweiten parallel anschließbaren Randpunkten angeordneten Leiterbahnen eine vorgegebene Mindestlänge in eine Richtung nach innerhalb des Polygons aufweisen.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß durch Addition der beiden Koordinatenwerte der Randpunkt eine Additionstabelle und durch Differenzbildung der beiden Koordinatenwerte der Randpunkte eine Differenztabelle gebildet werden, daß zur Festlegung erster diagonal anschließbarer Randpunkte für jede dieser Tabellen ermittelt wird, ob aufeinanderfolgende Randpunkte den gleichen Wert aufweisen, wobei ausgehend vom ersten und letzten Randpunkt einer solchen Abfolge von Randpunkten eine vorgegebene Zahl von Randpunkten mit dem Status "nicht anschließbar" und der Rest dieser Abfolge von Randpunkten mit dem Status "diagonal anschließbar" versehen werden, und daß zur Feststellung zweiter diagonal anschließbarer Randpunkte jeweils der größte und kleinste Wert der Tabellen ermittelt wird, wobei den Randpunkten mit diesen Tabellenwerten der Status "diagonal anschließbar" zugeordnet wird, wenn diese Randpunkte nicht bereits mit dem Status nicht anschließbar versehen sind.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die auf den ersten diagonal anschließbaren Randpunkten angeordneten Leiterbahnen eine vorgegebene Mindestlänge in eine Richtung nach außerhalb des Polygons aufweisen.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die auf den zweiten diagonal anschließbaren Randpunkten angeordneten Leiterbahnen eine vorgegebene Mindestlänge in eine Richtung nach innerhalb des Polygons aufweisen.
DE19530951A 1995-08-23 1995-08-23 Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen Expired - Fee Related DE19530951C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19530951A DE19530951C2 (de) 1995-08-23 1995-08-23 Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen
FR9610120A FR2738078B1 (fr) 1995-08-23 1996-08-12 Procede pour disposer des chemins conducteurs a la surface d'elements semi-conducteurs
US08/696,291 US5736426A (en) 1995-08-23 1996-08-13 Process for arranging printed conductors on the surface of semiconductor components
IT96MI001764A IT1283814B1 (it) 1995-08-23 1996-08-21 Procedimento per la disposizione di piste conduttrici sulla superficie di componenti a semiconduttori

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19530951A DE19530951C2 (de) 1995-08-23 1995-08-23 Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE19530951A1 true DE19530951A1 (de) 1997-02-27
DE19530951C2 DE19530951C2 (de) 1997-09-11

Family

ID=7770149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19530951A Expired - Fee Related DE19530951C2 (de) 1995-08-23 1995-08-23 Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen

Country Status (4)

Country Link
US (1) US5736426A (de)
DE (1) DE19530951C2 (de)
FR (1) FR2738078B1 (de)
IT (1) IT1283814B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7032201B1 (en) * 2002-01-22 2006-04-18 Cadence Design Systems, Inc. Method and apparatus for decomposing a region of an integrated circuit layout

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114050A (ja) * 1987-10-28 1989-05-02 Fujitsu Ltd 半導体集積回路の自動配線方法
EP0442491A2 (de) * 1990-02-14 1991-08-21 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Leitermuster, in dem mehrere Linien dicht nebeneinander angeordnet sind
JPH0410555A (ja) * 1990-04-27 1992-01-14 Nec Corp 集積回路配線装置
JPH04167545A (ja) * 1990-10-31 1992-06-15 Nec Corp 集積回路マスクパターンの設計方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2632548C2 (de) * 1976-07-20 1985-06-13 Ibm Deutschland Gmbh, 7000 Stuttgart Anordnung und Verfahren zum Herstellen von Verbindungen zwischen Teilschaltungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114050A (ja) * 1987-10-28 1989-05-02 Fujitsu Ltd 半導体集積回路の自動配線方法
EP0442491A2 (de) * 1990-02-14 1991-08-21 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Leitermuster, in dem mehrere Linien dicht nebeneinander angeordnet sind
JPH0410555A (ja) * 1990-04-27 1992-01-14 Nec Corp 集積回路配線装置
JPH04167545A (ja) * 1990-10-31 1992-06-15 Nec Corp 集積回路マスクパターンの設計方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOLLIS, I.G.: Wiring in uniform grids and two- colorable maps NL-Z.: INTEGRATION, the VLSI journal 12, 1991, S. 189-210 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7032201B1 (en) * 2002-01-22 2006-04-18 Cadence Design Systems, Inc. Method and apparatus for decomposing a region of an integrated circuit layout

Also Published As

Publication number Publication date
ITMI961764A1 (it) 1998-02-21
US5736426A (en) 1998-04-07
ITMI961764A0 (de) 1996-08-21
DE19530951C2 (de) 1997-09-11
FR2738078B1 (fr) 1998-06-12
IT1283814B1 (it) 1998-04-30
FR2738078A1 (fr) 1997-02-28

Similar Documents

Publication Publication Date Title
DE69222356T2 (de) Mit elektrischen Leitungen versehenes Substrat und dessen Herstellungsverfahren
DE69730587T2 (de) Biegsame gedruckte Schaltungen mit pseudo-verdrillten Leitern
DE60213053T2 (de) Verbinder für hohe Übertragungsgeschwindigkeiten
DE60012107T2 (de) Kapazitive Übersprechkompensation für einen Nachrichtensteckverbinder
DE69403981T2 (de) Montagestruktur von Kondensatoren für Leiterplatten
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE3520519A1 (de) Elektrischer stecker und verfahren zu seiner herstellung
DE102022119254A1 (de) Verdrillte differenzkompensation zum leiten von hochgeschwindigkeitssignalen nahe leistungszufuhrinduktivitäten und systemminiaturisierung
DE69726190T2 (de) Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen
DE2547323A1 (de) Traeger fuer integrierte schaltungen
DE112016000586B4 (de) Schaltungsanordnung
DE69401258T2 (de) Halterung für flache Schaltungseinheiten und dafür verwendete flache Schaltungseinheiten
EP0012325A2 (de) Magnetoresistiver Wandler
DE112015003374T5 (de) Schaltungsanordnung
DE4413977A1 (de) Kabelabzweigung eines Datenbus zur Verbindung von elektronischen Steuergeräten in Personenkraftwagen und Nutzfahrzeugen
DE2608521A1 (de) Schaltungsplatte fuer elektronische schaltungen
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE19530951C2 (de) Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen
DE10132668B4 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung
DE3889593T2 (de) Elektrischer Steckverbinder.
DE112018008086B4 (de) Kopplungsschleifenschaltung, störfilterschaltung und schaltungserzeugungsverfahren
DE3810486C2 (de)
DE102012213304A1 (de) Verfahren zum Herstellen einer dreidimensionalen Leiterplattenanordnung und dreidimensionale Leiterplattenanordnung
DE19531651C2 (de) Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements
DE102020201272B4 (de) Leiterrahmen und Sensorvorrichtung die diesen verwendet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301