JPH07141413A - 配線パターンの配線方法 - Google Patents
配線パターンの配線方法Info
- Publication number
- JPH07141413A JPH07141413A JP5283680A JP28368093A JPH07141413A JP H07141413 A JPH07141413 A JP H07141413A JP 5283680 A JP5283680 A JP 5283680A JP 28368093 A JP28368093 A JP 28368093A JP H07141413 A JPH07141413 A JP H07141413A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- prohibited area
- area
- board
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Abstract
(57)【要約】
【目的】 片面配線のプリント配線板やハイブリッドＩ
Ｃ等の配線パターンを設計するための配線パターンの配
線方法に関し、自動配線化が容易に行なえる配線パター
ンの配線方法を提供することを目的とする。 【構成】 基板上に配線を禁止する配線禁止域Ａ，Ｂを
設定し、まず、配線禁止域Ａ以外の配線可能域内で接続
可能な接続端子の配線を行ない、次に配線禁止域Ａを縮
小した配線禁止域Ｂを設定し、配線禁止域Ｂ以外の配線
可能域内で接続可能な接続端子の配線を行ない、順次配
線禁止域を縮小しつつ配線を実施する。
Ｃ等の配線パターンを設計するための配線パターンの配
線方法に関し、自動配線化が容易に行なえる配線パター
ンの配線方法を提供することを目的とする。 【構成】 基板上に配線を禁止する配線禁止域Ａ，Ｂを
設定し、まず、配線禁止域Ａ以外の配線可能域内で接続
可能な接続端子の配線を行ない、次に配線禁止域Ａを縮
小した配線禁止域Ｂを設定し、配線禁止域Ｂ以外の配線
可能域内で接続可能な接続端子の配線を行ない、順次配
線禁止域を縮小しつつ配線を実施する。
Description
【０００１】
【産業上の利用分野】本発明は配線パターンの配線方法
に係り、特に片面配線のプリント配線板やハイブリッド
ＩＣ等の配線パターンを設計するための配線方法に関す
る。
に係り、特に片面配線のプリント配線板やハイブリッド
ＩＣ等の配線パターンを設計するための配線方法に関す
る。
【０００２】ＣＡＤ等のコンピュータシステムを用いた
プリント板の自動配線は多く行われているが、これらは
基本的に２層以上の層を有する多層基板に対してであ
る。片面プリント板である単層基板は配線パターンの設
定が難しく、コンピュータシステムを用いた自動配線が
難しく、人手により設計が行われているのが現状であ
る。
プリント板の自動配線は多く行われているが、これらは
基本的に２層以上の層を有する多層基板に対してであ
る。片面プリント板である単層基板は配線パターンの設
定が難しく、コンピュータシステムを用いた自動配線が
難しく、人手により設計が行われているのが現状であ
る。
【０００３】そこで、片面プリント板やハイブリッドＩ
Ｃ等の片面基板に対しても自動配線を可能とすることが
求められている。
Ｃ等の片面基板に対しても自動配線を可能とすることが
求められている。
【０００４】
【従来の技術】自動配線のアルゴリズムとしては迷路法
や線分探索法が知られている。
や線分探索法が知られている。
【０００５】図１０に迷路法の動作説明図を示す。迷路
法は基板４１を格子状のグリッドに分割し、処理を行な
う。例えば、斜線部分のグリッドが配線禁止グリッド
で、接続端子Ｔ1 と接続端子Ｔ2 との間に配線を行なう
場合、まず、接続端子Ｔ1 を中心として各グリッドに放
射状にラベルを付ける。ラベルを１→１１まで図１０
（Ｂ）に示すように順次たどって接続端子Ｔ2 に到達す
る経路を求めるものである。
法は基板４１を格子状のグリッドに分割し、処理を行な
う。例えば、斜線部分のグリッドが配線禁止グリッド
で、接続端子Ｔ1 と接続端子Ｔ2 との間に配線を行なう
場合、まず、接続端子Ｔ1 を中心として各グリッドに放
射状にラベルを付ける。ラベルを１→１１まで図１０
（Ｂ）に示すように順次たどって接続端子Ｔ2 に到達す
る経路を求めるものである。
【０００６】図１１に線分探索法の動作説明図を示す。
線分探索法は図１１において斜視部分を禁止域として接
続端子Ｔ3 と接続端子Ｔ4 との間に配線を行なう場合、
水平、垂直方向に線分を形成し、接続端子Ｔ3 ，Ｔ4 上
を通過する線分と、互いに直交し、禁止域に当たらない
線分とを選択し、そのうち最短距離で接続端子Ｔ3 ，Ｔ
4 を接続できる線分を選択し、図１１（Ｂ）に示すよう
な経路を求める。一般にこれらは２層以上の多層板の配
線に用いられていた。片面（即ち単層）板ではこのアル
ゴリズムをそのまま適用すると無秩序に配線ルートを決
定していくため、例えば図１２の実線で示すように基板
５１を縦断するような配線パターン５２，５３が作製さ
れ、点線に示すような他の配線パターンの配線ルートが
妨害され、配線率が５０〜６０％と低い値となるため、
人手による配線設計（マニュアル配線）が行なわれてい
た。
線分探索法は図１１において斜視部分を禁止域として接
続端子Ｔ3 と接続端子Ｔ4 との間に配線を行なう場合、
水平、垂直方向に線分を形成し、接続端子Ｔ3 ，Ｔ4 上
を通過する線分と、互いに直交し、禁止域に当たらない
線分とを選択し、そのうち最短距離で接続端子Ｔ3 ，Ｔ
4 を接続できる線分を選択し、図１１（Ｂ）に示すよう
な経路を求める。一般にこれらは２層以上の多層板の配
線に用いられていた。片面（即ち単層）板ではこのアル
ゴリズムをそのまま適用すると無秩序に配線ルートを決
定していくため、例えば図１２の実線で示すように基板
５１を縦断するような配線パターン５２，５３が作製さ
れ、点線に示すような他の配線パターンの配線ルートが
妨害され、配線率が５０〜６０％と低い値となるため、
人手による配線設計（マニュアル配線）が行なわれてい
た。
【０００７】
【発明が解決しようとする課題】しかるに、従来の迷路
法や線分探索法を用いた配線パターンの配線方法を片面
（単層）基板に適用すると、基板上に最短距離で配線ル
ートを決定していくため、接続端子の接続順序の選択の
仕方によっては図１２に示すように最初に基板５１を横
断又は縦断するパターンが形成され、他の配線ルートを
妨害し、他の配線ルートの接続が行なえなくなることが
あり、配線率が５０％〜６０％と低い値であり、従っ
て、自動化が困難で、マニュアル配線に頼らざるを得な
い等の問題点があった。
法や線分探索法を用いた配線パターンの配線方法を片面
（単層）基板に適用すると、基板上に最短距離で配線ル
ートを決定していくため、接続端子の接続順序の選択の
仕方によっては図１２に示すように最初に基板５１を横
断又は縦断するパターンが形成され、他の配線ルートを
妨害し、他の配線ルートの接続が行なえなくなることが
あり、配線率が５０％〜６０％と低い値であり、従っ
て、自動化が困難で、マニュアル配線に頼らざるを得な
い等の問題点があった。
【０００８】本発明は上記の点に鑑みてなされたもの
で、配線の自動化が容易に行なえる配線パターンの配線
方法を提供することを目的とする。
で、配線の自動化が容易に行なえる配線パターンの配線
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１に本発明の原理説明
図を示す。本発明の請求項１において、配線禁止領域３
は部品が搭載される基板１上に配線を禁止する領域３を
設定する。また、配線パターン２は配線禁止領域３以外
の配線可能領域４に配線される。
図を示す。本発明の請求項１において、配線禁止領域３
は部品が搭載される基板１上に配線を禁止する領域３を
設定する。また、配線パターン２は配線禁止領域３以外
の配線可能領域４に配線される。
【００１０】請求項２は配線禁止領域設定工程Ｓ１-1に
よる配線禁止領域を可変しつつ配線を行ない基板１上に
配線パターン２を形成する。
よる配線禁止領域を可変しつつ配線を行ない基板１上に
配線パターン２を形成する。
【００１１】
【作用】本発明の請求項１によれば、基板上に配線禁止
領域を設定し、設定された配線禁止領域以外の配線可能
領域で配線を行ない、配線パターンを形成する。
領域を設定し、設定された配線禁止領域以外の配線可能
領域で配線を行ない、配線パターンを形成する。
【００１２】このため、配線禁止領域の設定により、前
記禁止領域を迂回して配線が実施され、基板を横断する
ような他の配線を妨害する配線を避けることができる。
このため、不都合な配線が行なわれることがなくなり配
線率を向上させることができる。
記禁止領域を迂回して配線が実施され、基板を横断する
ような他の配線を妨害する配線を避けることができる。
このため、不都合な配線が行なわれることがなくなり配
線率を向上させることができる。
【００１３】また、配線禁止領域の設定により迷路法や
線分探索法を用いても配線禁止領域を迂回して配線が実
施され不都合な配線が生じることがなくなるため、自動
配線化が容易に行なえる。
線分探索法を用いても配線禁止領域を迂回して配線が実
施され不都合な配線が生じることがなくなるため、自動
配線化が容易に行なえる。
【００１４】また、請求項２によれば、配線禁止領域を
可変しつつ配線を行なうため、基板を横断するような配
線を避けつつ、配線を行なうことができ、不都合な配線
を避けることができるため、自動化による配線率を向上
させることができる。
可変しつつ配線を行なうため、基板を横断するような配
線を避けつつ、配線を行なうことができ、不都合な配線
を避けることができるため、自動化による配線率を向上
させることができる。
【００１５】
【実施例】図２に本発明の一実施例のブロック構成図を
示す。同図中、１は演算部を示す。演算部１には基板に
関する情報が記憶された基板情報記憶部２，基板に搭載
する部品に関するデータが記憶された搭載部品情報記憶
部３，基板寸法、配線端子位置、配線禁止域情報記憶部
４，配線の接続データが記憶された接続情報記憶部５，
配線結果データが記憶される配線結果データ記憶部６，
配線禁止域の設定を行なうためのデータ入力部７が接続
される。
示す。同図中、１は演算部を示す。演算部１には基板に
関する情報が記憶された基板情報記憶部２，基板に搭載
する部品に関するデータが記憶された搭載部品情報記憶
部３，基板寸法、配線端子位置、配線禁止域情報記憶部
４，配線の接続データが記憶された接続情報記憶部５，
配線結果データが記憶される配線結果データ記憶部６，
配線禁止域の設定を行なうためのデータ入力部７が接続
される。
【００１６】基板情報記憶部２には、基板の物理的寸法
等の配線に必要な各種データが記憶されている。搭載部
品情報記憶部３には各種部品の外形寸法、端子番号等の
基板への搭載に必要な各種データが記憶されている。
等の配線に必要な各種データが記憶されている。搭載部
品情報記憶部３には各種部品の外形寸法、端子番号等の
基板への搭載に必要な各種データが記憶されている。
【００１７】演算部１には部品配置機能１ａを有する。
部品配置機能１ａは基板情報記憶部２及び搭載部品情報
記憶部３及び接続情報記憶部５に記憶されたデータに基
づいて、基板上への部品配置を決定する。
部品配置機能１ａは基板情報記憶部２及び搭載部品情報
記憶部３及び接続情報記憶部５に記憶されたデータに基
づいて、基板上への部品配置を決定する。
【００１８】また、部品配置機能１ａは決定した部品配
置に基づいて配線端子位置データを生成する。基板外形
寸法データ及び部品配置機能１ａで生成された配線端子
位置データは基板寸法、配線端子位置、配線禁止域情報
記憶部４に記憶される。
置に基づいて配線端子位置データを生成する。基板外形
寸法データ及び部品配置機能１ａで生成された配線端子
位置データは基板寸法、配線端子位置、配線禁止域情報
記憶部４に記憶される。
【００１９】演算部１には配線禁止域設定機能１ｂが設
けられている。配線禁止域設定機能１ｂはデータ入力部
７からのデータ入力により配線禁止域を切替段数（ｎ
段）毎に設定する。
けられている。配線禁止域設定機能１ｂはデータ入力部
７からのデータ入力により配線禁止域を切替段数（ｎ
段）毎に設定する。
【００２０】なお、配線禁止域の設定がなされなかった
場合には基板寸法データ（基板の外形寸法）より３０mm
内側に入った部分を第１段の禁止域と設定し、データを
格納する。第２段階以降では、基板外形−３０×ｎを禁
止域とし、禁止域の幅又は長さの何れかが、３０mmより
小さくなった時、禁止域は解除されるよう設定される。
配線禁止域設定機能１ｂで設定された各切替段数（ｎ
段）毎の配線禁止域は基板寸法配線端子位置・配線禁止
域情報記憶部４に記憶される。
場合には基板寸法データ（基板の外形寸法）より３０mm
内側に入った部分を第１段の禁止域と設定し、データを
格納する。第２段階以降では、基板外形−３０×ｎを禁
止域とし、禁止域の幅又は長さの何れかが、３０mmより
小さくなった時、禁止域は解除されるよう設定される。
配線禁止域設定機能１ｂで設定された各切替段数（ｎ
段）毎の配線禁止域は基板寸法配線端子位置・配線禁止
域情報記憶部４に記憶される。
【００２１】演算部１には配線域グリッド化機能１ｃが
設けられている。配線域グリッド化機能１ｃには基板寸
法・配線端子位置・配線禁止域情報記憶部４に記憶され
た配線禁止域以外の配線可能域を１／１００インチ四方
の正方形でグリッド化する。
設けられている。配線域グリッド化機能１ｃには基板寸
法・配線端子位置・配線禁止域情報記憶部４に記憶され
た配線禁止域以外の配線可能域を１／１００インチ四方
の正方形でグリッド化する。
【００２２】接続情報記憶部５には部品間の接続情報が
記憶されている。演算部１には配線機能１ｄが設けられ
ている。配線機能１ｄは配線域グリッド化機能１ｃでグ
リッド化された配線域に接続情報記憶部５に記憶された
接続情報に基づいて路法により配線が行なわれる。
記憶されている。演算部１には配線機能１ｄが設けられ
ている。配線機能１ｄは配線域グリッド化機能１ｃでグ
リッド化された配線域に接続情報記憶部５に記憶された
接続情報に基づいて路法により配線が行なわれる。
【００２３】配線機能１ｄで配線された配線結果は配線
結果データ記憶部６に記憶される。配線機能１ｄでは２
段目以降の配線禁止域に対応して配線を行なう場合には
配線結果データ記憶部６から前後までの配線結果を読み
出し、既配線と交叉しないように配線が実施される。
結果データ記憶部６に記憶される。配線機能１ｄでは２
段目以降の配線禁止域に対応して配線を行なう場合には
配線結果データ記憶部６から前後までの配線結果を読み
出し、既配線と交叉しないように配線が実施される。
【００２４】図３に本発明の一実施例の演算部１の動作
説明図を示す。まず、演算部１には基板情報記憶部２及
び搭載部品情報記憶部３及び接続情報記憶部５より物理
的な基板の寸法である基板情報と搭載部品の形状と位置
を示す基板情報と接続情報とが供給され、部品配置機能
１ａにより基板上への部品の配置が決定され、決定され
た部品配置に基づいて基板設計に必要なデータとして配
線端子位置情報が生成され、基板寸法情報と共に、基板
寸法・配線端子位置・配線禁止域情報記憶部４に記憶さ
れる。さらに、データ入力部７により配線禁止域及びそ
の縮小寸法、段数等が設定され、基板寸法・配線端子位
置・配線禁止域情報記憶部４に記憶される（ステップＳ
２-1，Ｓ２-2）。 次に、基板寸法・配線端子位置・配
線禁止域情報記憶部４から一段目の配線禁止域及び配線
端子位置データが読み出され、配線禁止域外の配線域に
存在する接続すべき端子対を抽出する。このとき、接続
すべき端子の一方が配線禁止域にある場合は、除去され
る（ステップＳ２−３）。
説明図を示す。まず、演算部１には基板情報記憶部２及
び搭載部品情報記憶部３及び接続情報記憶部５より物理
的な基板の寸法である基板情報と搭載部品の形状と位置
を示す基板情報と接続情報とが供給され、部品配置機能
１ａにより基板上への部品の配置が決定され、決定され
た部品配置に基づいて基板設計に必要なデータとして配
線端子位置情報が生成され、基板寸法情報と共に、基板
寸法・配線端子位置・配線禁止域情報記憶部４に記憶さ
れる。さらに、データ入力部７により配線禁止域及びそ
の縮小寸法、段数等が設定され、基板寸法・配線端子位
置・配線禁止域情報記憶部４に記憶される（ステップＳ
２-1，Ｓ２-2）。 次に、基板寸法・配線端子位置・配
線禁止域情報記憶部４から一段目の配線禁止域及び配線
端子位置データが読み出され、配線禁止域外の配線域に
存在する接続すべき端子対を抽出する。このとき、接続
すべき端子の一方が配線禁止域にある場合は、除去され
る（ステップＳ２−３）。
【００２５】接続端子の抽出処理後、結果の判定処理を
行う（ステップＳ２-4）。ステップＳ２-4で接続すべき
端子がある場合は「自動配線」を行う（ステップＳ２-
5）。
行う（ステップＳ２-4）。ステップＳ２-4で接続すべき
端子がある場合は「自動配線」を行う（ステップＳ２-
5）。
【００２６】自動配線は迷路法や線分探索法等一般的な
方法で行なわれる。
方法で行なわれる。
【００２７】自動配線後、禁止域を縮小するために禁止
域の存在判定を行う（ステップＳ２-6）。ステップＳ２
-6で禁止域がある場合は基板寸法・配線端子・配線禁止
域情報記憶部４から次段の配線禁止域を読み出し、ステ
ップＳ２-3〜Ｓ２-6が実行される。
域の存在判定を行う（ステップＳ２-6）。ステップＳ２
-6で禁止域がある場合は基板寸法・配線端子・配線禁止
域情報記憶部４から次段の配線禁止域を読み出し、ステ
ップＳ２-3〜Ｓ２-6が実行される。
【００２８】また、ステップＳ２-4で接続端子が存在し
ない場合、配線処理が不要なため、ステップＳ２-5をと
ばして、ステップＳ２-6で禁止域が存在しなくなった場
合、全ての配線が終了したこととなるため、その時点で
配線処理は終了する。
ない場合、配線処理が不要なため、ステップＳ２-5をと
ばして、ステップＳ２-6で禁止域が存在しなくなった場
合、全ての配線が終了したこととなるため、その時点で
配線処理は終了する。
【００２９】図４，図５に本発明の一実施例の動作説明
図を示す。同図中、１１は基板となるプリント板を示
す。
図を示す。同図中、１１は基板となるプリント板を示
す。
【００３０】図４（Ａ）はプリント板１の中心部に禁止
域Ａを設定し、配線域に存在する接続端子を抽出した状
態を示す。また、本例では２段階に禁止域を設定するこ
ととする。接続端子ＡＡ’，ＢＢ’〜ＥＥ’が禁止域Ａ
の状態で抽出した接続端子である。配線域にあって記号
がついていない端子は、少なくとも一方の端子が禁止域
内にあり、配線対象となっていない。
域Ａを設定し、配線域に存在する接続端子を抽出した状
態を示す。また、本例では２段階に禁止域を設定するこ
ととする。接続端子ＡＡ’，ＢＢ’〜ＥＥ’が禁止域Ａ
の状態で抽出した接続端子である。配線域にあって記号
がついていない端子は、少なくとも一方の端子が禁止域
内にあり、配線対象となっていない。
【００３１】図４（Ｂ）は図４（Ａ）の状態で自動配線
を行った結果を示している。禁止域内には配線ができな
いので、周辺部にしか配線パターンは存在しない。
を行った結果を示している。禁止域内には配線ができな
いので、周辺部にしか配線パターンは存在しない。
【００３２】図４（Ｃ）で禁止域を一部解除して、図４
（Ａ）の禁止域を一回り小さくした禁止域Ｂを新たに設
定する。この状態で、接続すべき端子（ＦＦ’，ＧＧ’
〜ＪＪ’）が抽出される。
（Ａ）の禁止域を一回り小さくした禁止域Ｂを新たに設
定する。この状態で、接続すべき端子（ＦＦ’，ＧＧ’
〜ＪＪ’）が抽出される。
【００３３】この状態（禁止域Ｂ以外が配線となる）で
自動配線を行った結果を図５（Ａ）に示す。
自動配線を行った結果を図５（Ａ）に示す。
【００３４】以上の処理では、禁止域が解除された領域
（禁止域Ａと禁止域Ｂの差分の領域）にも配線パターン
は存在する。
（禁止域Ａと禁止域Ｂの差分の領域）にも配線パターン
は存在する。
【００３５】図５（Ｂ）は禁止域を全て解除した時、残
りの接続すべき端子（ＫＫ’，ＬＬ’〜ＰＰ’）の状態
を示す。
りの接続すべき端子（ＫＫ’，ＬＬ’〜ＰＰ’）の状態
を示す。
【００３６】図５（Ｃ）では、接続すべき端子に対して
プリント板の全面を配線域として自動配線を行った結果
を示す。禁止域は全て解除したので、一連の配線処理は
これで終了となる。
プリント板の全面を配線域として自動配線を行った結果
を示す。禁止域は全て解除したので、一連の配線処理は
これで終了となる。
【００３７】図４（Ｂ），図５（Ａ），図５（Ｃ）の自
動配線の結果で分るように、配線は周辺部分より結ば
れ、例えば、プリント板を横断するように配線が施され
てしまうことがなくなり、不都合な配線が生じることが
ないために従来の無作為に配線を行う場合に比べ、高い
配線率となる。
動配線の結果で分るように、配線は周辺部分より結ば
れ、例えば、プリント板を横断するように配線が施され
てしまうことがなくなり、不都合な配線が生じることが
ないために従来の無作為に配線を行う場合に比べ、高い
配線率となる。
【００３８】図６に禁止域設定方法の第１変形例の動作
説明図を示す。
説明図を示す。
【００３９】本変形例は、中心部に禁止域２１，２２，
２３を３段階に設定し、プリント板１１の中心部に向か
って縮小させ、周辺部から配線を行っていくものであ
る。本変形例によればさらに細かい配線制御が可能とな
り、配線率をより向上させ得る。本変形例では３段階に
禁止域を設け配線を行っているが、１段階もしくは４段
階以上設けてもよい。
２３を３段階に設定し、プリント板１１の中心部に向か
って縮小させ、周辺部から配線を行っていくものであ
る。本変形例によればさらに細かい配線制御が可能とな
り、配線率をより向上させ得る。本変形例では３段階に
禁止域を設け配線を行っているが、１段階もしくは４段
階以上設けてもよい。
【００４０】図７は禁止域の設定方法の第２変形例の動
作説明図を示す。
作説明図を示す。
【００４１】本変形例は周辺部に２段の禁止域２４，２
５を設け、プリント板１１の中心部から配線していく方
法である。配線結果は図４，図５と略同様の効果を得ら
れ、同様な効果が得られる。
５を設け、プリント板１１の中心部から配線していく方
法である。配線結果は図４，図５と略同様の効果を得ら
れ、同様な効果が得られる。
【００４２】図８に禁止域の設定方法の第３変形例の動
作説明図を示す。
作説明図を示す。
【００４３】本変形例は図４，図５に示した禁止域Ａ，
Ｂをさらに左右に分割した５段の禁止域２６，２７，２
８，２９，３０を設定してなる。本変形例では禁止域２
６〜３０を禁止域２６→２７→２８→２９→３０の順で
順次解除し、配線を行う。本変形例によれば、例えば接
続端子ｐとｐ’を配線する場合実線と点線の二通りのル
ートが考えられるが、右半分が禁止域のため、点線のル
ートの発生が防止され効率的に配線が行なわれる等の効
果がある。
Ｂをさらに左右に分割した５段の禁止域２６，２７，２
８，２９，３０を設定してなる。本変形例では禁止域２
６〜３０を禁止域２６→２７→２８→２９→３０の順で
順次解除し、配線を行う。本変形例によれば、例えば接
続端子ｐとｐ’を配線する場合実線と点線の二通りのル
ートが考えられるが、右半分が禁止域のため、点線のル
ートの発生が防止され効率的に配線が行なわれる等の効
果がある。
【００４４】なお、本変形例では禁止域２６→２７→２
８→２９→３０の順でプリント板１１の周辺部から禁止
域解除を行ったが、これに限ることはなく、プリント板
１１の中心部から解除を行ってもよい。
８→２９→３０の順でプリント板１１の周辺部から禁止
域解除を行ったが、これに限ることはなく、プリント板
１１の中心部から解除を行ってもよい。
【００４５】図９に禁止域の設定方法の第４変形例の動
作説明図を示す。
作説明図を示す。
【００４６】本変形例は図４，図５で説明した禁止域
Ａ，Ｂを上下に分割した５段の禁止域３１，３２，３
３，３４，３５を設定してなる。本変形例では禁止域３
１〜３５を禁止域３１→３２→３３→３４→３５の順で
順次解除し、配線を行なう。本変形例によれば第３変形
例と同様な効果が得られる。
Ａ，Ｂを上下に分割した５段の禁止域３１，３２，３
３，３４，３５を設定してなる。本変形例では禁止域３
１〜３５を禁止域３１→３２→３３→３４→３５の順で
順次解除し、配線を行なう。本変形例によれば第３変形
例と同様な効果が得られる。
【００４７】なお、禁止域の形状や解除段数は上記のも
のに限られるものではなく、データ入力部７により自由
に設定できる。
のに限られるものではなく、データ入力部７により自由
に設定できる。
【００４８】
【発明の効果】上述の如く、本発明によれば、配線禁止
域を設定し、配線禁止域を迂回させ、配線を行なうた
め、配線禁止域を適宜設定しつつ、配線を行なうことに
より自動配線化しても不都合が配線を避けることがで
き、自動配線による配線等を向上させることができ、自
動配線化が可能となる等の特長を有する。
域を設定し、配線禁止域を迂回させ、配線を行なうた
め、配線禁止域を適宜設定しつつ、配線を行なうことに
より自動配線化しても不都合が配線を避けることがで
き、自動配線による配線等を向上させることができ、自
動配線化が可能となる等の特長を有する。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例のブロック構成図である。
【図３】本発明の一実施例の要部の動作説明図である。
【図４】本発明の一実施例の配線動作説明図である。
【図５】本発明の一実施例の配線動作説明図である。
【図６】本発明の一実施例の第１変形例の配線動作説明
図である。
図である。
【図７】本発明の一実施例の第２変形例の配線動作説明
図である。
図である。
【図８】本発明の一実施例の第３変形例の配線動作説明
図である。
図である。
【図９】本発明の一実施例の第４変形例の配線動作説明
図である。
図である。
【図１０】迷路法の動作説明図である。
【図１１】線分探索法の動作説明図である。
【図１２】従来の一例の動作説明図である。
Ｓ１-1 配線禁止域設定工程 Ｓ１-2 配線工程 １ 演算部 ２ 基板情報記憶部 ３ 搭載部品情報記憶部 ４ 基板寸法・配線端子位置・配線禁止域記憶部 ５ 接続情報記憶部 ６ 配線結果データ記憶部
Claims (2)
- 【請求項１】 部品が搭載される基板（１）上に該搭載
部品間を接続する配線パターン（２）を配線する配線パ
ターンの配線方法において、 前記基板（１）上への配線を禁止する配線禁止領域
（３）を設け、前記配線禁止領域（３）以外の配線可能
領域（４）に配線を行ない、前記基板（１）上に配線パ
ターン（２２）を形成することを特徴とする配線パター
ンの配線方法。 - 【請求項２】 前記配線禁止領域（３）を可変しつつ配
線を行ない前記基板（１）上に配線パターン（２）を順
次形成することを特徴とする請求項１記載の配線パター
ンの配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283680A JPH07141413A (ja) | 1993-11-12 | 1993-11-12 | 配線パターンの配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283680A JPH07141413A (ja) | 1993-11-12 | 1993-11-12 | 配線パターンの配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07141413A true JPH07141413A (ja) | 1995-06-02 |
Family
ID=17668684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5283680A Withdrawn JPH07141413A (ja) | 1993-11-12 | 1993-11-12 | 配線パターンの配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07141413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
| JP2014228982A (ja) * | 2013-05-21 | 2014-12-08 | 日本電気株式会社 | 情報処理装置及び情報処理方法とプログラム |
-
1993
- 1993-11-12 JP JP5283680A patent/JPH07141413A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
| JP2014228982A (ja) * | 2013-05-21 | 2014-12-08 | 日本電気株式会社 | 情報処理装置及び情報処理方法とプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743742B2 (ja) | 自動配線方法 | |
| JPH07141413A (ja) | 配線パターンの配線方法 | |
| JP2005267302A (ja) | 配線経路決定方法及びシステム | |
| US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JP2020135463A (ja) | 設定装置、設定方法及び設定プログラム | |
| US20020032899A1 (en) | Method and apparatus for modifying flattened data of designed circuit pattern | |
| US5888893A (en) | Process for arranging printed conductors on the surface of a semiconductor component | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP4047190B2 (ja) | 自動配線方法及びそれをコンピュータに実行させる自動配線プログラム | |
| JPH09212672A (ja) | 図形データの処理方法 | |
| JPH05250441A (ja) | 配線設計方法 | |
| JPH04167545A (ja) | 集積回路マスクパターンの設計方法 | |
| JP2000155772A (ja) | 指定部品表示方法 | |
| JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
| JPH04111447A (ja) | 半導体集積回路のマスクパターンデータ処理装置 | |
| JPH0944535A (ja) | レイアウト編集方法 | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JPH06243198A (ja) | 自動配置配線装置 | |
| JPH04326551A (ja) | 集積回路設計方法 | |
| JPH01106265A (ja) | 自動配線ネットのオーダリング指定方法 | |
| JPH04293170A (ja) | 多層プリント配線板自動設計装置の配線処理装置 | |
| JPH04251382A (ja) | プリント基板配線処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |