JPH04165648A - 集積回路のレイアウト設計における配線処理方法 - Google Patents
集積回路のレイアウト設計における配線処理方法Info
- Publication number
- JPH04165648A JPH04165648A JP29309490A JP29309490A JPH04165648A JP H04165648 A JPH04165648 A JP H04165648A JP 29309490 A JP29309490 A JP 29309490A JP 29309490 A JP29309490 A JP 29309490A JP H04165648 A JPH04165648 A JP H04165648A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- wiring
- cell
- integrated circuit
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 11
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
集積回路のレイアウト設計における配線処理方法に関し
、 配線領域の幅を狭くし、集積率の向上を図ることがて′
きるようにすることを目的とし、セルの端子のうち、配
線と接続可能な部分を、点ではなく、領域を有するもの
として表示できるものについては、領域を有するものと
して表示してセルの端子間の配線処理を行うようにする
。
、 配線領域の幅を狭くし、集積率の向上を図ることがて′
きるようにすることを目的とし、セルの端子のうち、配
線と接続可能な部分を、点ではなく、領域を有するもの
として表示できるものについては、領域を有するものと
して表示してセルの端子間の配線処理を行うようにする
。
［産業上の利用分野］
本発明は、集積回路のレイアウト設計における配線処理
方法に関する。
方法に関する。
［従来の技術〕
集積回路のレイアウト設計は、セルの配置処理と、セル
の端子間の配線処理とにより行われるが、従来の集積回
路のレイアウト設計においては、セルの端子は、点で表
示されており、端子に対する配線の接続は、かかる点で
表示された端子に対して行われていた。
の端子間の配線処理とにより行われるが、従来の集積回
路のレイアウト設計においては、セルの端子は、点で表
示されており、端子に対する配線の接続は、かかる点で
表示された端子に対して行われていた。
そこで、例えば、第２図Ａに示すように、セル１．２が
配置され、セル１の端子３とセル２の端子４及びセル１
の端子５とセル２の端子６がそれぞれ対向している場合
において、端子３と端子６及び端子４と端子５とをそれ
ぞれ配線で接続しようとする場合、配線のピッチは所定
のピッチに定められているところから、配線領域７には
、例えば、第２図Ｂに示すように、配線８．９が設けら
れることになる。なお、円１０〜１３が端子３〜６の位
置を表示しているか、これら円１０〜，１３は、その半
径を配線のピッチ以下とされ、レイアウト設計上、その
中心が端子３〜６であることを表示している。
配置され、セル１の端子３とセル２の端子４及びセル１
の端子５とセル２の端子６がそれぞれ対向している場合
において、端子３と端子６及び端子４と端子５とをそれ
ぞれ配線で接続しようとする場合、配線のピッチは所定
のピッチに定められているところから、配線領域７には
、例えば、第２図Ｂに示すように、配線８．９が設けら
れることになる。なお、円１０〜１３が端子３〜６の位
置を表示しているか、これら円１０〜，１３は、その半
径を配線のピッチ以下とされ、レイアウト設計上、その
中心が端子３〜６であることを表示している。
［発明が解決しようとする課題］
このように、例えば、第２図例においては、配線領域７
の幅として配線３本分を必要とり、ているか、これを例
えば２本分にすることがてきれば、その分、セルやトラ
ンジスタ数を増大することができるので、集積率の向上
を図ることができる。
の幅として配線３本分を必要とり、ているか、これを例
えば２本分にすることがてきれば、その分、セルやトラ
ンジスタ数を増大することができるので、集積率の向上
を図ることができる。
本発明は、かかる点に鑑み、配線領域の幅を狭くし、集
積率の向上を図ることができるようにした集積回路のレ
イアウト設計における配線処理方法を提供することを目
的とする。
積率の向上を図ることができるようにした集積回路のレ
イアウト設計における配線処理方法を提供することを目
的とする。
［課題を解決するための手段］
本発明による集積回路のレイアウト設計における配線処
理方法は、セルの端子のうち、配線と接続可能な部分を
、点てはなく、領域を有するものとして表示できるもの
については、領域を有するものとして表示してセルの端
子間の配線処理を行う、とするものである。
理方法は、セルの端子のうち、配線と接続可能な部分を
、点てはなく、領域を有するものとして表示できるもの
については、領域を有するものとして表示してセルの端
子間の配線処理を行う、とするものである。
［作用］
本発明によれば、領域を有するものとして表示された端
子に対する配線の接続位置として複数の位置を選択する
ことができるので、配線処理の自由度が増大する。
子に対する配線の接続位置として複数の位置を選択する
ことができるので、配線処理の自由度が増大する。
１実施例］
以下、第１図及び第２図を参照して、本発明の一実施例
につき説明する。
につき説明する。
本実施例においては、第２図に示した端子３〜．６が、
点としてではなく、領域を有するものとして表示できる
場合には、第１図Ａに示すように、その長半径を配線の
ピッチ以上とする楕円１４〜１７を使用して領域Ｘ１４
〜ＸＩ７を有するものとして表示し、この領域Ｘ＋４〜
ＸＩ７内のいずれの位置にも配線を接続できるようにす
る。
点としてではなく、領域を有するものとして表示できる
場合には、第１図Ａに示すように、その長半径を配線の
ピッチ以上とする楕円１４〜１７を使用して領域Ｘ１４
〜ＸＩ７を有するものとして表示し、この領域Ｘ＋４〜
ＸＩ７内のいずれの位置にも配線を接続できるようにす
る。
これは、例えば、実配線パターンが第１図Ｂに示すよう
な場合に適用することができる。図中、】８は電源母線
、１９は内部に電源電圧を供給する電源線、２０は電源
母線１８と接続される電源供給線、２］は他の端子であ
る。このような場合、電源母線１８は、配線ピッチ以上
の長さを有する符号２２で示す部分を端子として利用す
ることが可能である。
な場合に適用することができる。図中、】８は電源母線
、１９は内部に電源電圧を供給する電源線、２０は電源
母線１８と接続される電源供給線、２］は他の端子であ
る。このような場合、電源母線１８は、配線ピッチ以上
の長さを有する符号２２で示す部分を端子として利用す
ることが可能である。
そこで、本実施例においては、第２図に示した端子３〜
６が、第１図Ｂに示す電源母線１８のように一定の範囲
の部分２２を端子として利用できるものである場合には
、第１図Ａに示すように、領域Ｘ１４〜Ｘ１７を有する
ものとして表示するというのである。
６が、第１図Ｂに示す電源母線１８のように一定の範囲
の部分２２を端子として利用できるものである場合には
、第１図Ａに示すように、領域Ｘ１４〜Ｘ１７を有する
ものとして表示するというのである。
かかる本実施例によれば、第２図従来例の場合と同様に
、端子３と端子６及び端子４と端子５とをそれぞれ接続
しようとする場合、配線のピ・ンチにつき、たとえ第２
図従来例の場合と同様の規則が適用されるとしても、例
えば、第１図Ｃに示すように、配線２３．２４を設け、
第２図例の場合では、配線３本分を必要とした配線領域
７の幅を配線２本分とすることかてきる。
、端子３と端子６及び端子４と端子５とをそれぞれ接続
しようとする場合、配線のピ・ンチにつき、たとえ第２
図従来例の場合と同様の規則が適用されるとしても、例
えば、第１図Ｃに示すように、配線２３．２４を設け、
第２図例の場合では、配線３本分を必要とした配線領域
７の幅を配線２本分とすることかてきる。
［発明の効果］
以上のように、本発明によれば、セルの端子のうち、配
線と接続可能な部分を、点ではなく、領域を有するもの
として表示できるものについては、領域を有するものと
して表示してセルの端子間の配線処理を行う、という方
法を採用したことにより、領域を有するものとして表示
された端子に対する配線の接続位置として複数の位置を
選択することができるので、配線処理の自由度が増大す
る。
線と接続可能な部分を、点ではなく、領域を有するもの
として表示できるものについては、領域を有するものと
して表示してセルの端子間の配線処理を行う、という方
法を採用したことにより、領域を有するものとして表示
された端子に対する配線の接続位置として複数の位置を
選択することができるので、配線処理の自由度が増大す
る。
この結果、配線領域の幅を狭くし、集Ｗｔ率の向上を図
ることが可能となる。
ることが可能となる。
第１図は本発明による集積回路のレイアウト設計におけ
る配線処理方法の一実施例を説明するための図、 第２図は従来の集積回路のレイアウト設計における配線
処理方法を説明するための図である。 １．２・・・セル ３．５・・・セル１の端子 ４．６・・セル２の端子 ７・・・配線領域 ２３．２４・・・配線 （Ｂ） 配線処理方法の一実施例を説明するための図第１図 （Ｃ） 配線処理方法の一実施例を説明するための図第１図 （Ａ） （Ｂ） 配線処理方法を説明するための図 第２図
る配線処理方法の一実施例を説明するための図、 第２図は従来の集積回路のレイアウト設計における配線
処理方法を説明するための図である。 １．２・・・セル ３．５・・・セル１の端子 ４．６・・セル２の端子 ７・・・配線領域 ２３．２４・・・配線 （Ｂ） 配線処理方法の一実施例を説明するための図第１図 （Ｃ） 配線処理方法の一実施例を説明するための図第１図 （Ａ） （Ｂ） 配線処理方法を説明するための図 第２図
Claims (1)
- セルの端子のうち、配線と接続可能な部分を、点ではな
く、領域を有するものとして表示できるものについては
、領域を有するものとして表示してセルの端子間の配線
処理を行うことを特徴とする集積回路のレイアウト設計
における配線処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29309490A JPH04165648A (ja) | 1990-10-30 | 1990-10-30 | 集積回路のレイアウト設計における配線処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29309490A JPH04165648A (ja) | 1990-10-30 | 1990-10-30 | 集積回路のレイアウト設計における配線処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165648A true JPH04165648A (ja) | 1992-06-11 |
Family
ID=17790351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29309490A Pending JPH04165648A (ja) | 1990-10-30 | 1990-10-30 | 集積回路のレイアウト設計における配線処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165648A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01262642A (ja) * | 1988-04-13 | 1989-10-19 | Seiko Epson Corp | 集積回路装置 |
-
1990
- 1990-10-30 JP JP29309490A patent/JPH04165648A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01262642A (ja) * | 1988-04-13 | 1989-10-19 | Seiko Epson Corp | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| JPH04165648A (ja) | 集積回路のレイアウト設計における配線処理方法 | |
| KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
| JPS6297347A (ja) | ゲ−トアレイ付ワンチツプマイクロコンピユ−タ | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPH0644594B2 (ja) | 半導体集積回路 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS63275138A (ja) | 集積回路 | |
| JPH0145227B2 (ja) | ||
| JPH0296278A (ja) | 自動配線処理方式 | |
| JPS63241951A (ja) | 半導体集積回路の製造方法 | |
| JPH0560666B2 (ja) | ||
| JPS63273335A (ja) | 半導体集積回路装置 | |
| JPS63254743A (ja) | 半導体集積回路 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPH02290027A (ja) | 半導体装置 | |
| JPS63274157A (ja) | 半導体集積回路等の自動配置配線方式 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JPS5587457A (en) | Lsi layout processing | |
| JPS63241952A (ja) | 半導体装置 | |
| JPH03241762A (ja) | 集積回路の配線設計法 | |
| JPS60253251A (ja) | 半導体装置 | |
| JPS6223132A (ja) | 集積回路 | |
| JPS59143926A (ja) | ジヨセフソン干渉計の構造 |