JPH04165429A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04165429A
JPH04165429A JP2291458A JP29145890A JPH04165429A JP H04165429 A JPH04165429 A JP H04165429A JP 2291458 A JP2291458 A JP 2291458A JP 29145890 A JP29145890 A JP 29145890A JP H04165429 A JPH04165429 A JP H04165429A
Authority
JP
Japan
Prior art keywords
information processing
processing section
memory
main information
processing part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291458A
Other languages
English (en)
Inventor
Masayuki Tsutsumi
堤 雅行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP2291458A priority Critical patent/JPH04165429A/ja
Publication of JPH04165429A publication Critical patent/JPH04165429A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、主情報処理部と副情報処理部とを有する2重
系情報処理装置に関し、主情報処理部の出力タイミング
が、副情報処理部の出力タイミングよりも所定の時間遅
れるように設定し、主情報処理部が動作をしているとき
は、副情報処理部から与えられて記憶されたメモリ内容
を、主情報処理部から与えられた内容でオーバーライト
しておき、主情報処理部の動作停止時には、オーバーラ
イトせずに副情報処理部から与えられて記憶されたメモ
リ内容を出力することにより、簡単な構成で、主情報処
理部及び副情報処理部の間の処理の連続性を確実に確保
し得る情報処理装置を提供できるようにしたものである
〈従来の技術〉 情報処理装置において、システムダウンを回避する手段
として、待機二重系をとることが多い。
例えば、第3図に示すように、情報源1に対して主情報
処理部2及び副情報処理部3を並列に接続し、主情報処
理部2が故障した場合等に副情報処理部3に切換えてバ
ックアップするようなシステム構成である。主情報処理
部2及び副情報処理部3は、共に、コンピュータを主体
としたシステムとして構成されている。主情報処理部2
または副情報処理部3の出力は、例えば表示装置4に表
示される。
〈発明が解決しようとする課題〉 待機2重系システムにおいて、システムの有効性を確保
するためには、主情報処理部2が動作を停止し、副情報
処理部3に切換えられたとき、処理の連続性を保たなけ
ればならない。しかし、主情報処理部2と副情報処理部
3は、互いに独立して独自のタイミングで動作している
ので、連続性を保つことが容易ではない。連続性を保つ
手段として、例えば、両系間で情報交換を行なう茶間転
送や、クロック、メモリ内容を一致させる等の手段が考
えられるけれども、システムが複雑化する。また、クロ
ックやメモリ内容を一致させようとしても、微妙なタイ
ミングズレを生じるため、連続性を保つことが困難であ
る。
そこで、本発明の課題は、上述する問題点を解決し、簡
単な構成で、主情報処理部及び副情報処理部の間の処理
の連続性を確実に確保し得る情報処理装置を提供するこ
とである。
く課題を解決するための手段〉 上述する課題解決のため、本発明は、第1図に示すよう
に、主情報処理部2と、副情報処理部3と、メモリ部5
とを含む情報処理装置であって、 主情報処理部2及び副情報処理部3は、入力端が互いに
並列に接続され、出力側がメモリ部5に接続されており
、 主情報処理部2は、同一入力信号に関し、副情報処理部
3の出力タイミングよりも所定の時間遅ねたタイミング
で出力を生じるように構成されており、 メモリ部5は、主情報処理部2が動作しているときには
副情報処理部3から与えられて記憶されたメモリ内容が
主情報処理部2から与えられた内容でオーバーライトさ
れ、オーバライトされた内容を出力し、 主情報処理部2が動作を停止したときにはオーバーライ
トされずに副情報処理部3から与えられて記憶されたメ
モリ内容を出力することを特徴とする。
く作用〉 第1図は本発明に係る情報処理装置のブロック図である
。図において、第3図と同一の参照符号は同一性ある構
成部分を示している。5はメモリ部である。
主情報処理部2が動作をしているときは、副情報処理部
3から与えられて記憶されたメモリ内容が主情報処理部
2から与えられた内容でオーバーライトされ、オーバラ
イトされた内容を圧力し、表示装置4に表示する。
主情報処理部2が動作を停止したときは、副情報処理部
3から与えられて記憶されたメモリ内容を出力する。こ
こで、副情報処理部3の出力が主情報処理部2の出力よ
りも時間的に早くメモリ部5に与えられるから、主情報
処理部2が動作を停止シタときは、動作停止以前の情報
が既にメモリ部5に記憶されている。そして、主情報処
理部2が動作を停止した後は、副情報処理部3から与え
られて記憶された内容を出力する。このため、主情報処
理部2が動作を停止した場合でも、処理の連続性を確保
できる。
〈実施例〉 本発明に係る情報処理装置は、列車運行管理装置(以下
PRC装置と称する)の列車番号表示装置に通用できる
。次に、第2図の実施例を参照して、その具体例を説明
する。情報源1は列車集中制御装ff1F (CTC装
置と称する)を含んでいる。
主情報処理部2はPRC装置の主要部を構成しており、
副情報処理部3はPRC装置のバックアップ部となって
いる。この実施例では、主情報処理部2をPRC装置と
称し、副情報処理部3をバックアップ部と称することと
する。PRC装M2は、デイレイ部21と処理部22と
で構成される論理部を有し、デイレイ部21によって、
バックアップ部3の出力タイミングに対する所定の時間
遅れを設定する。バックアップ部3は、バックアップ処
理部31とその修正部32とを有する。
表示装置4及びメモリ部5は列車番号表示装置を構成し
ている。メモリ部5は第1のメモリsi、M2のメモリ
52を有している。第1のメモリ51はPRC装置2よ
り列車番号の在線状況を受信して表示装置4に出力する
。第2のメモリ52は、バックアップ部3においてCT
C情報より独自に決定された簡易な列車番号情報を、C
TC情報に従ってシフトする。
P R,C装置2が正常に動作している場合は、PRC
装置2でシフトしている列車番号の在線状況をそのまま
、第1のメモリ51に格納し、第1のメモリ51の内容
で第2のメモリ52の内容をオーバライトする。従フて
、表示装置4には、PRC装置2で得られた列車番号の
在線状況が表示される。但し、PRC装置の再開中など
、列車在線状況の把握が不完全な間はオーバライト機能
は動作しない。
PRC装置2が動作を停止した場合は、第1のメモリ5
1による第2のメモリ52のオーバライト機能は働かな
い。また、PRC装置2の再開中など、列車在線状況の
把握が不完全な間も同様である。このため、PRC装置
2より最後に受信した列車在線状況を、第2のメモリ5
2内で継続シフトすることになる。その後は、バックア
ップ部3で得られた簡易な列車番号が第2のメモリ52
内で尊重されることになる。
前述したように、バックアップ部3で得られた簡易な列
車番号出力が、PRC装置2で得られた列車番号出力よ
りも時間的に早く第2のメモリ52に与えられるから、
PRC装置2が動作を停止した場合、動作停止以前の列
車番号情報が既に第2のメモリ52に記憶されている。
そして、PRC装置2が動作を停止した後は、バックア
ップ部3から与えられた簡易な列車番号が第2のメモリ
52内でシフトされ、表示装置4に表示されるにのため
、PRC装置2が動作を停止しても、バックアップ部3
により、列車追跡表示の連続性を確保できる。
〈発明の効果〉 以上述べたように、本発明によれば、簡単な構成によフ
て、主情報処理部及び副情報処理部の間の処理の連続性
を確実に確保し得る情報処理装置を提供することができ
る。
【図面の簡単な説明】
第1図は本発明に係る情報処理装置の実施例を示すブロ
ック図、第2図は本発明に係る情報処理装置の具体的な
実施例を示すブロック図、第3図は従来の情報処理装置
のブロック図である。 1・・・情報源  2・・・主情報処理部3・・・副情
報処理部 5・・・メモリ部 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)主情報処理部と、副情報処理部と、メモリ部とを
    含む情報処理装置であって、 前記主情報処理部及び前記副情報処理部は、入力側が互
    いに並列に接続され、出力側が前記メモリ部に接続され
    ており、 前記主情報処理部は、同一入力信号に関し、前記副情報
    処理部の出力タイミングよりも所定の時間遅れたタイミ
    ングで出力を生じるように構成されており、 前記メモリ部は、前記主情報処理部が動作しているとき
    には前記副情報処理部から与えられて記憶されたメモリ
    内容が前記主情報処理部から与えられた内容でオーバー
    ライトされ、オーバライトされた内容を出力し、 前記主情報処理部が動作を停止したときにはオーバーラ
    イトされずに前記副情報処理部から与えられて記憶され
    たメモリ内容を出力することを特徴とする情報処理装置
JP2291458A 1990-10-29 1990-10-29 情報処理装置 Pending JPH04165429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291458A JPH04165429A (ja) 1990-10-29 1990-10-29 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291458A JPH04165429A (ja) 1990-10-29 1990-10-29 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04165429A true JPH04165429A (ja) 1992-06-11

Family

ID=17769134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291458A Pending JPH04165429A (ja) 1990-10-29 1990-10-29 情報処理装置

Country Status (1)

Country Link
JP (1) JPH04165429A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065754A1 (fr) * 1998-06-19 1999-12-23 Hitachi, Ltd. Processeur multisysteme, controleur connecte a un processeur multisysteme et systeme de traitement multisysteme

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065754A1 (fr) * 1998-06-19 1999-12-23 Hitachi, Ltd. Processeur multisysteme, controleur connecte a un processeur multisysteme et systeme de traitement multisysteme

Similar Documents

Publication Publication Date Title
CA2434292C (en) Information processing apparatus
JPH04165429A (ja) 情報処理装置
JP2009193469A (ja) 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム
JPH02228740A (ja) 二重系処理システム
JPH0656604B2 (ja) 情報処理装置
JP2504836B2 (ja) 情報処理システム
JPS62214465A (ja) 2重化コントロ−ラの制御方法
JPH06245238A (ja) 二重化装置切替回路
JPH1011370A (ja) 多重化システム
JP2000047895A (ja) 計算機システム
JPH03268007A (ja) シーケンスコントローラ
JPS5917755A (ja) 伝送系の多重化方式
JPH0218626B2 (ja)
KR100407689B1 (ko) 비동기 전송 방식 교환기에서 대기측 로딩 후 시각 일치 방법
JPS63228338A (ja) 二重化システムのデ−タ変更方式
JP3127939B2 (ja) イベント情報伝送装置
JPH02162430A (ja) 二重化システムのデータ同期方式
JP3012402B2 (ja) 情報処理システム
JPH01175042A (ja) 二重化システムの高速切替方式
JPH03171233A (ja) 二重化情報処理装置
JPH01161538A (ja) 障害検出装置
JPS6335988B2 (ja)
JPH04180443A (ja) 制御系二重化交換装置
JPH05244261A (ja) 中断点再開方式
JPH0944268A (ja) 計算機システムの時刻変更方法