JPH04163927A - 混成機能実装回路装置 - Google Patents

混成機能実装回路装置

Info

Publication number
JPH04163927A
JPH04163927A JP2291169A JP29116990A JPH04163927A JP H04163927 A JPH04163927 A JP H04163927A JP 2291169 A JP2291169 A JP 2291169A JP 29116990 A JP29116990 A JP 29116990A JP H04163927 A JPH04163927 A JP H04163927A
Authority
JP
Japan
Prior art keywords
inner lead
alternately
connection
circuit device
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291169A
Other languages
English (en)
Inventor
Takanobu Sawai
澤居　隆信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2291169A priority Critical patent/JPH04163927A/ja
Publication of JPH04163927A publication Critical patent/JPH04163927A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は混成機能実装回路装置に係り、特に実装密度お
よび機能上の信頼性向上を図った混成機能実装回路装置
に関する。
（従来の技術） 電子回路のコンパクト化などを目的にし、所要の回路パ
ターンを主面に設けた配線基板に、多インナーリード型
のチップ素子、たとえば四方向インナーリード型ペアチ
ップＩＣ素子およびチップ抵抗体などを搭載・実装して
成る混成機能回路装置か開発されている。すなわち、第
３図に平面的に示すように、所要の回路パターン１およ
びこれらの回路パターン１に電気的に接続する接続用パ
ッド２を列状に主面に設けたセラミック配線基板３の所
定領域面に、多インナーリード型ペアチップＩＣ素子４
を搭載・配置し、多インナーリード型ＩＣ素子４の各イ
ンナーリード接続用端子４ａを対応する接続用パッド２
面にボンディングワイヤー５によって電気的に接続した
構成の混成機能回路装置が知られている。
しかして、上記混成機能回路装置においては、搭載・実
装する電子部品４など小型大容量化により、たとえばペ
アチップＩＣ素子４のインナーリード接続用端子４ａ数
の増加あるいはインナーリ−ド接続用端子４ａのピッチ
狭小化など進められている。また、こうした要求に対し
てセラミック配線基板３においても、接続用パッド２の
ピッチ狭小化や回路パターン１の微細化など行われてい
る。
なお、第３図において、６は図示されていない内層回路
パターンなどと電気的に接続するスルーホール接続部を
示す。
（発明か解決しようとする課題） しかし、上記構成の混成機能回路装置の場合には、次の
ような不都合が認められる。すなわち、ペアチップＩＣ
素子４などの高集積化・高機能化に伴いインナーリード
接続用端子４ａ数が増大する一方、それらの接続用端子
４ａ間隔もさらに狭くなってきている。このような傾向
に対処して、前記したごとく、セラミック配線基板３面
の接続用パッド２も、小形化およびピッチ狭小化される
が、実装技術上半田ペーストの印刷やペアチップＩＣ素
子４などの実装に高精度を要するばかりでなく、電気的
な接続の信頼性にも問題がある。つまり、配線基板３の
所定水平面領域に、対向する先端面を揃えて形設され、
先端面側をワイヤボンディング部２ａとし、後端面側に
スルーホール接続部６を設けた構成においては、搭載・
実装する電子部品４のボンディングワイヤー数か多くな
るのに伴い、接続用パッド２列を狭小なピッチ化および
小形化がが要求される。
しかし、スルーホール接続部６については、微細化配線
の点から形設し得る位置間隔に限度かあるため、接続用
パッド２を横方向に広げた形で形設せざるを得ない。し
たがって、インナーリード接続端子４ａとワイヤボンデ
ィング部２ａとを接続するボンディングワイヤー５は、
放射状にボンディングされることになり、ワイヤボンデ
ィング部２ａ列の両端部側はど放射状の広がりが広くな
なって、ボンディング作業性が低下する。
この問題の解消策として、たとえばペアチップＩＣ素子
４のインナーリード接続端子４ａとワイヤボンディング
部２ａとをさらに離隔させ、ボンディングワイヤー５の
長さを長めにし、前記放射状の広がりを小さく押さえる
手段もあるが、電子部品４の実装密度を低下するばかり
でなく、長尺化されたボンデインクワイヤー５の耐振動
衝撃性、換言すると信頼性に問題がある。
本発明は上記事情に対処して、構成が比較的容易で、信
頼性の高い状態で高集積化ないし高機能化を達成し得る
混成機能回路装置の提供を目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、搭載・実装された多インナーリード型素子と
、前記多インナーリード型素子のインナーリード接続用
端子がボンディングワイヤーによって接続される接続用
パッドを列状に所定面に形設した配線基板とを具備して
成る混成機能実装回路装置において、 前記接続用パッドは交互に先端面が位置ズレし、かつ先
端側および後端側にワイヤボンディング部およびスルー
ホール接続部が交互に形設されていることを特徴とする
。
（作用） 本発明によれば、搭載・実装された多インナーリード型
電子部品のリード接続用端子に対応して設けられ、かつ
ボンディングワイヤーによって電気的に接続される接続
用パッドは交互に先端面が位置ズレし、かつ先端側およ
び後端側にワイヤボンディング部およびスルーホール接
続部が交互に形設されている。すなわち、前記ボンディ
ングワイヤーは、互いに比較的離隔した位置で接続用パ
ッドにボンディングされるため、接続用パッド間での電
気的な短絡の発生や、スルホール接続部の形設位置の制
約問題を全面的、かつ容易に回避し得る。しかもボンデ
ィングワイヤーの放射状床がりや、ボンディングワイヤ
ー長を長くする必要もないので、ボンディング作業も容
易になし得るとともに、耐振動性の向上および実装密度
の向上なども図り得る。
（実施例） 以下第１図および第２図を参照して本発明の詳細な説明
する。
第１図は本発明に係る混成機能回路装置の要部構成を示
す平面図である。図において、３は所要の回路パターン
１を有するセラミック配線基板であり、４は前記配線基
板３の所定領域面に搭載・実装された多インナーリード
型電子部品たとえばペアチップＩＣ素子である。
しかして、前記セラミック配線基板３は、前記搭載・実
装された多インナーリード型ペアチップＩＣ素子４のイ
ンナーリード接続用端子４ａとの間を、ボンディングワ
イヤー５によって電気的に接続される接続用パッド２列
が、先端面および後端面を交互にそれぞれズラした形で
形設されている。
また、前記接続用パッド２は、交互に先端面側にワイヤ
ーボンディング部２ａもしくはスルーホール接続部６を
、さらに後端面側にスルーホール接続部６もしくはワイ
ヤーボンディング部２ａをそれぞれ成す構造をしている
。なお、前記接続用パッド２のワイヤーボンディング部
２ａは、搭載・実装する電子部品がたとえば、四方向に
リードピッチ１５０μｍでインナーリード接続端子４ａ
を有するペアチップＩＣ素子の場合、幅８０μ腸、長さ
３００μｍ１ピツチ１５０μ口である。
したがって、セラミック配線基板３面に搭載・実装され
たペアチップＩＣ素子４のインナーリード接続用端子４
ａと接続用パッド２のワイヤーボンディング部２ａとを
それぞれ電気的に接続するボンディングワイヤ５の長さ
は、はぼ一定となっている。一方、スルーホール接続部
６は、実質的に一つ置きで比較的十分な間隔を採って形
設された構成と成るため、隣接する他の回路パターン１
に同等支障を及ぼすこともない。
第２図は、本発明に係る混成機能回路装置の他の要部構
成を示す平面図であり、前記第１図に図示した混成機能
回路装置において、接続用パッド２の内側のスルーホー
ル接続部６形成領域を絶縁層７で被覆し、電気的絶縁の
信頼性などの向上を図ったものである。
［発明の効果］ 上記説明したように本発明に係る混成機能回路装置にお
いては、搭載・実装された多インナーリード接続端子型
電子部品のインナーリード接続端子にそれぞれ対応する
接続用パッドが、先端面を交互にズラした形で形成され
ている。しかも、前記接続用パッドは、交互に先端面側
がワイヤボンディング部もしくはスルーホール接続部を
、また交互に後端面側がスルーホール接続部もしくはワ
イヤボンディング部を形設した構成を成している。つま
り、スルーホール接続部の位置をズラすことによって、
ワイヤボンディング部の形設領域を比較的狭く抑え、か
つボンディングワイヤーの長尺化も防止して耐振動性の
改善を図るとともに、電子部品の実装密度の向上も図ら
れる。かくして、本発明に係る混成機能回路装置は、コ
ンパクト化、高機能化、高信頼性化などの点からして実
用上多くの利点をもたらすものといえる。
【図面の簡単な説明】
第１図および第２図は本発明に係る混成機能回路装置の
互いに異なる要部構成例を示す平面図、第３図は従来の
混成機能回路装置の要部構成を示す平面図である。 １・・・・・・・・・回路パターン ２・・・・・・・・・接続用パッド ２ａ・・・・・・・・・ワイヤボンディング部３・・・
・・・・・・配線基板 ４・・・・・・・・・多インナーリード型電子部品４ａ
・・・・・・・・・インナーリード接続用端子５・・・
・・・・・・ボンデインクワイヤー６・・・・・・・・
・スルーホール接続部７・・・・・・・・絶縁層 出願人　　　　　　　株式会社　東芝 代理人　　弁理士　　須　山　佐　− 第２図 第３図

Claims (1)

  1. 【特許請求の範囲】 　搭載・実装された多インナーリード型電子部品と、前
    記多インナーリード型電子部品のインナーリード接続用
    端子がボンディングワイヤーで接続される接続用パッド
    が列状に所定面に形設された配線基板とを具備して成る
    混成機能実装回路装置において、 前記接続用パッドは交互に先端面が位置ズレし、かつ先
    端側および後端側にワイヤボンディング部およびスルー
    ホール接続部が交互に形設されていることを特徴とする
    混成機能実装回路装置。
JP2291169A 1990-10-29 1990-10-29 混成機能実装回路装置 Pending JPH04163927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291169A JPH04163927A (ja) 1990-10-29 1990-10-29 混成機能実装回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291169A JPH04163927A (ja) 1990-10-29 1990-10-29 混成機能実装回路装置

Publications (1)

Publication Number Publication Date
JPH04163927A true JPH04163927A (ja) 1992-06-09

Family

ID=17765344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291169A Pending JPH04163927A (ja) 1990-10-29 1990-10-29 混成機能実装回路装置

Country Status (1)

Country Link
JP (1) JPH04163927A (ja)

Similar Documents

Publication Publication Date Title
JP3925615B2 (ja) 半導体モジュール
JP2568748B2 (ja) 半導体装置
US7180182B2 (en) Semiconductor component
KR100336081B1 (ko) 반도체 칩
JP2000031329A (ja) 多層配線基板
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
JP3084209B2 (ja) 電子コンポーネントおよびその製造方法
US6888227B2 (en) Apparatus for routing signals
JPH04163927A (ja) 混成機能実装回路装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JPS5854646A (ja) 混成集積回路装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP3182943B2 (ja) ハイブリッドｉｃ
JP2000195586A (ja) カ―ドコネクタ用回路基板
JPH03274738A (ja) 配線基板
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPH064605Y2 (ja) 混成集積回路
JPH03250788A (ja) 混成機能実装回路装置
JPH04118958A (ja) 表面実装用多層型配線基板
JPH06350025A (ja) 半導体装置
JP2925376B2 (ja) 回路基板
JPH0553318B2 (ja)
JPH08241935A (ja) 多層回路基板
JPS6318688A (ja) セラミツクパツケ−ジ
JPH04111460A (ja) 混成集積回路装置