JPH0415594A - 計時ｌｓｉ電源バックアップ方式 - Google Patents
計時ｌｓｉ電源バックアップ方式Info
- Publication number
- JPH0415594A JPH0415594A JP2120312A JP12031290A JPH0415594A JP H0415594 A JPH0415594 A JP H0415594A JP 2120312 A JP2120312 A JP 2120312A JP 12031290 A JP12031290 A JP 12031290A JP H0415594 A JPH0415594 A JP H0415594A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- time
- power source
- power
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計時ＬＳＩ電源バックアップ方式に関し、特に
バックアップ時の消費電流を削減する計時ＬＳＩの電源
バックアップ方式に関する。
バックアップ時の消費電流を削減する計時ＬＳＩの電源
バックアップ方式に関する。
一般に現在時刻を保持する計時ＬＳＩでは、装置の電源
投入時には装置の電源を用いて動作させ、電源断時には
バッテリー等を用いて計時ＬＳＩを動作させることを行
なっている。
投入時には装置の電源を用いて動作させ、電源断時には
バッテリー等を用いて計時ＬＳＩを動作させることを行
なっている。
従来の計時ＬＳＩの電源バックアップ方式では、計時１
．、、 Ｓ Ｉの発振器の精度を向上するなめに、発振
器を恒温槽に入れることを行なったり、温度補償や電源
電圧の補償等の対策を行なっている。
．、、 Ｓ Ｉの発振器の精度を向上するなめに、発振
器を恒温槽に入れることを行なったり、温度補償や電源
電圧の補償等の対策を行なっている。
上述した従来の計時ＬＳＩの電源バックアップ方式ては
、計時ＬＳＩの発振器の温度補償や電源電圧の補償等の
対策を行なうので、動作時の消費電流か増加してバック
アップ時のバッテリー等の限られた容量では電源断時に
長時間のバックアップを行なうことが不可能になる。ま
た、長時間バックアップするためには、大きな容量のバ
ッテリ−等を実装しなければならず実装スペースやコス
トの点で問題がある。
、計時ＬＳＩの発振器の温度補償や電源電圧の補償等の
対策を行なうので、動作時の消費電流か増加してバック
アップ時のバッテリー等の限られた容量では電源断時に
長時間のバックアップを行なうことが不可能になる。ま
た、長時間バックアップするためには、大きな容量のバ
ッテリ−等を実装しなければならず実装スペースやコス
トの点で問題がある。
本発明の計時Ｌ Ｓ Ｉ電源バックアップ方式は、現在
時刻のカウントを行なう計時ＬＳＩにおける電源断時に
おいても計時を行なわせるための計時ＬＳＩ電源バック
アップ方式において、電源バックアップされない高精度
の発振器を用いた第１の計時ＬＳＩと、電源バックアッ
プされる低精度の発振器を用いた第２の計時１． Ｓ
Ｉとを有し、電源投入時には前記第１の計時１＝ Ｓ
Ｉによって計時を行ない、電源断時には曲記第２の計時
ＬＳＩによって計時を行なうことを特徴とする。
時刻のカウントを行なう計時ＬＳＩにおける電源断時に
おいても計時を行なわせるための計時ＬＳＩ電源バック
アップ方式において、電源バックアップされない高精度
の発振器を用いた第１の計時ＬＳＩと、電源バックアッ
プされる低精度の発振器を用いた第２の計時１． Ｓ
Ｉとを有し、電源投入時には前記第１の計時１＝ Ｓ
Ｉによって計時を行ない、電源断時には曲記第２の計時
ＬＳＩによって計時を行なうことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
発振器（以下０３Ｃ）１は低精度の発振器てあり発振時
の消費電力は低く押さえられている。計時ＬＳＩ（以下
単にＬＳＩ）３は０８ＣＩの発振波によって動作し、現
在時刻をカラン１〜することかできる。また、ＯＳ Ｃ
］−及び１．．．． Ｓ Ｉ ３は電源バックアップバ
ッテリー（以下ＢＡＴ）５によって装置の電源か切断さ
れた場合も動作することか可能である。
の消費電力は低く押さえられている。計時ＬＳＩ（以下
単にＬＳＩ）３は０８ＣＩの発振波によって動作し、現
在時刻をカラン１〜することかできる。また、ＯＳ Ｃ
］−及び１．．．． Ｓ Ｉ ３は電源バックアップバ
ッテリー（以下ＢＡＴ）５によって装置の電源か切断さ
れた場合も動作することか可能である。
０８Ｃ２は高精度の発振器でありこの発振器によってり
、 Ｓ Ｉ ４は動作している。
、 Ｓ Ｉ ４は動作している。
計時Ｌ Ｓ Ｉはプロセッサバス７に接続され２個のＬ
ＳＩ３．４の保持している現在時刻をプロセッサ（以下
ＰＲＣ）８から読みだすことができる構成になっている
。
ＳＩ３．４の保持している現在時刻をプロセッサ（以下
ＰＲＣ）８から読みだすことができる構成になっている
。
装置に電源が導入されているときには０８Ｃ２を接続し
たＬ Ｓ Ｉ ４とＯ３Ｃ１を接続したＬＳＩ３との両
方か動作できる。そこでＰＲＣ８は現在時刻として精度
の良いＬ Ｓ Ｉ ４の時刻を使用することができる。
たＬ Ｓ Ｉ ４とＯ３Ｃ１を接続したＬＳＩ３との両
方か動作できる。そこでＰＲＣ８は現在時刻として精度
の良いＬ Ｓ Ｉ ４の時刻を使用することができる。
しかし、Ｌ、 Ｓ Ｉ ４は電源バックアップされてい
ないため電源を切断すると現在時刻をカラン１へするこ
とができず、次回電源を投入したときに現在時刻を知る
手段かなくなる。そこで、電源投入時には一定時間毎に
り、 Ｓ Ｉ ４の値く現在時刻）をＬＳＩ３に信号線
６を通してコピーする。そのため、一定の誤差以内でＬ
ＳＩ３は動作することになる。
ないため電源を切断すると現在時刻をカラン１へするこ
とができず、次回電源を投入したときに現在時刻を知る
手段かなくなる。そこで、電源投入時には一定時間毎に
り、 Ｓ Ｉ ４の値く現在時刻）をＬＳＩ３に信号線
６を通してコピーする。そのため、一定の誤差以内でＬ
ＳＩ３は動作することになる。
Ｌ Ｓ Ｉ ３は電源バックアップされているため、電
源を切断してもＬＳＩ４と一定の誤差内にセットされた
状態でバックアップ動作に入り現在時刻を保持する。次
回電源を投入したときはＬ Ｓ Ｉ ３の値を見ること
によって知ることができるため、二の値をＬＳＩ４にコ
ピーすることにより現在時刻を保持することかできる。
源を切断してもＬＳＩ４と一定の誤差内にセットされた
状態でバックアップ動作に入り現在時刻を保持する。次
回電源を投入したときはＬ Ｓ Ｉ ３の値を見ること
によって知ることができるため、二の値をＬＳＩ４にコ
ピーすることにより現在時刻を保持することかできる。
以」二説明したように本発明は、消費電力が太きくなる
高精度の発振器を持った計時ＬＳＩを電源バックアップ
することなしに、低精度の消費電力か小さい発振器を用
いた計時ＬＳＩを用意することによって、電源を切断し
た後にも容量の小さなバックアップバッテリーによって
現在時刻を保持させることが可能となり、次回電源投入
時にも再び時刻を人手によって設定することなく動作さ
せることが可能となる効果を有する。
高精度の発振器を持った計時ＬＳＩを電源バックアップ
することなしに、低精度の消費電力か小さい発振器を用
いた計時ＬＳＩを用意することによって、電源を切断し
た後にも容量の小さなバックアップバッテリーによって
現在時刻を保持させることが可能となり、次回電源投入
時にも再び時刻を人手によって設定することなく動作さ
せることが可能となる効果を有する。
第１図は本発明の一実施例を示すプロ・ンク図である。
１・・・発振器（Ｏ３Ｃ）、３．４・・・計時ＬＳＩ（
ＬＳＩ）＝５・・・電源バッファ・ンブ用ノス・ソテリ
ー（ＢＡＴ） 、６・・・信号線、７・・・プロセ・ン
サノくス、８・・・プロセツ→ノー（ＰＲＣ）。
ＬＳＩ）＝５・・・電源バッファ・ンブ用ノス・ソテリ
ー（ＢＡＴ） 、６・・・信号線、７・・・プロセ・ン
サノくス、８・・・プロセツ→ノー（ＰＲＣ）。
Claims (1)
- 現在時刻のカウントを行なう計時ＬＳＩにおける電源
断時においても計時を行なわせるための計時ＬＳＩ電源
バックアップ方式において、電源バックアップされない
高精度の発振器を用いた第１の計時ＬＳＩと、電源バッ
クアップされる低精度の発振器を用いた第２の計時ＬＳ
Ｉとを有し、電源投入時には前記第１の計時ＬＳＩによ
って計時を行ない、電源断時には前記第２の計時ＬＳＩ
によって計時を行なうことを特徴とする計時ＬＳＩ電源
バックアップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120312A JPH0415594A (ja) | 1990-05-10 | 1990-05-10 | 計時ｌｓｉ電源バックアップ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120312A JPH0415594A (ja) | 1990-05-10 | 1990-05-10 | 計時ｌｓｉ電源バックアップ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0415594A true JPH0415594A (ja) | 1992-01-20 |
Family
ID=14783128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120312A Pending JPH0415594A (ja) | 1990-05-10 | 1990-05-10 | 計時ｌｓｉ電源バックアップ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0415594A (ja) |
-
1990
- 1990-05-10 JP JP2120312A patent/JPH0415594A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771180A (en) | Real time clock and method for providing same | |
| JP2007521483A (ja) | リアル・タイム・クロック（ｒｔｃ）のブラウンアウト検知の方法および装置 | |
| JPH0415594A (ja) | 計時ｌｓｉ電源バックアップ方式 | |
| TW200907301A (en) | Multi-oscillator apparatus for reduced power consumption and method for using in an apparatus having a first oscillator and a second oscillator | |
| JPH0245816A (ja) | コンピュータシステムの時刻校正方式 | |
| JPH09274526A (ja) | 電源停止時間検知装置 | |
| JPS6220511B2 (ja) | ||
| JPS61785A (ja) | 時刻管理方法 | |
| JP3064687B2 (ja) | データメモリ制御装置 | |
| JP2692649B2 (ja) | 測定装置およびロジックアナライザ | |
| JPS63191032A (ja) | 電子天びん | |
| JPH0450792A (ja) | Ｃｐｕと接続可能な電子時計の電池交換検出装置 | |
| KR910003420B1 (ko) | 팩시밀리 시스템에서의 시각설정 및 시각 에러발생시 복구방법 | |
| JPH0421895B2 (ja) | ||
| JPH07191780A (ja) | 時計装置 | |
| JPH0450616B2 (ja) | ||
| JPS6020179A (ja) | 時刻装置の時刻設定回路 | |
| JPS5587251A (en) | Error recovery system of logic unit | |
| JPH0385485A (ja) | 電子時計 | |
| SOGOMONIAN | Design of self-checking built-in monitoring circuits for combinational logic devices | |
| JPS61269737A (ja) | タイマ割り込み補正回路 | |
| JPH04105095A (ja) | 計時装置 | |
| JPS62247415A (ja) | 時計装置 | |
| JPH01109227A (ja) | 電子体温計 | |
| JPS57182191A (en) | Electronic wrist watch with thermometer |