JPH04105095A - 計時装置 - Google Patents
計時装置Info
- Publication number
- JPH04105095A JPH04105095A JP2224841A JP22484190A JPH04105095A JP H04105095 A JPH04105095 A JP H04105095A JP 2224841 A JP2224841 A JP 2224841A JP 22484190 A JP22484190 A JP 22484190A JP H04105095 A JPH04105095 A JP H04105095A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time information
- signal
- information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は計時手段を有し、他の電子回路に時刻情報を供
給する計時装置に関する。
給する計時装置に関する。
［従来の技術］
従来の計時装置としては、パーソナルコンピューターな
どの情報機器に内蔵された時刻管理用工Ｃ（集積回路）
がある。その機能としては発振回路及び分周回路により
計時を行い、パーソナルコンピューターのＣＰＵ （中
央制御装置）と１．信号線により時刻情報の授受を行う
物であった。すなわちＣＰＵによって設定された時刻か
ら計時を続肌 ＣＰＵからの要求によっていつでも正確
な時刻情報をＣＰＵに出力する。この時刻管理用ＩＣに
よってＣＰＵは計時についての処理から解放されるので
、パーソナルコンピューターには必須のＩＣとなってい
る。発振源としては一般に水晶振動子が用いられており
、この水晶振動子が内蔵された時刻管理用ＩＣも製品化
されている。またパーソナルコンピューター本偉が停止
している時も計時できるように時刻管理用ＩＣには電源
が供給されている。
どの情報機器に内蔵された時刻管理用工Ｃ（集積回路）
がある。その機能としては発振回路及び分周回路により
計時を行い、パーソナルコンピューターのＣＰＵ （中
央制御装置）と１．信号線により時刻情報の授受を行う
物であった。すなわちＣＰＵによって設定された時刻か
ら計時を続肌 ＣＰＵからの要求によっていつでも正確
な時刻情報をＣＰＵに出力する。この時刻管理用ＩＣに
よってＣＰＵは計時についての処理から解放されるので
、パーソナルコンピューターには必須のＩＣとなってい
る。発振源としては一般に水晶振動子が用いられており
、この水晶振動子が内蔵された時刻管理用ＩＣも製品化
されている。またパーソナルコンピューター本偉が停止
している時も計時できるように時刻管理用ＩＣには電源
が供給されている。
［発明が解決しようとする課題］
しかし、従来の計時装置としての時刻管理用ＩＣには自
動的に時刻補正を行う機能がなく時刻情報の修正は使用
者がＣＰＵの制御の基に行う必要があるという大きな問
題点があった。そこで本発明では、放送波などに多重さ
れた時刻情報を検出し計時装置内の時刻情報を自動修正
することによって、時刻情報の修正を使用者が行わなく
ても良い計時装置を提供することを目的とするものであ
る。
動的に時刻補正を行う機能がなく時刻情報の修正は使用
者がＣＰＵの制御の基に行う必要があるという大きな問
題点があった。そこで本発明では、放送波などに多重さ
れた時刻情報を検出し計時装置内の時刻情報を自動修正
することによって、時刻情報の修正を使用者が行わなく
ても良い計時装置を提供することを目的とするものであ
る。
［課題を解決するための手段］
本発明の計時装置は、発振手段、分周手段からなる計時
手段及び、外部回路との時刻情報授受のインターフェー
ス手段を有する計時装置に於て、時刻情報を多重した信
号を入力する多重放送信号入力手段、多重信号から時刻
情報を検出して前記計時手段内の時刻情報を修正すると
ころの時刻自動修正手段を有する事を特徴とする。
手段及び、外部回路との時刻情報授受のインターフェー
ス手段を有する計時装置に於て、時刻情報を多重した信
号を入力する多重放送信号入力手段、多重信号から時刻
情報を検出して前記計時手段内の時刻情報を修正すると
ころの時刻自動修正手段を有する事を特徴とする。
以下、実施例により本発明の詳細を示す。
［実施例コ
第１図は本発明の一実施例である計時装置の構成をブロ
ック図で表した図である。第１図に於て、１０は発振回
路、１１は計時回路、１２は制御Ｊ回路、１３はインタ
フェース装置、１−４は多重放送受信回路、１５は多重
信号復号回路、１６は時刻情報優先順位記憶回路である
。インターフェース装置１３は外部回路からの時刻情報
書き込み要求を受けると、制御回路１２にそれを伝え、
制御回路１２のもとに時刻情報を入力する。制御回路１
２はこの情報を計時回路１１１こ設定する。設定された
時刻情報は発振回路１０からの信号を用いて更新される
。この時の時間精度は発振回路１０の精度による。外部
回路からの時刻情報読み出し要求時には、制御回路１２
は計時回路１１から時刻情報を読み出し、インターフェ
ース装置１３を制御して、時刻情報を８力する。多重放
送が受信されると多重放送受信回路１４から多重信号復
号回路１５に受信信号が送られ復号される。多重信号内
の時刻情報は多重信号復号回路１５から制御回路１２に
送られる。制御回路１２は時刻情報優先順位記憶回路１
６の内容に依って多重信号からの時刻情報全てを計時回
路１１に設定あるいは精度校正用として使用する。時刻
情報優先順位記憶回路１６はあらかじめインターフェー
ス装置１３を通して入力される外部回路からの要求によ
って制御回路１２が設定する。なお計時回路１１にはＧ
Ｍ Ｔ （Ｇｒｅｅｎｗｉｃｈ ｌ１ｅａｎ ｔｉｍｅ
）を基準とした。
ック図で表した図である。第１図に於て、１０は発振回
路、１１は計時回路、１２は制御Ｊ回路、１３はインタ
フェース装置、１−４は多重放送受信回路、１５は多重
信号復号回路、１６は時刻情報優先順位記憶回路である
。インターフェース装置１３は外部回路からの時刻情報
書き込み要求を受けると、制御回路１２にそれを伝え、
制御回路１２のもとに時刻情報を入力する。制御回路１
２はこの情報を計時回路１１１こ設定する。設定された
時刻情報は発振回路１０からの信号を用いて更新される
。この時の時間精度は発振回路１０の精度による。外部
回路からの時刻情報読み出し要求時には、制御回路１２
は計時回路１１から時刻情報を読み出し、インターフェ
ース装置１３を制御して、時刻情報を８力する。多重放
送が受信されると多重放送受信回路１４から多重信号復
号回路１５に受信信号が送られ復号される。多重信号内
の時刻情報は多重信号復号回路１５から制御回路１２に
送られる。制御回路１２は時刻情報優先順位記憶回路１
６の内容に依って多重信号からの時刻情報全てを計時回
路１１に設定あるいは精度校正用として使用する。時刻
情報優先順位記憶回路１６はあらかじめインターフェー
ス装置１３を通して入力される外部回路からの要求によ
って制御回路１２が設定する。なお計時回路１１にはＧ
Ｍ Ｔ （Ｇｒｅｅｎｗｉｃｈ ｌ１ｅａｎ ｔｉｍｅ
）を基準とした。
現在の時刻情報の時差を記憶する回路があり、多重信号
より入力された時刻情報を設定する際にはそのＧＭＴと
の時間差信号を補正する。
より入力された時刻情報を設定する際にはそのＧＭＴと
の時間差信号を補正する。
以上実施例を述べたが、本発明は以上の実施例のみなら
ず、広く計時機能を有する電子機器に応用が可能である
。
ず、広く計時機能を有する電子機器に応用が可能である
。
［発明の効果］
以上述べたように本発明によれば、使用者が時刻情報を
修正しなくても常に正確な時刻情報を管理する計時装置
を提供できるのでその効果は非常に大きい。
修正しなくても常に正確な時刻情報を管理する計時装置
を提供できるのでその効果は非常に大きい。
路、１３はインタフェース装置、１４は多重放送受信回
路、１５は多重信号復号回路、１６は時刻情報優先順位
記憶回路をそれぞれ表している。
路、１５は多重信号復号回路、１６は時刻情報優先順位
記憶回路をそれぞれ表している。
以 上
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木喜三部（他１名）
Claims (1)
- 発振手段、分周手段からなる計時手段及び、外部回路と
の時刻情報授受のインターフェース手段を有する計時装
置に於て、時刻情報を多重した信号を入力する多重放送
信号入力手段、多重信号から時刻情報を検出して前記計
時手段内の時刻情報を修正するところの時刻自動修正手
段を有する事を特徴とする計時装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224841A JPH04105095A (ja) | 1990-08-27 | 1990-08-27 | 計時装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224841A JPH04105095A (ja) | 1990-08-27 | 1990-08-27 | 計時装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105095A true JPH04105095A (ja) | 1992-04-07 |
Family
ID=16820016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224841A Pending JPH04105095A (ja) | 1990-08-27 | 1990-08-27 | 計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105095A (ja) |
-
1990
- 1990-08-27 JP JP2224841A patent/JPH04105095A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050030112A1 (en) | Information processing apparatus | |
| EP1793301A1 (en) | Method and apparatus for providing a stable clock signal | |
| TW430813B (en) | A circuit and method for retaining data in dram in a portable electronic device | |
| JPS6083166A (ja) | 半導体集積回路装置 | |
| JPH04105095A (ja) | 計時装置 | |
| US5546363A (en) | Clock apparatus for forming time information for use in computer system | |
| US6176611B1 (en) | System and method for reducing power consumption in waiting mode | |
| JP2021189037A (ja) | リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法 | |
| US7474717B2 (en) | Oscillator frequency control | |
| KR100819735B1 (ko) | 컴퓨터시스템 및 그 제어방법 | |
| US5657297A (en) | Clock apparatus having high accuracy | |
| EP1422825B1 (en) | Oscillator frequency control | |
| JP7333705B2 (ja) | 回路システム | |
| JP3294004B2 (ja) | 情報機器用デュアル時計システム | |
| JP2004152120A (ja) | 正確な時刻機能を持つコンピュータシステム | |
| JPH11122103A (ja) | 周波数補正回路 | |
| JP2024046794A (ja) | 電子時計、プログラム及び時刻修正方法 | |
| JPH0611664Y2 (ja) | 電子機器 | |
| JPH06175747A (ja) | 情報処理装置 | |
| JP2000321378A (ja) | 電子機器、電子機器の外部調整装置、電子機器の制御方法および外部調整装置の制御方法 | |
| JPH03295495A (ja) | タイマー装置 | |
| JPH04138721A (ja) | クロック補正方式 | |
| JP2002043847A (ja) | 発振器及び発振器の通信方法 | |
| JP2002071850A (ja) | 計測器におけるデータサンプリング間隔の設定方法 | |
| JPH03150492A (ja) | 時刻自動修正計時装置 |