JPS6020179A - 時刻装置の時刻設定回路 - Google Patents
時刻装置の時刻設定回路Info
- Publication number
- JPS6020179A JPS6020179A JP58126983A JP12698383A JPS6020179A JP S6020179 A JPS6020179 A JP S6020179A JP 58126983 A JP58126983 A JP 58126983A JP 12698383 A JP12698383 A JP 12698383A JP S6020179 A JPS6020179 A JP S6020179A
- Authority
- JP
- Japan
- Prior art keywords
- time
- clock
- clock signal
- circuit
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
- G04G15/006—Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ処理装置等に使用される時刻装置の時
刻設定回路に関する。
刻設定回路に関する。
従来技術
従来、時刻装置が１つのシステム中に複数個あるときは
、各時刻装置は各別に独立して時刻設定されている。従
って、全時刻装置に同一時刻を初期設定することができ
ず、たとえ全時刻装置が同一の計時クロックによって動
作しても、全時刻装置がすべて同一時刻を指示すること
ができないという欠点がある。
、各時刻装置は各別に独立して時刻設定されている。従
って、全時刻装置に同一時刻を初期設定することができ
ず、たとえ全時刻装置が同一の計時クロックによって動
作しても、全時刻装置がすべて同一時刻を指示すること
ができないという欠点がある。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、すべての
時刻装置が同一時刻を指示することができる時刻装置の
時刻設定回路を提供することにある。
時刻装置が同一時刻を指示することができる時刻装置の
時刻設定回路を提供することにある。
発明の構成
本発明の時刻設定回路は、計時クロック発生回路と、手
動で制御可能な計時クロック抑止回路と、該計時クロッ
ク抑止回路の出力によって前記計時クロック発生回路の
出力する計時用クロック信号を複数の時刻装置に供給ま
たは停止する制御回路とを備えたことを特徴とする。
動で制御可能な計時クロック抑止回路と、該計時クロッ
ク抑止回路の出力によって前記計時クロック発生回路の
出力する計時用クロック信号を複数の時刻装置に供給ま
たは停止する制御回路とを備えたことを特徴とする。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、複数の時刻装置１０〜ＩＮには、計時クロッ
ク用オフレータ６の出力する計時用クロック信号Ｃが計
時クロック制御回路８を介して供給される。計時クロッ
ク制御回路８は１計時り ′ロック抑止回路７の出力す
る計時クロック制御信号４が論理″０″であるときは、
前記計時用クロック信号Ｃを出力せず、制御信号４が論
理″１”であるときは計時用クロック信号Ｃを通過また
は再生して、クロック信号５を各時刻装置に供給する回
路である。計時クロック抑止回路７は、例えば手動で制
御できる７リツプ７０ツブで構成され、通常の動作時に
はセットされている。時刻装置１０〜ＩＮは、クロック
信号５が供給されているときは、クロック信号５によっ
て初期値からカウントアツプして時刻表示をする。そし
て、クロック信号５が供給されていない期間においては
、計時動作を停止し、それぞれ時刻設定クロック３０，
３１゜・・・３Ｎを使用して、時刻設定データ２０，２
１゜・・・２Ｎを初期設定することができる。
ク用オフレータ６の出力する計時用クロック信号Ｃが計
時クロック制御回路８を介して供給される。計時クロッ
ク制御回路８は１計時り ′ロック抑止回路７の出力す
る計時クロック制御信号４が論理″０″であるときは、
前記計時用クロック信号Ｃを出力せず、制御信号４が論
理″１”であるときは計時用クロック信号Ｃを通過また
は再生して、クロック信号５を各時刻装置に供給する回
路である。計時クロック抑止回路７は、例えば手動で制
御できる７リツプ７０ツブで構成され、通常の動作時に
はセットされている。時刻装置１０〜ＩＮは、クロック
信号５が供給されているときは、クロック信号５によっ
て初期値からカウントアツプして時刻表示をする。そし
て、クロック信号５が供給されていない期間においては
、計時動作を停止し、それぞれ時刻設定クロック３０，
３１゜・・・３Ｎを使用して、時刻設定データ２０，２
１゜・・・２Ｎを初期設定することができる。
第２図（ａ）〜（ｉ）は、それぞれ計時用り四ツク信号
Ｃ２計時クロック制御信号４．クロック信号５゜時刻設
定データ２０２時刻設定クロック３０２時刻設定データ
２１２時刻設定クロック３１２時刻設定データ２Ｎ、時
刻設定クロック３Ｎの一例を示すタイムチャートである
。同図（Ｃ）に示すクロック信号５は、計時クロック抑
止回路７かリセットされて計時クロック制御信号４が０
”である期間中停止している。従って、この停止期間中
に、各時刻回路は、それぞれの時刻設定クロックによっ
て時刻設定データを初期設定する。すべての時刻装置１
０〜ＩＮに同一時刻を設定したのち、計時クロック抑止
回路７を再びセットして制御信号４を１”にセットすれ
ば、各時刻装置１０〜ＩＮは、すべて同一の初期設定値
からクロック信号５によってカウントアツプするから同
一の時刻を表示することが可能である。
Ｃ２計時クロック制御信号４．クロック信号５゜時刻設
定データ２０２時刻設定クロック３０２時刻設定データ
２１２時刻設定クロック３１２時刻設定データ２Ｎ、時
刻設定クロック３Ｎの一例を示すタイムチャートである
。同図（Ｃ）に示すクロック信号５は、計時クロック抑
止回路７かリセットされて計時クロック制御信号４が０
”である期間中停止している。従って、この停止期間中
に、各時刻回路は、それぞれの時刻設定クロックによっ
て時刻設定データを初期設定する。すべての時刻装置１
０〜ＩＮに同一時刻を設定したのち、計時クロック抑止
回路７を再びセットして制御信号４を１”にセットすれ
ば、各時刻装置１０〜ＩＮは、すべて同一の初期設定値
からクロック信号５によってカウントアツプするから同
一の時刻を表示することが可能である。
また、計時動作停止中は、計時クロック制御信号４をプ
ログラムで読取ることにより時刻情報の読取シネ可が判
定でき、計時動作再開後に読取り可となる。
ログラムで読取ることにより時刻情報の読取シネ可が判
定でき、計時動作再開後に読取り可となる。
発明の効果
以上のように、本発明においては、計時回路のクロック
信号の供給を、任意に停止、再開できるように構成した
から、システム内の複数の時刻装置は、クロック信号の
停止期間中に同一の時刻を初期設定して、クロック信号
の再開後は同一の時刻を指示することができるという効
果がある。
信号の供給を、任意に停止、再開できるように構成した
から、システム内の複数の時刻装置は、クロック信号の
停止期間中に同一の時刻を初期設定して、クロック信号
の再開後は同一の時刻を指示することができるという効
果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例の各部信号の一例を示すタイムチャートであ
る。 図において、１０〜ＩＮ・・・時刻装置、２０〜２Ｎ・
・・時刻設定データ、３０〜３Ｎ・・・時刻設定クロッ
ク、４・・・計時クロック制御信号、５・・・クロック
信号、６・・・計時クロック用オシレータ、７・・・計
時クロック抑止回路、８・・・計時クロック制御回路、
Ｃ・・・計時用クロック信号。 代理人 弁理士 住田俊宗
上記実施例の各部信号の一例を示すタイムチャートであ
る。 図において、１０〜ＩＮ・・・時刻装置、２０〜２Ｎ・
・・時刻設定データ、３０〜３Ｎ・・・時刻設定クロッ
ク、４・・・計時クロック制御信号、５・・・クロック
信号、６・・・計時クロック用オシレータ、７・・・計
時クロック抑止回路、８・・・計時クロック制御回路、
Ｃ・・・計時用クロック信号。 代理人 弁理士 住田俊宗
Claims (1)
- 計時クロック発生回路と、手動で制御可能な計時クロッ
ク抑止回路と、該計時クロック抑止回路の出力によって
前記計時クロック発生回路の出力する計時用クロック信
号を複数の時刻装置に供給または停止する制御回路とを
備えたことを特徴とする時刻装置の時刻設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126983A JPS6020179A (ja) | 1983-07-14 | 1983-07-14 | 時刻装置の時刻設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126983A JPS6020179A (ja) | 1983-07-14 | 1983-07-14 | 時刻装置の時刻設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020179A true JPS6020179A (ja) | 1985-02-01 |
Family
ID=14948738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58126983A Pending JPS6020179A (ja) | 1983-07-14 | 1983-07-14 | 時刻装置の時刻設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020179A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386727B1 (ko) * | 2000-08-23 | 2003-06-09 | 조민형 | 농약살포장치 |
| CN104020661A (zh) * | 2014-06-25 | 2014-09-03 | 熊浩仁 | 一种多功能数字钟 |
-
1983
- 1983-07-14 JP JP58126983A patent/JPS6020179A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386727B1 (ko) * | 2000-08-23 | 2003-06-09 | 조민형 | 농약살포장치 |
| CN104020661A (zh) * | 2014-06-25 | 2014-09-03 | 熊浩仁 | 一种多功能数字钟 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715438A (en) | System and method for providing time base adjustment | |
| JPS6020179A (ja) | 時刻装置の時刻設定回路 | |
| CA1220530A (en) | Real time clock synchronization | |
| GB1215128A (en) | Rotating memory clock recorder | |
| JPH0513248B2 (ja) | ||
| JP2003271468A (ja) | プロセス制御装置 | |
| JP2646436B2 (ja) | タイマ制御方式 | |
| JPS5665316A (en) | Processor for digital signal | |
| SU1179336A1 (ru) | Устройство управлени | |
| JPH0664483B2 (ja) | パルス計数装置 | |
| JPH046024B2 (ja) | ||
| JPS59154522A (ja) | 時刻装置の時刻設定回路 | |
| JPH0215320A (ja) | 時計機構制御方式 | |
| JP2717577B2 (ja) | セクタマーク検出装置 | |
| JPS6133595Y2 (ja) | ||
| JPS5684585A (en) | Time-setting method | |
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPS5658114A (en) | Data delaying device | |
| JPS61202379A (ja) | 信号の識別装置 | |
| JPS6120948B2 (ja) | ||
| JPS56156911A (en) | Data reproducing device | |
| JPH02206085A (ja) | データ設定回路 | |
| JPS60160424A (ja) | 計時装置の初期値設定方法 | |
| JPH0544684B2 (ja) | ||
| JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 |