JPS60160424A - 計時装置の初期値設定方法 - Google Patents
計時装置の初期値設定方法Info
- Publication number
- JPS60160424A JPS60160424A JP59016484A JP1648484A JPS60160424A JP S60160424 A JPS60160424 A JP S60160424A JP 59016484 A JP59016484 A JP 59016484A JP 1648484 A JP1648484 A JP 1648484A JP S60160424 A JPS60160424 A JP S60160424A
- Authority
- JP
- Japan
- Prior art keywords
- time
- initial value
- sum
- difference
- reference time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は複数の計時装置へ同一初期値を互の誤差なく設
定する計時装置への初期値設定方法に関する。
定する計時装置への初期値設定方法に関する。
従来技術
データ処理システムは通常、本来のデータ処理機能の他
に計時機能を持っている。多くの場合。
に計時機能を持っている。多くの場合。
カレンダ一時計あるいはタイム・オプ・ディ・クロック
と呼ばれる時刻を知るためのものと、インターバル・タ
イマーと呼ばれる希望経過時間が過ぎたことを知らせて
くれるものとを備えている。
と呼ばれる時刻を知るためのものと、インターバル・タ
イマーと呼ばれる希望経過時間が過ぎたことを知らせて
くれるものとを備えている。
それらは機能的にはシステムに各々１個あれば良い。し
たがって、複数の処理装置から構成されるシステムにお
いて、システム全体を監視している装置あるいはどれか
ひとつの代表処理装置のどこかに１組置く方式がとられ
ることもある。しかし、任意の処理装置がそれらの値を
読取るのに長時間を要するのを避けるため、また１組の
故障によってシステム内の計時機能が喪失してしまうこ
とを避ける等のため、各処理装置に計時装置を持たせる
ことがある。その場合、各計時装置の値は充分高い精度
で互に一致していなければならない。
たがって、複数の処理装置から構成されるシステムにお
いて、システム全体を監視している装置あるいはどれか
ひとつの代表処理装置のどこかに１組置く方式がとられ
ることもある。しかし、任意の処理装置がそれらの値を
読取るのに長時間を要するのを避けるため、また１組の
故障によってシステム内の計時機能が喪失してしまうこ
とを避ける等のため、各処理装置に計時装置を持たせる
ことがある。その場合、各計時装置の値は充分高い精度
で互に一致していなければならない。
したがって、計時はシステム全体同期して行い、また初
期値設定時に計時装置間の値のずれが生じないようにす
る必要がある。
期値設定時に計時装置間の値のずれが生じないようにす
る必要がある。
こ、れは例えば第１図のようにして実現される。
第１図において、１はシステムに１個設けられている時
効用パルス発生器、２および３はパルスが各計時装置に
伝えられるのを抑えるスイッチ（ゲート回路）、４およ
び５は処理装置、４１，４２゜５１および５２は計時装
置で４１および５１はタイム・オブ・ディ・クロック（
ＴＯＤ） 、 ４２および５２はインターバル・タイマ
ー（ＩＴ）である。図かられかるようにすべての計時装
置は同一の時刻用パルスで駆動されているので、長時間
経過しても互の誤差は生じない。
効用パルス発生器、２および３はパルスが各計時装置に
伝えられるのを抑えるスイッチ（ゲート回路）、４およ
び５は処理装置、４１，４２゜５１および５２は計時装
置で４１および５１はタイム・オブ・ディ・クロック（
ＴＯＤ） 、 ４２および５２はインターバル・タイマ
ー（ＩＴ）である。図かられかるようにすべての計時装
置は同一の時刻用パルスで駆動されているので、長時間
経過しても互の誤差は生じない。
処理装置４上のプログラムがＩＴにある初期値を設定す
る命令を発行したとすると、処理装置４はスイッチ２を
切る指示を出した後、自装置内のＩＴに初期値を格納す
る。これとともに処理装置間の通信によシ処理装置５に
ＩＴ初期値設定を要求する。それを受けた処理装置５は
送られた初期値を自装置のＩＴに格納し、以上が完了し
てからスイッチ２を閉じ計時が開始される。
る命令を発行したとすると、処理装置４はスイッチ２を
切る指示を出した後、自装置内のＩＴに初期値を格納す
る。これとともに処理装置間の通信によシ処理装置５に
ＩＴ初期値設定を要求する。それを受けた処理装置５は
送られた初期値を自装置のＩＴに格納し、以上が完了し
てからスイッチ２を閉じ計時が開始される。
処理装置間の通信には無視できない時間を要するので、
上述のような時刻用・ｊルスの停止／再開機能がないと
各計時装置の値の一致を保証できない。
上述のような時刻用・ｊルスの停止／再開機能がないと
各計時装置の値の一致を保証できない。
このようにしてＩＴ、ＴＯＤ等の計時装置毎に独立に制
御できる時刻用パルスを用意することとなシバ−ドウエ
ア量の増加を招く。
御できる時刻用パルスを用意することとなシバ−ドウエ
ア量の増加を招く。
発明の目的
本発明の目的は処理装置間の初期値伝達方法の改良によ
り、上述のような計時装置の同期停止／再開機能を簡略
化した計時装置の初期値設定方法を提供することにある
。
り、上述のような計時装置の同期停止／再開機能を簡略
化した計時装置の初期値設定方法を提供することにある
。
発明の構成
本発明の方法は１例えば前記のようにして実現された結
果システム内で一致している基準時刻として使用できる
少くともひとつの計時装置と、複数個の計時装置と加減
算回路とから構成されるシステムにおいて、該複数個の
計時装置へ同一の初期値を格納したい時、基準時刻と初
期値の和または差を計算して送シ、送られた値によつて
初期値を格納する計時装置に於ては基準時刻と送られた
値との和または差を格納することを特徴としている。
果システム内で一致している基準時刻として使用できる
少くともひとつの計時装置と、複数個の計時装置と加減
算回路とから構成されるシステムにおいて、該複数個の
計時装置へ同一の初期値を格納したい時、基準時刻と初
期値の和または差を計算して送シ、送られた値によつて
初期値を格納する計時装置に於ては基準時刻と送られた
値との和または差を格納することを特徴としている。
発明の実施例
次に本発明の一実施例を図面を参照して説明する。第２
図において、時刻用パルス発生器１、ＴＯＤ用パルスの
スイッチ（ゲート回路）２、処理装置４および５、ＴＯ
Ｄ４１および５１１Ｔ４２および５２は第１図と同じで
ある。本実施例では各処理装置に加減算回路４３および
５３が備えられている。これは処理装置本体機能のため
に設けられているものである。
図において、時刻用パルス発生器１、ＴＯＤ用パルスの
スイッチ（ゲート回路）２、処理装置４および５、ＴＯ
Ｄ４１および５１１Ｔ４２および５２は第１図と同じで
ある。本実施例では各処理装置に加減算回路４３および
５３が備えられている。これは処理装置本体機能のため
に設けられているものである。
ＴＯＤおよびＩＴともに２進カウンタであり、時刻用パ
ルス発生器１から１マイクロ秒毎に発せられるパルスに
よってＴＯＤの内容は１ずつ増加され、ＩＴの内容は１
ずつ減少される。ＴＯＤは既述の方法で初期値設定がさ
れている。
ルス発生器１から１マイクロ秒毎に発せられるパルスに
よってＴＯＤの内容は１ずつ増加され、ＩＴの内容は１
ずつ減少される。ＴＯＤは既述の方法で初期値設定がさ
れている。
ＩＴの初期値設定は次のようにして行なわれる。
ＩＴの初期値設定に際しては時刻用パルスは止めない。
処理装置４でＩＴＫ設定すべき初期値ｉｔＡがプログラ
ムから与えられると、処理装置４はＴＯＤ４１の現在値
ｔｏｄＡを読取シ、ｉｔＡをＩＴ４２に格納する。以上
をできるだけ短時間で行う。
ムから与えられると、処理装置４はＴＯＤ４１の現在値
ｔｏｄＡを読取シ、ｉｔＡをＩＴ４２に格納する。以上
をできるだけ短時間で行う。
それからｔｏｄＡ十口Ａが計算され（この値をｄａｔａ
Ａとする）処理装置５に送られる。
Ａとする）処理装置５に送られる。
処理装置５はＴＯＤ５１の現在値ｔｏｄＢを読取シ、ｄ
ａｔａＡ−ｔｏｄＢ （７）計算を行ってその結果をＩ
Ｔ５２に格納する。以上をできるだけ短時間で行う。
ａｔａＡ−ｔｏｄＢ （７）計算を行ってその結果をＩ
Ｔ５２に格納する。以上をできるだけ短時間で行う。
上の説明中“短時間”が０（マイクロ秒）であるとする
と、処理装置５内のＩＴ５２に値が格納された時効にお
ける処理装置４内のＩＴＪ２の値は１ｔＡ−（ｔｏｄＢ
−１ｏｄＡ）であシ、一方ＩＴ５２に格納された値はｄ
ａｔａＡ−ｔｏｄ、しｔｏｄＡ−１−ｉｔＡ−ｔｏｄＢ
である。
と、処理装置５内のＩＴ５２に値が格納された時効にお
ける処理装置４内のＩＴＪ２の値は１ｔＡ−（ｔｏｄＢ
−１ｏｄＡ）であシ、一方ＩＴ５２に格納された値はｄ
ａｔａＡ−ｔｏｄ、しｔｏｄＡ−１−ｉｔＡ−ｔｏｄＢ
である。
これからこの２つのＩＴの値は各Ｉ Ｔへの格納時刻（
ｔｏｄＡとｔｏｄＢ）の違いに拘らず一致している。
ｔｏｄＡとｔｏｄＢ）の違いに拘らず一致している。
実際は各処理装置内の上記処理を時間Ｏで実行すること
は不可能である。例えば、３〜４マシンサイクル（例え
ば３００〜４００ナノ秒）かかるとすると、その間に時
刻パルスが発生してＴＯＤが更新（カウントアツプ）さ
れると２つのＩＴＯ間に１カウント（１マイクロ秒）の
誤差が生ずることになる。しかし、処理装置間の通信に
要する時間に比べればはるかに小さく、少い誤差でＩＴ
の設定が可能と言える。
は不可能である。例えば、３〜４マシンサイクル（例え
ば３００〜４００ナノ秒）かかるとすると、その間に時
刻パルスが発生してＴＯＤが更新（カウントアツプ）さ
れると２つのＩＴＯ間に１カウント（１マイクロ秒）の
誤差が生ずることになる。しかし、処理装置間の通信に
要する時間に比べればはるかに小さく、少い誤差でＩＴ
の設定が可能と言える。
さらに誤差を小さくするには次のような方法を採る。
例えば、マイクロプログラム制御の処理装置ならば、時
刻用パルスの発生をマイクロプログラムの条件分岐で識
別できるように構成する。時効用パルス発生の検出に応
答して、直ちにＴＯＤ読取、（計算）、ＩＴ格納を行い
次の時刻用パルスの発生する１マイクロ秒の間に処理完
了するようマイクロプログラムを組む。これＫよシ、上
述のような誤差の発生が抑えられる。
刻用パルスの発生をマイクロプログラムの条件分岐で識
別できるように構成する。時効用パルス発生の検出に応
答して、直ちにＴＯＤ読取、（計算）、ＩＴ格納を行い
次の時刻用パルスの発生する１マイクロ秒の間に処理完
了するようマイクロプログラムを組む。これＫよシ、上
述のような誤差の発生が抑えられる。
本実施例ではＴＯＤが各処理装置内にあるとしているが
、どこか外部にある時計の値が各処理装置に直接読取れ
るようになっていてもかまわない。
、どこか外部にある時計の値が各処理装置に直接読取れ
るようになっていてもかまわない。
要するに各処理装置から同じように見える基準時刻が与
えられれば良い。
えられれば良い。
ＩＴ値が時間とともに増加するタイプの場合はとするか
、あるいは とすることになる。
、あるいは とすることになる。
発明の効果
本発明には、複数の計時装置への同一値設定を少いハー
ドウェアで高精度に実行できるという効果がある。
ドウェアで高精度に実行できるという効果がある。
第１図は従来の計時装置同期設定を説明するだめの図、
および第２図は本発明の一実施例を示す図である。 第１図および第２図において、１・・・・・・時刻用ノ
くルス発生器、２・・・・・・’１’ＯＤ用パルス伝達
スイッチ（ゲート回路）、３・・・・・・Ｉ Ｔ用パル
ス伝達スイッチ（ゲート回路）、４．５・・・・・・処
理装置、６・・・・・・処理装置間通信経路、７・・・
・・・パルス伝達スイッチ制御信号線、４１，４２，５
１．５２・・・・・・計時装置、４３．５３・・・・・
・加減算回路。 第１図
および第２図は本発明の一実施例を示す図である。 第１図および第２図において、１・・・・・・時刻用ノ
くルス発生器、２・・・・・・’１’ＯＤ用パルス伝達
スイッチ（ゲート回路）、３・・・・・・Ｉ Ｔ用パル
ス伝達スイッチ（ゲート回路）、４．５・・・・・・処
理装置、６・・・・・・処理装置間通信経路、７・・・
・・・パルス伝達スイッチ制御信号線、４１，４２，５
１．５２・・・・・・計時装置、４３．５３・・・・・
・加減算回路。 第１図
Claims (1)
- 該計複数の計時装置を有するデータ処理システムにおい
て、時装置に同パの初期値を格納したい時、基準時刻と
の和および差の少なくとも一方を計算して前記計時装置
に送シ、各計時装置は基準時刻と送られた値との和また
は差を計算しその結果値を格納することを特徴とする計
時装置への初期値設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016484A JPS60160424A (ja) | 1984-02-01 | 1984-02-01 | 計時装置の初期値設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016484A JPS60160424A (ja) | 1984-02-01 | 1984-02-01 | 計時装置の初期値設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160424A true JPS60160424A (ja) | 1985-08-22 |
Family
ID=11917556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016484A Pending JPS60160424A (ja) | 1984-02-01 | 1984-02-01 | 計時装置の初期値設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192115A (ja) * | 1987-02-04 | 1988-08-09 | Nec Corp | 時刻同期化装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583010A (ja) * | 1981-06-30 | 1983-01-08 | Fujitsu Ltd | タイマ−設定方式 |
-
1984
- 1984-02-01 JP JP59016484A patent/JPS60160424A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583010A (ja) * | 1981-06-30 | 1983-01-08 | Fujitsu Ltd | タイマ−設定方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192115A (ja) * | 1987-02-04 | 1988-08-09 | Nec Corp | 時刻同期化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535926B1 (en) | Time synchronization system for industrial control network using global reference pulses | |
| US5715438A (en) | System and method for providing time base adjustment | |
| US5959941A (en) | Electronic watch | |
| US8892923B2 (en) | Data processing apparatus and method for maintaining a time count value in normal and power saving modes of operation | |
| JPH0437446B2 (ja) | ||
| US4583865A (en) | Real time clock synchronization | |
| JPS60160424A (ja) | 計時装置の初期値設定方法 | |
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| JPH0215320A (ja) | 時計機構制御方式 | |
| RU2058679C1 (ru) | Устройство для контроля и резервирования информационной системы | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| JPS5829194A (ja) | 情報処理装置 | |
| JP2646436B2 (ja) | タイマ制御方式 | |
| JPS63282510A (ja) | 時刻同期化方式 | |
| JPH033048A (ja) | 情報処理装置 | |
| JPS63251824A (ja) | 時刻同期化システム | |
| JPH03295495A (ja) | タイマー装置 | |
| JPH0544684B2 (ja) | ||
| JPS5864526A (ja) | ２重系計算機時刻信号制御装置 | |
| JPH0619725B2 (ja) | アドレスサ−チ装置 | |
| JPH0425740B2 (ja) | ||
| JPH02192315A (ja) | パルス発生装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPS5856162A (ja) | 障害検出タイマ−リセツト方式 | |
| JPH06186358A (ja) | ディジタル時計に於ける自動時刻修正装置 |